JP2007158304A - 発光装置、表示装置及びこれらの製造方法 - Google Patents

発光装置、表示装置及びこれらの製造方法 Download PDF

Info

Publication number
JP2007158304A
JP2007158304A JP2006278920A JP2006278920A JP2007158304A JP 2007158304 A JP2007158304 A JP 2007158304A JP 2006278920 A JP2006278920 A JP 2006278920A JP 2006278920 A JP2006278920 A JP 2006278920A JP 2007158304 A JP2007158304 A JP 2007158304A
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
forming
emitting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006278920A
Other languages
English (en)
Other versions
JP5224676B2 (ja
Inventor
Susumu Hayashi
享 林
Masafumi Sano
政史 佐野
Katsumi Abe
勝美 安部
Hideya Kumomi
日出也 雲見
Yasuyoshi Takai
康好 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006278920A priority Critical patent/JP5224676B2/ja
Publication of JP2007158304A publication Critical patent/JP2007158304A/ja
Application granted granted Critical
Publication of JP5224676B2 publication Critical patent/JP5224676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 従来の有機発光素子は、駆動用トランジスタの成膜温度の制限から、基板上に発光層より先に形成する必要があり、トランジスタ形成時の凹凸を回避する為、厚い平坦化膜が必要とされた。その為、歩留まりの向上、生産速度の向上、コスト削減という点で、低コストディスプレイは期待できないという課題があった。
【解決手段】 基板上に、
第1の電極と、
発光層と、
第2の電極と、
絶縁層と、
電界効果型トランジスタと、
をこの順で設ける。
【選択図】 図7

Description

本発明は、酸化物を用いた発光装置、表示装置、特に有機発光素子や無機発光素子に関する。また、発光素子はトップエミッション型もしくはボトムエミッション型又は、両面発光型に関する。また、これら有機発光素子(有機EL素子ともいう)や無機発光素子(無機EL素子ともいう)を用いた発光装置及び表示装置に関する。
ITOは、透明電極として透過型の液晶デバイスなどに用いられているが、ITOの主原料であるIn2O3は希少金属であり、今後も継続的に、所望の供給ができるかどうかが懸念されている。そこで、In2O3の含有量を低く抑え、低抵抗かつ光学吸収端が紫外域にあり、青色透過性に優れた新規な透明導電体材料の製造方法及び電極材(特許文献1)がある。
また、ITOに代替し得る材料の研究開発が盛んに行われており、例えば酸化亜鉛膜(ZnO)、亜鉛―インジウム系酸化物(特許文献2)、亜鉛―インジウム系酸化物に所定量のガリウムなどを加えた酸化物(特許文献3)がある。
また、近年では、電極のみならず、たとえばトランジスタのチャネル層も透明な膜で形成しようとする試みもある。
たとえばZnOを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたTFTの開発が活発に行われている(特許文献4)。
また、近年では有機発光の発光素子の研究開発が活発であるが、この有機発光素子をディスプレイに応用する場合にはアクティブマトリックス型で駆動されるのが主流である。このアクティブマトリックス駆動には通常アモルファスシリコンもしくはポリシリコンを用いたTFTが利用されている。
また、駆動素子の劣化を阻止し、かつ、テレビジョン映像表示を可能にする高画質・高輝度ディスプレイに関する技術が知られている。具体的にはアクティブマトリックスの有機発光ディスプレイにおいて、単結晶シリコンを活性層に用いたMOS電界効果トランジスタを二つ用いることで、高画質で駆動素子の劣化を阻止した有機発光ディスプレイが開示されている。(特許文献5)
特開2000−044236号公報 特開平7−235219号公報 特開2000−044236号公報 特開2002−76356号公報 特開平09−114398号公報
従来の有機発光素子は、駆動用トランジスタとして、アモルファスシリコンやポリシリコンが主に用いられており、これらのトランジスタの形成工程では300℃以上の工程を伴う。一方、有機発光素子の発光層は有機材料であるため耐熱性が低く、良好な特性を得るためには一般には200℃以下、好ましくは100℃以下の温度で形成する必要がある。従って有機発光層の成膜温度の制限から、基板上に発光層より先に駆動用トランジスタを形成する必要があった。
しかし、有機発光素子は、基板となるガラスを除けば、高々200nm程度の超薄膜素子である。このため下地となるトランジスタ形成時の凹凸が有機発光層等に欠陥等の悪影響を与え、製品歩留まりを左右するという問題が発生する。それを回避する為、下地となるトランジスタ表面に5μm〜数10μmの厚い平坦化膜を設けることで下地を平坦化しているのが現状である。その為、歩留まりの向上、生産速度の向上、コスト削減という点で、低コストディスプレイは期待できないという課題があった。
また、特許文献3に記載されているような非晶質酸化物膜をTFTのチャネル層に用いたのでは、該非晶質膜の電子キャリア濃度は、1018/cm超であり、ノーマリーオフ型のTFTチャネル層としては好ましくない。(ZnIn(x+3y/2+3z/2)(式中、MはAl及びGaのうち少なくとも一つの元素であり、比率x/yが0.2〜12の範囲であり、比率z/yが0.4〜1.4の範囲にある))
従来、このような透明なアモルファス酸化物膜で、電子キャリア濃度が1018/cm未満の膜を得ることはできていなかった。
本発明は上記課題を解決することを目的とする。本発明は、低コストで発光層に有機材料を用いた発光装置及び表示装置を提供することを目的とする。
また本発明は室温、あるいは、150℃以下の低温で形成できる発光装置及び表示装置を提供することを目的とする。
また本発明は、発光素子部形成後に、厚い平坦化膜が不要な発光装置及び表示装置の製造方法を提供することを目的とする。また本発明は、ボトムエッミッション型、トップエミッション型又は、両面発光型が可能な高輝度発光装置、または表示装置及びこれらの製造方法を提供することを目的とする。
さらに本発明は、プラスチック基板の様な軽量で割れ難い基板、もしくは可撓性のある基板を用いた発光装置及び表示装置、及びそれらの製造方法を提供することを目的とする。
本発明者らは、InGaO(ZnO)、ペンタセン、ポリチオフェン及びこれに関する膜の成長条件に関する研究開発を精力的に進めた。その結果、有機発光素子の特性に悪影響を与えない温度条件で電界効果型トランジスタを形成する方法を見出し、本発明に至ったものである。
また本発明は、電子キャリア濃度が1018/cm未満の透明酸化物膜を作製し、これらの膜を用いて素子や装置を提供するものである。
以下、具体的に本発明について説明する。
本発明は、発光層と、
該発光層を駆動する電界効果型トランジスタと、
を含む発光装置であって、
基板上に、
第1の電極と、
発光層と、
第2の電極と、
絶縁層と、
電界効果型トランジスタと、
がこの順で設けられていることを特徴とするものである。
また本発明は、発光層と、
該発光層を駆動する電界効果型トランジスタと、
を含む発光装置の形成方法であって、
基板上に第1の電極を形成する工程と、
発光層を形成する工程と、
第2の電極を形成する工程と、
絶縁層を形成する工程と、
電界効果型トランジスタを形成する工程とをこの順で行うことを特徴とするものである。
また本発明は、基板上に、
第1の電極と、
発光層と、
第2の電極と、
該発光層を駆動するための電界効果型トランジスタを有する層とを、
該基板側からこの順に備え、
且つ該第2の電極と該電界効果型トランジスタとの間には、絶縁領域が設けられていることを特徴とするものである。
また本発明は、カラーフィルタもしくは色変換層をさらに設けていることを特徴とする表示装置である。
さらに本発明は、発光層と、
該発光層を駆動する電界効果型トランジスタと、
を含む表示装置の形成方法であって、
基板上に第1の電極を形成する工程と、
発光層を形成する工程と、
第2の電極を形成する工程と、
絶縁層を形成する工程と、
電界効果型トランジスタを形成する工程とをこの順で行うことを特徴とするものである。
本発明によれば、前述の課題を解決し、例えば本発明特有のTFTのチャネル層に好適に用いる事により、構成が単純で作製しやすい発光素子を低コストで提供することが可能となる。
また本発明によれば、電界効果型トランジスタの活性層の形成温度を150℃以下で形成することにより、下地に有機発光層を用いても、当該有機発光層の特性を低下させることなく、発光素子または表示素子を作製することができる。
また本発明によれば、有機発光層を形成する際には、下地は平滑化が容易な基板及び電極であるため、下地の凹凸に起因する発光層内部の欠陥や段切れ等の問題をコストアップすることなく効果的に抑制することができる。
また本発明によれば平坦化層が不要または平坦化層を設ける場合であってもその厚さを極めて薄くすることができるため、製造工程が簡略化され、製造コストを削減することができる。
さらに本発明の発光装置及び表示装置は、前記下地の凹凸に起因する有機発光層への悪影響を抑制することで、発光装置及び表示装置の信頼性がより高くなる。
(透明アモルファス酸化物膜)
まず、本発明者らが作製することに成功した電子キャリア濃度が1018/cm未満の透明アモルファス酸化物膜について詳述する。
上記透明アモルファス酸化物膜とは具体的には、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表され、電子キャリア濃度が1018/cm未満であるものである。
なお、この膜において、電子移動度が1cm/(V・秒)以上にすることも好ましい形態である。
上記膜をチャネル層に用いれば、トランジスタオフ時のゲート電流が0.1μA未満のノーマリーオフで、オン・オフ比が10超のトランジスタ特性を持ち、かつ可視光に透明でフレキシブルなTFTを作成することができる。
なお、上記透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなる。
透明アモルファス酸化物膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
本発明においては、上記透明アモルファス酸化物膜の電子キャリア濃度を1014/cm未満とすることでゲート絶縁膜として機能させることもできる。
本発明者らは、この透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなるという特異な特性を見出した。
そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性がさらに向上することを見出した。
透明アモルファス酸化物膜を薄膜トランジスタのチャネル層として用いると、電子移動度が1cm/(V・秒)以上、かつ電子キャリア濃度が1018/cm未満とすることが好ましい。
さらに、好ましくは5cm/(V・秒)以上、かつ1016/cm未満とすることが好ましい。
この範囲に電子移動度と電子キャリア濃度を制御することにより、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10μA未満、好ましくは0.1μA未満にすることができる。
また、該薄膜を用いれば、電子移動度が1cm/(V・秒)以上、好ましくは5cm/(V・秒)以上の時は、ピンチオフ後の飽和電流を10μA超にできる。そしてオン・オフ比を10以上とすることができる。
TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。
したがって、本発明によれば、電子移動度が増加した分だけより飽和電流値を大きくすることができる。
この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。
なお、通常の化合物中では、電子数が増大すると、電子間の衝突により電子移動度は減少する。
上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ(トップゲート)構造が採用できる。
さらに、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造が採用できる。
(膜組成について)
結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は800℃以上の高温までアモルファス状態が安定に保たれる。しかし、mの値が大きくなるにつれInGaOに対するZnOの比が増大し、ZnO組成に近づくにつれ結晶化しやすくなる。
したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。
(成膜ガスの制御について)
In−Ga−Znのアモルファス酸化物を得るには、InGaO(ZnO)(mは6未満の自然数)を有する多結晶焼結体をターゲットとして、雰囲気ガスとして、アルゴンガスと酸素ガスを用いたスパッタ蒸着法で作成した。
基板温度は45℃にコントロールし、スパッタ圧力は0.51Paとし、酸素ガス比が0.2%〜13%で成膜した。
図1に示すように、酸素ガス比が0.5%以上で電子キャリア密度を1018/cm未満に低下させることができた。
ただし、酸素ガス比が10%以上のところでは、高抵抗過ぎるのか上手く測定できなかった。
酸素ガス比をさらに大きくすることにより、電子キャリア数を低下させることが予測できる。
さらに、電子キャリア密度と電子移動度との関係を図2に示した。
酸素ガス比が0.5%以上10%以下のIn−Ga−Zn−Oから構成され透明アモルファス酸化物薄膜を活性層に用いたTFTで、ノーマリーオフ、かつオン・オフ比を10超のトランジスタを構成することができた。
また、スパッタ法で作成された薄膜では、図2に示すように、伝導電子数の増加とともに電子移動度が増加する。
上記のとおり、酸素ガス比を制御することにより、酸素欠陥を低減でき、その結果、特定の不純物イオンを添加することなしに、電子キャリア濃度を減少できる。
また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。
さらに、特定の不純物を添加せずに伝導電子数を減少できるので、不純物による散乱がなく、電子移動度を高く保つことができる。
上記した透明アモルファス酸化物膜を用いた薄膜トランジスタに用いるゲート絶縁膜としては、Al、Y、HfO2、SiO2、SiNx、が好ましい。
さらに、本発明のIn−Ga−Zn−Oを含み、電子キャリア濃度が1014/cm未満である酸化膜、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。
ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。
また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。
Al膜を用いればリーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。
さらに、高誘電率のHfO膜を用いれば、電子移動度を大きくすることができる。
また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。
また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
薄膜トランジスタ(Thin Film Transistor、TFT)は、ゲート端子、ソース端子及びドレイン端子を備えた3端子素子である。TFTの構成は、スタガ型、逆スタガ型、コプラナー型、逆コプラナー型から適宜選択される。
そして、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いる。
動作時にはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
次に、本発明を具体的に説明する。
本発明の発光装置又は表示装置の構成を図7を用いて説明する。
図7は本発明の発光装置又は表示装置を示す模式的断面図である。図7において、701は基板、702は第1の電極、703は発光層、704は第2の電極、705は絶縁層又は絶縁領域、706は電界効果型トランジスタを含む層である。
図7から明らかなように本発明の特徴は、第1の電極702と第2の電極704とで挟持された発光層703が、基板701と、電界効果型トランジスタを含む層706との間に設けられていることである。
即ち本発明は、有機材料からなる発光層の特性に悪影響を与えない低温で電界効果型トランジスタを形成する方法に着目し、電界効果型トランジスタの形成の前に発光層形成を行うことに特徴がある。従って発光層703の下地は基板701及び第1の電極702であり、下地の凹凸の主な原因となる電界効果型トランジスタを含む層706は下地としては存在しない。
従来のアモルファスシリコン又はポリシリコンからなる電界効果型トランジスタは、製造工程で300℃以上の高温工程が必須であるため、発光層703形成後に設けることは極めて困難である。これは発光層703が、上記高温工程中に変質する、或いは一部の成分が気化する等の問題を生じるためである。
本発明は電界効果型トランジスタの活性層の形成温度を特定の温度範囲とすることで上記課題を解決するものである。具体的には、電界効果型トランジスタの活性層を形成工程での基板温度を有機発光層の特性を低下させる温度よりも低い範囲とすることである。
本発明者らの知見によれば、上記有機発光層の特性が低下する温度は材料によっても異なる為、電界効果型トランジスタの活性層を形成する温度範囲は、選択する発光層の材料に応じて適宜定めれば良い。本発明においては前記活性層の形成温度は好ましくは200℃以下、より好ましくは100℃以下、最適には当該有機発光層の形成工程の最高到達温度以下である。また本発明においては、前記活性層の形成温度は、有機発光層の形成工程の最高到達温度より高い場合でも、有機発光層の特性に悪影響を与えない場合には許容される。本発明者らの知見によれば前記活性層の形成時間が有機発光層の特性に悪影響を与えない程度に短い場合には、有機発光層形成工程の最高到達温度よりも100℃高い温度まで許容できる。より好ましくは有機発光層形成工程の最高到達温度よりも50℃以下の温度範囲に制御することである。
以上の有機発光層と、電界効果型トランジスタの活性層の形成温度は、これら各層の特性を最大限発現させるために各層のバランスを考慮して適宜温度条件を調整することが好ましい。
本発明においては、基板701と、第1の電極702と発光層703と第2の電極704と、絶縁層又は絶縁領域705と、電界効果型トランジスタを含む層706とが基板側からこの順に設けられることが重要である。しかし必要に応じてこれら各層(或いは領域)の間又は各層(或いは領域)と同一面上に他の層(或いは領域)を設けても良い。例えば同一平面内の素子を分離、或いは保護することを目的として素子分離層(素子分離膜)を設けても良い。
尚、電界効果型トランジスタを含む層706の上に金属(例えばアルミニウム)等によるキャップ層をさらに設けることもできる。特にゲート絶縁膜等への水分の浸入を低減するために有効である。
次に本発明の基本的構成を図3を用いて説明する。
図3は本発明の発光装置又は表示装置の具体的構成を示した模式的断面図である。図中300は基板、301は下部透明電極(第1の電極)、302はホール輸送層、303は発光層、304は電子輸送層、305は有機層、306は絶縁層である。307は本発明特有の半導体層、308はゲート電極、309は本発明の駆動トランジスタ、310は保持容量、311は必要に応じて設けることが可能な素子分離膜、312は上部電極(第2の電極)である。ここで、この図では有機発光素子の構成例を示しているが、無機発光でも同様な構成が可能である。
まず、本発明の半導体層(活性層)307にはソース電極兼保持容量310の電極とドレイン電極が直接接合されていて、絶縁層306を介して308ゲート電極で制御される。発光部である有機層305(有機発光層)は上部電極312を介してドレイン電極へコンタクトホールを通って接続されている。
電界効果型トランジスタのソース電極310あるいはドレイン電極と、前記第2の電極とは、前記絶縁領域を介して電気的に接続されている。また発光層を駆動するための電界効果型トランジスタを有する層は、該トランジスタの活性層に電流を流すための保持容量(上記具体例ではソース電極兼用)を備えている。
有機層305(有機発光層)は、電子輸送層304、発光層303、ホール輸送層302から構成されているが、この構成に何ら限定されるものではない。有機層305(有機発光層)の上部には上部電極312があり、TFTがON状態の時には有機層305(有機発光層)には電圧が印加されて発光に至る。上部電極312は、発光素子がボトムエッミッションとして使用する場合には、金属電極を使用し、両面発光をさせるには、透明電極を使用してもよい。その発光素子の目的によって変更することができる。本発明の基本となるIn−Ga−Zn−O系の活性層を用いることにより、電圧、電流ともに有機発光素子に十分な駆動力が得られるため、発光素子として有用である。
次に、ディスプレイ応用の構成例を図4を用いて説明する。
図中41は有機層44を駆動するトランジスタ1であり、42は画素を選択するトランジスタ2である。また、コンデンサ43は選択された状態を保持するためのものであり、共通電極線47とトランジスタ2のソース部分との間に電荷を蓄え、トランジスタ1のゲートの信号を保持している。画素選択は走査電極線45と信号電極線46により決定される。
より具体的に説明すると、画像信号がドライバー回路(不図示)から走査電極45を通してゲート電極へパルス信号で印加される。このとき同時に、別のドライバー回路(不図示)から信号電極46を通してやはりパスル信号でトランジスタ42へと印加されて画素が選択される。そしてトランジスタ42がONとなり信号電極線46とトランジスタ42のソースの間にあるコンデンサ43に電荷が蓄積される。これによりトランジスタ41のゲート電圧が所望の電圧に保持されトランジスタ41はONになる。この状態は次の信号を受け取るまで保持される。トランジスタ41がONである状態の間、有機層44には電圧、電流が供給され続け発光が維持されることになる。
この図4の例では1画素にトランジスタ2ヶコンデンサ1ヶの構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。本質的なのはトランジスタ部分に本発明の低温で形成でき透明のTFTであるIn−Ga−Zn−O系のTFTを用いることである。さらには画素部形成後に駆動用トランジスタを形成することにより、薄く軽い高輝度な発光素子が歩留まり良く安く得られることにある。
以下、各構成要素についてさらに詳しく説明する。
(基板)
一般的に発光素子にはガラス基板が用いられているが、本発明に用いる基板としては、基本的には平坦性があれば構わない。本発明で用いているTFTは低温で形成可能であるので、一般的にはアクティブマトリックスでは使用が困難であるプラスチック基板が使用可能である。これにより軽量で壊れにくい発光素子が得られるが、ある程度ならば曲げる事も可能になる。
これ以外にも勿論Siの様な半導体基板やセラミックス基板も利用可能である。また平坦であれば金属基板上に絶縁層を設けた基板も利用可能である。
(電界効果型トランジスタ)
本発明においては、電界効果型トランジスタの活性層に関しては詳しく上記した様にIn−Ga−Zn−O系の半導体を用いることが好ましい。この組成にMgなどを置換もしくは添加することが可能であるが、所望の特性すなわち電子キャリア濃度が1018/cm未満であり、電子移動度が1cm/(V・秒)超であれば構わない。
活性層の形成には前述通りスッパタ法やパルスレーザー蒸着法が適しているが、生産性に有利な各種スパッタリング法がより好ましい。また、この活性層と基板の間には適宜バッファー層を挿入することも有効である。
ゲート絶縁膜には前述したAl,Y、SiO、SiNx又はHfOの1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物が好ましいが、その限りではない。
また本発明においては、上記電界効果型トランジスタの活性層として、In−Ga−Zn−O系の半導体に代えて、或いはIn−Ga−Zn−O系の半導体と併用して、ペンタセン、ポリチオフェン等の有機半導体を用いることができる。これらの半導体層も低温で形成できる為、当該活性層の形成工程中に発光層に悪影響を与えないため好ましい。
(透明電極層)
発光層が有機発光に代表される電流注入型のものの場合には、その構成により好ましい電極がある。例えば、下部透明電極に接続される発光層が陽極の場合には仕事関数の大きな透明電極であることが好ましい。例としては電子キャリア濃度が1018/cm以上のITOや導電性ZnO、In−Zn−O、などが挙げられる。また、電子キャリア濃度が1018/cm以上のIn−Ga−Zn−O系も利用可能である。この場合にはTFTの場合とは異なりキャリア濃度は多いほど、例えば1019/cm以上が好ましい。
(発光層)
発光層としてはIn−Ga−Zn−O系のTFTで駆動できるものであれば限定されるものではないが、特に有機発光が好都合である。
本発明に用いる有機層305は、一般的には
ホール輸送層/発光層+電子輸送層(電子輸送機能を有する発光層の意味)
ホール輸送層/発光層/電子輸送層
ホール注入層/ホール輸送層/発光層/電子輸送層
ホール注入層/ホール輸送層/発光層/電子輸送層/電子注入層
などの複数層の構成となっている。この他電子障壁層や付着改善層なども挿入する場合がある。代表して、ホール輸送層302/発光層303/電子輸送層304を図3に記載したが、何ら限定するものではない。
発光層部分には蛍光とりん光を用いる場合があるが発光効率からりん光を用いるのが有効である。りん光材料としてはイリジウム錯体が有用である。また、用いる分子としては低分子系、高分子系双方利用であり、低分子系では一般的に蒸着で、高分子系はインクジェットや印刷で形成可能である。例としては低分子系ではアミン錯体、アントラセン類、希土類錯体、貴金属錯体、高分子系としてはπ共役系と色素含有ポリマーが挙げられる。
電子注入層としてはアルカリ金属やアルカリ土類金属及びそれらの化合物やアルカリ金属をドープした有機層などが挙げられる。また電子輸送層としてはアルミ錯体やオキサジアゾ−ル、トリアゾール類、フェナントロリン類などが挙げられる。
ホール注入層そしてはアリールアミン類、フタロシアニン類、ルイス酸ドープ有機層が挙げられ、ホール輸送層としてはアリールアミン類が挙げられる。
(上部電極)
上部電極は両面発光タイプ及びトップエミッションタイプかボトムエミッションタイプか、及び陰極や陽極かで好ましい材料が異なってくる。
両面発光タイプ及びトップエミッションタイプでは透明であることが必要である。製造方法としては、InとGaとZnの内少なくとも1原子以上を含み、且つ電子キャリア濃度が1018/cm以上となるよう酸素流量等の堆積条件を調整することが好ましい。そして少なくとも一部が非晶質の酸化物である導電性ZnO、In−Zn−O、或は、ITOなどが好ましい。また、電子キャリア濃度が1018/cm以上のIn−Ga−Zn−O系も利用可能である。また、アルカリ金属やアルカリ土類金属をドープした合金を数10nm以下に形成して、その上部に本発明の透明電極を形成することにより上部電極とすることが出来る。
ボトムエミッションタイプの場合には透明である必要がないので陽極の場合には仕事関数の大きなAu合金やPt合金等が、陰極の場合にはAg添加Mg、Li添加Al、シリサイド、ホウ化物、窒化物などが利用可能である。
(発光素子の作製例について)
以下に、有機発光を用いた場合の発光素子の作製例を説明する。
(第1の電極(下部電極)形成)
ガラス基板上にITOをスパッタリング法により350nm形成して下部電極とする。
(有機発光層)
次に抵抗蒸発法により4,4’−ビス[N,N−ジアミノ]−4”−フェニルートリフェニルアミンをホール注入層として55nm形成する。更にその上にホール輸送層である4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル膜を20nm形成する。さらに発光層として4,4’−ビス(2,2−ジフェニルビニル膜を45nm、電子輸送層としてトリス(8−キノリノール)アルミニウム膜を25nm成膜し、全体で有機発光層とする。
(第2の電極上(部電極)形成)
最後に2元蒸着法によりAlとAgの合金を50nm、Alを50nm成膜して上部電極とする。この際にドレイン電極と下部電極をコンタクトホールを介して接合する。
(電界効果型トランジスタ形成)
ガラス基板上に前記有機層を有し、ソース、ドレイン電極が予めフォトリソグラフィー法とドライプロセス法により基体(基板)をパターニングする。そしてパターニングされた基体上に、スパッタ法により、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして、In−Ga−Zn−O系アモルファス酸化物半導体薄膜を形成する。この際圧力は0.6Pa、所望のArガス、酸素ガス雰囲気下、室温で40nm堆積させる。更にゲート絶縁膜としてSiNx膜を、ゲート電極としてAlとAgをスパッタ法によりそれぞれ150nm、150nm成膜する。上記一連のプロセスにおいてフォトリソグラフィー法とドライプロセス法より各々の層を所望のサイズに形成しておく。
上記した素子にプローブを当てて駆動すると、基板裏側から、即ちボトムエミッションタイプで青色の発光が得られる。
なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本発明においては重要である。
上記記載においては、透明酸化物膜の酸素量(酸素欠損量)の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。しかし成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。さらに効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは50℃以上150℃以下で行うのがよい。
勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。
なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば1014/cm以上である。
次に実施例により発光素子を作製する例について詳しく説明する。
まず、本発明に適用できる透明膜の製造方法について説明する。
(アモルファスIn−Ga−Zn−O薄膜の作製)
雰囲気ガスとしてアルゴンガス、酸素ガス、を含んだ高周波スパッタ法により成膜する場合について説明する。
被成膜基板としてはSiOガラス基板(コーニング社製1737)を用意した。成膜前処理としてはこの基板の超音波脱脂洗浄をアセトン、IPA、超純水により各5分ずつ行った後、空気中100℃で乾燥させた。
ターゲット材料としては、InGaO(ZnO)組成を有する多結晶焼結体(サイズ98mmΦ5mmt)を用いた。
この焼結体は出発原料として、In:Ga:ZnO(各4N試薬)を湿式混合(溶媒:エタノール)し、仮焼結(1000度:2h)乾式粉砕、本焼結(1500℃:2h)を経て作製した。
このターゲットの電気伝導度は13(S/cm)であり、半絶縁体状態であった。
堆積室内の到達真空は、3.0×10−4Paであり、成膜中の全圧を0.5Paで一定の値とし、酸素ガス比を0.2%〜13%の範囲で変化させた。
また、基板温度は、100℃とし、ターゲットと被成膜基板間の距離は45(mm)であった。投入電力は、RF350Wであり、成膜レートは、6.5(nm/min)で行った。
得られた膜に関し、測定対象面に対して入射角0.5度でX線を入射させX線回折測定を行った(薄膜法)。その結果明瞭な回折ピークは認めらなかったことから、作製したIn−Ga−Zn−O系薄膜はアモルファスであるといえる。
さらに、酸素ガス比を2.5%にしたサンプルのX線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約125nmであることが分かった。
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.98:1.02:4であった。
電気伝導度は、約10−2S/cm未満であった。電子キャリア濃度は約1016/cm以下、電子移動度は約7cm/(V・秒)と推定される。
光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は約3.2evと求まった。
以上のことから、作製したIn−Ga−Zn−O系薄膜は、結晶のInGaO(ZnO)の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。
(MISFET素子の作製)
図5に示すトップゲート型MISFET素子を作製した。
まず、ガラス基板(1)上に上記のアモルファスIn−Ga−Zn−O薄膜の作製法により、チャンネル層(2)として用いる厚さ40nmの半絶縁性アモルファスInGaO(ZnO)膜を形成した。
さらにその上に、電子ビーム蒸着法でTi及び金をそれぞれ5nm、30nm積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。
最後にゲート絶縁膜(3)として用いるY膜を所望のスパッタ法により成膜した。(厚み:120nm、比誘電率:約15、リーク電流密度:0.5MV/cm印加時に10−3A/cm)その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
(MISFET素子の特性評価)
図6に、室温下で測定したMISFET素子の電流−電圧特性を示す。
ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。
これは、アモルファスIn−Ga−Zn−O系半導体がn型であるという事実と矛盾しない。
DSはVDS=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。
利得特性を調べたところ、VDS=6V印加時におけるゲート電圧VGSの閾値は約0.9Vであった。また、V=4V時には、IDS=2.2×10−4Aの電流が流れた。
これはゲートバイアスにより絶縁体側のIn−Ga−Zn−O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。
トランジスタのオン・オフ比は、10超であった。
また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm(VS)−1の電界効果移動度が得られた。
作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化はほとんど認められなかった。
次に、透光性基板上に下部透明電極及び素子分離膜が予め準備された基体上に、抵抗蒸発法によりホール注入層として4,4’−ビス[N,N−ジアミノ]−4”−フェニルートリフェニルアミンを50nm成膜した。その上にホール輸送層である4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル膜を25nm成膜した。次に、発光層として4,4’−ビス(2,2−ジフェニルビニル膜を25nm、更にその上に電子輸送層としてトリス(8−キノリノール)アルミニウム膜を15nm形成して全体で有機発光層とした。
更に、抵抗加熱蒸着法によりAlとAgの合金を50nm形成し、その上Alを200nm成膜して上部電極とした。絶縁層150nmを成膜しコンタクトホールを介して、ドレイン電極と上部電極が接続されている。ソース、ドレイン電極は予めフォトリソグラフィー法とドライプロセス法によりパターニングされている。
上記方法とほぼ同じ方法でMISFET素子を形成する。また、絶縁層は、駆動トランジスタ部のゲート絶縁層と保持容量部の絶縁層を兼用してもよく、或は、所望の異なる絶縁層を用いてもよい。今回は、同一の絶縁層を用いた。
上記した素子にプローブを当てて駆動すると、基板下面から、即ちボトムエミッションタイプで青色の発光が得られる。
次に両面発光タイプの発光素子を作製する例について説明する。
上記方法とほぼ同じ方法でMISFET素子を形成する。ただし上部電極はスパッタ法により透明電極(ここではITO使用)を20nm形成し、上部透明電極とする。
全体で両面発光する有機発光層とする。
上記した素子にプローブを当てて駆動すると、両面から、即ち青色の発光が得られる。
(比較例1)
前記実施例1において、本発明の一つである透明電極を有する透光性基板上に直接発光部である有機層を形成しないで、透光性基板上に駆動トランジスタ部を先に形成し、その後、平坦化膜を用いず、発光部である有機層を形成し、発光素子を形成した。ON状態にしても、有機層は発光せず。少なくとも所望の動作は確認できなかった。これは、駆動トランジスタ形成時の凹凸約200nmにより、発光部に電気的リーク箇所があり、発光しなかったものと思われる。
透光性基板上に550℃の高温プロセスにより予め、無機発光部を形成し、その後、上記実施例1と同様にして、駆動用トランジスタを室温で積層し、無機発光素子を作製した。上記した素子にプローブを当てて駆動すると、基板下面から、即ちボトムエミッションタイプで白色の発光が得られた。
(比較例2)
前記実施例3において、本発明の一つである透光性基板上に直接無機発光部を形成しないで、透光性基板上に駆動トランジスタ部を先に形成し、その後、無機発光部を550℃の高温プロセスを用いながら形成し、発光素子を形成した。ON状態にしても、無機層は発光せず。少なくとも所望の動作は確認できなかった。これは、駆動トランジスタ形成後に、550℃という高温プロセスにより駆動トランジスタが破壊されてしまったものと思われる。
ステンレス基板上に550℃の高温プロセスにより予め、無機発光部を形成し、その後、上記実施例1と同様にして、駆動用トランジスタを室温で積層し、無機白色発光素子を作製する。その上に、各発光画素に対応した赤(R),緑(G),青(B),白〔透明〕(W)の4色からなるカラーフィルタ層を形成する。こうして図8の断面模式図に示すトップエミッションタイプのディスプレイを作製することが可能となる。このようにして得られた発光素子では、安定した発光の維持とカラー表示が可能である。本実施例のディスプレイを図4に示すディスプレイ応用の構成例のようにアクティブマトリックス駆動することでフルカラーの表示が可能となる。本実施例に示す構成でカラーフィルタを使用することにより発光素子の発光波長による画素毎の作り分け配置を行う必要がなくなり、ディスプレイ全面を発光波長の同じ発光素子で形成可能となる。その結果、形成プロセスが大幅に単純化でき、低コストなフルカラーディスプレイの製造が可能になる。
本実施例の発光素子では、発光部の形成条件が厳しく、その駆動用トランジスタが高コストなものに限定されるという問題を解消することができる。具体的には、駆動用トランジスタを発光部形成の後から形成するため、無機発光部に対して必要となる500℃以上の高温に対する耐熱性を駆動用トランジスタに対して要求しない。その結果、駆動トランジスタを低コストで製造可能となる。また、有機発光部に対しては、厚い平坦化膜が不要となる。下地がトランジスタとなる構成では表面に5μm〜数10μmの厚い平坦化膜を設けることで下地を平坦化しているのが現状である。しかし、本構成では基板直上に発光素子を形成できるために厚い平坦化膜が不要となる。
また、本実施例は白色発光素子を用いた例で説明したが、本発明の効果は、青色発光素子において、カラーフィルタの替わりに色変換層を用いる構成によりフルカラーディスプレイを作製する際にも有効となる。
湿度並びに酸素に対し封止効果を付加した膜厚200μmの透光性プラスチックフィルム上に有機白色発光部を形成し、その後、上記実施例1と同様にして、駆動用トランジスタを室温で積層し、無機白色発光素子を作製する。透光性プラスチックフィルム裏面に、各発光画素に対応した赤(R),緑(G),青(B),白〔透明〕(W)の4色からなるカラーフィルタ層を形成する。こうして図9の断面模式図に示すボトムエミッションタイプのディスプレイを作製することが可能となる。このようにして得られた発光素子では、安定した発光の維持とカラー表示が可能である。本実施例のディスプレイを図4に示すディスプレイ応用の構成例のようにアクティブマトリックス駆動することでフルカラーの表示が可能となる。本実施例に示す構成でカラーフィルタを使用することにより発光素子の発光波長による画素毎の作り分け配置を行う必要がなくなり、ディスプレイ全面を発光波長の同じ発光素子で形成可能となる。その結果、形成プロセスが大幅に単純化でき、低コストなフルカラーディスプレイの製造が可能になる。
また、厚いガラス基板等を使った場合に問題となるカラーフィルタと有機発光素子とのギャップによる発光漏れについても透光性プラスチックフィルムの膜厚を200μm以下で適宜選択することにより問題ないレベルに抑えることができる。さらには、カラーフィルタを前もって形成した透光性プラスチックフィルムを基板として用い、図10の断面模式図に示すボトムエミッションタイプのディスプレイを形成可能となる。その結果、本構成を用いれば発光漏れにより視野角を著しく低下することなく、且つ有機発光部に対しては厚い平坦化膜が不要となり、低コストなフルカラーディスプレイを製造可能となる。
また、本実施例は白色発光素子を用いた例で説明したが、本発明の効果は、青色発光素子において、カラーフィルタの替わりに色変換層を用いる構成によりフルカラーディスプレイを作製する際にも有効となる。
本発明に係る発光装置および表示装置は、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ICカードやIDタグなどに幅広く応用できる。
In−Ga−Zn−O系アモルファス膜の電子キャリア濃度と成膜中の酸素ガス比との関係を示すグラフである。 In−Ga−Zn−O系アモルファス膜の電子移動度と電子キャリア濃度との関係を示すグラフである。 本発明に用いた代表的な画素部断面を示す模式図である。 本発明の発光素子のディスプレイとして用いる場合の回路図である。 実施例1で作製したトップゲート型MISFET素子構造を示す模式図である。 実施例1で作製したトップゲート型MISFET素子の電流−電圧特性を示すグラフである。 本発明の発光装置又は表示装置を示す模式的断面図である。 本発明の実施例4で作製のカラーフィルタもしくは色変換層を用いた表示装置を示す模式的断面図である。 本発明の実施例5で作製のカラーフィルタもしくは色変換層を用いた表示装置を示す模式的断面図である。 本発明の実施例5で作製のカラーフィルタもしくは色変換層を前もって形成した透光性プラスチックフィルムを基板として用いた表示装置を示す模式的断面図である。
符号の説明
300 透光性基板
301 第1の電極
302 ホール輸送層
303 発光層
304 電子輸送層
305 有機層
306 絶縁層
307 半導体層
308 ゲート電極
309 駆動トランジスタ
310 保持容量
311 素子分離膜
312 第2の電極
41 トランジスタ1
42 トランジスタ2
43 コンデンサ(保持容量)
44 有機層(有機EL層)
45 走査電極線
46 信号電極線
47 共通電極線
701 基板
702 第1の電極
703 発光層
704 第2の電極
705 絶縁層又は絶縁領域
706 電界効果型トランジスタを含む層
801 基板
802 第1の電極
803 白色または青色発光層
804 第2の電極
805 絶縁層又は絶縁領域
806 ゲート電極
807 半導体層
808 ドレイン電極
809 ソース電極
810 駆動トランジスタ
811 カラーフィルタまたは色変換層
812 赤(R)領域
813 青(B)領域
814 緑(G)領域
815 白(W)領域
901 透光性基板
902 第1の電極
903 白色または青色発光層
904 第2の電極
905 絶縁層又は絶縁領域
906 ゲート電極
907 半導体層
908 ドレイン電極
909 ソース電極
910 駆動トランジスタ
911 カラーフィルタまたは色変換層
912 赤(R)領域
913 青(B)領域
914 緑(G)領域
915 白(W)領域
900 透光性基板
1001 封止層
1002 第1の電極
1003 白色または青色発光層
1004 第2の電極
1005 絶縁層又は絶縁領域
1006 ゲート電極
1007 半導体層
1008 ドレイン電極
1009 ソース電極
1010 駆動トランジスタ
1011 カラーフィルタまたは色変換層
1012 赤(R)領域
1013 青(B)領域
1014 緑(G)領域
1015 白(W)領域

Claims (16)

  1. 発光層と、
    該発光層を駆動する電界効果型トランジスタと、
    を含む発光装置であって、
    基板上に、
    第1の電極と、
    発光層と、
    第2の電極と、
    絶縁層と、
    電界効果型トランジスタと、
    がこの順で設けられていることを特徴とする発光装置。
  2. 前記電界効果型トランジスタの活性層がInとGaとZnを含み、且つ電子キャリア濃度が1018/cm未満であり、且つ少なくとも一部が非晶質の酸化物であることを特徴とする請求項1記載の発光装置。
  3. 前記電界効果型トランジスタの活性層が有機材料であることを特徴とする請求項1記載の発光装置。
  4. 前記第1の電極と、第2の電極の少なくとも一方が透明導電性酸化物であることを特徴とする請求項1から3記載の発光素子。
  5. 前記発光層が有機発光層であることを特徴とする請求項1から3記載の発光装置。
  6. 前記発光層が無機発光層であることを特徴とする請求項1から3記載の発光装置。
  7. 発光層と、
    該発光層を駆動する電界効果型トランジスタと、
    を含む発光装置の形成方法であって、
    基板上に第1の電極を形成する工程と、
    発光層を形成する工程と、
    第2の電極を形成する工程と、
    絶縁層を形成する工程と、
    電界効果型トランジスタを形成する工程とをこの順で行うことを特徴とする発光装置の形成方法。
  8. 前記電界効果型トランジスタの形成温度が前記発光層の形成工程中の最高到達温度よりも100℃以上高くならないように形成することを特徴とする請求項7記載の発光装置の形成方法。
  9. 基板上に、
    第1の電極と、
    発光層と、
    第2の電極と、
    該発光層を駆動するための電界効果型トランジスタを有する層とを、
    該基板側からこの順に備え、
    且つ該第2の電極と該電界効果型トランジスタとの間には、絶縁領域が設けられていることを特徴とする表示装置。
  10. カラーフィルタもしくは色変換層をさらに設けていることを特徴とする請求項9に記載の表示装置。
  11. 前記電界効果型トランジスタのソース電極あるいはドレイン電極と、前記第2の電極とは、前記絶縁領域を介して電気的に接続されている請求項9から10に記載の表示装置。
  12. 前記電界効果型トランジスタの活性層は非晶質酸化物からなる請求項9から11に記載の表示装置。
  13. 前記発光層を駆動するための電界効果型トランジスタを有する層は、該トランジスタの活性層に電流を流すための保持容量を備えていることを特徴とする請求項9から12に記載の表示装置。
  14. 前記発光層が白色発光することを特徴とする請求項10から13に記載の表示装置。
  15. 発光層と、
    該発光層を駆動する電界効果型トランジスタと、
    を含む表示装置の形成方法であって、
    基板上に第1の電極を形成する工程と、
    発光層を形成する工程と、
    第2の電極を形成する工程と、
    絶縁層を形成する工程と、
    電界効果型トランジスタを形成する工程とをこの順で行うことを特徴とする表示装置の形成方法。
  16. 前記電界効果型トランジスタの形成温度が前記発光層の形成工程中の最高到達温度よりも100℃以上高くならないように形成することを特徴とする請求項15記載の表示装置の形成方法。
JP2006278920A 2005-11-08 2006-10-12 表示装置の製造方法 Expired - Fee Related JP5224676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006278920A JP5224676B2 (ja) 2005-11-08 2006-10-12 表示装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005323690 2005-11-08
JP2005323690 2005-11-08
JP2006278920A JP5224676B2 (ja) 2005-11-08 2006-10-12 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007158304A true JP2007158304A (ja) 2007-06-21
JP5224676B2 JP5224676B2 (ja) 2013-07-03

Family

ID=38242185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006278920A Expired - Fee Related JP5224676B2 (ja) 2005-11-08 2006-10-12 表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP5224676B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031761A (ja) * 2007-06-29 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
JP2010010186A (ja) * 2008-06-24 2010-01-14 Kyodo Printing Co Ltd フレキシブル有機elディスプレイ及びその製造方法
JP2013153177A (ja) * 2007-02-02 2013-08-08 Semiconductor Energy Lab Co Ltd 発光装置
JP2013231982A (ja) * 2009-05-02 2013-11-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2014033208A (ja) * 2009-09-24 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体素子の作製方法
JP2017017361A (ja) * 2010-12-02 2017-01-19 株式会社半導体エネルギー研究所 発光装置
US9627198B2 (en) 2009-10-05 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film semiconductor device
JP2018139225A (ja) * 2008-07-10 2018-09-06 株式会社半導体エネルギー研究所 発光装置
JP2019186567A (ja) * 2009-09-04 2019-10-24 株式会社半導体エネルギー研究所 半導体装置
US10566459B2 (en) 2009-10-30 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05242970A (ja) * 1992-02-28 1993-09-21 Fuji Xerox Co Ltd 積層tft駆動薄膜el素子
JP2002108285A (ja) * 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2004018510A (ja) * 2002-06-20 2004-01-22 Nippon Hoso Kyokai <Nhk> 化合物、並びに該化合物を用いた光デバイス、電子デバイス、エレクトロルミネッセンス素子、トランジスタ、表示デバイス、及び表示装置
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2005215354A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2005311624A (ja) * 2004-04-20 2005-11-04 Sanyo Electric Co Ltd 遅延回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05242970A (ja) * 1992-02-28 1993-09-21 Fuji Xerox Co Ltd 積層tft駆動薄膜el素子
JP2002108285A (ja) * 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2004018510A (ja) * 2002-06-20 2004-01-22 Nippon Hoso Kyokai <Nhk> 化合物、並びに該化合物を用いた光デバイス、電子デバイス、エレクトロルミネッセンス素子、トランジスタ、表示デバイス、及び表示装置
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2005215354A (ja) * 2004-01-29 2005-08-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2005311624A (ja) * 2004-04-20 2005-11-04 Sanyo Electric Co Ltd 遅延回路

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153177A (ja) * 2007-02-02 2013-08-08 Semiconductor Energy Lab Co Ltd 発光装置
US8994060B2 (en) 2007-02-02 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9184221B2 (en) 2007-02-02 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2009031761A (ja) * 2007-06-29 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
JP2010010186A (ja) * 2008-06-24 2010-01-14 Kyodo Printing Co Ltd フレキシブル有機elディスプレイ及びその製造方法
JP2018139225A (ja) * 2008-07-10 2018-09-06 株式会社半導体エネルギー研究所 発光装置
US11631702B2 (en) 2008-07-10 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2021015806A (ja) * 2008-07-10 2021-02-12 株式会社半導体エネルギー研究所 発光装置
US10916567B2 (en) 2008-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2020064874A (ja) * 2008-07-10 2020-04-23 株式会社半導体エネルギー研究所 発光装置
US10580796B2 (en) 2009-05-02 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014098903A (ja) * 2009-05-02 2014-05-29 Semiconductor Energy Lab Co Ltd 表示装置
US11809030B2 (en) 2009-05-02 2023-11-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2013231982A (ja) * 2009-05-02 2013-11-14 Semiconductor Energy Lab Co Ltd 表示装置
US11598982B2 (en) 2009-05-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017201421A (ja) * 2009-05-02 2017-11-09 株式会社半導体エネルギー研究所 表示装置
JP2018077537A (ja) * 2009-05-02 2018-05-17 株式会社半導体エネルギー研究所 表示装置
US9980389B2 (en) 2009-05-02 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US9397117B2 (en) 2009-05-02 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
US11215858B2 (en) 2009-05-02 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9024863B2 (en) 2009-05-02 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019186567A (ja) * 2009-09-04 2019-10-24 株式会社半導体エネルギー研究所 半導体装置
US9171938B2 (en) 2009-09-24 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
US9530872B2 (en) 2009-09-24 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
JP2014033208A (ja) * 2009-09-24 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体素子の作製方法
US9754784B2 (en) 2009-10-05 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device
US9627198B2 (en) 2009-10-05 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film semiconductor device
US10566459B2 (en) 2009-10-30 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer
JP2017017361A (ja) * 2010-12-02 2017-01-19 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
JP5224676B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5224676B2 (ja) 表示装置の製造方法
JP4732080B2 (ja) 発光素子
JP5105842B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP5016831B2 (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
US8003981B2 (en) Field effect transistor using oxide film for channel and method of manufacturing the same
TWI458021B (zh) 發光裝置及其製造方法
US7915101B2 (en) Thin film transistor and organic light emitting display using the same
JP4793679B2 (ja) 薄膜トランジスタ
US20100203673A1 (en) Method for manufacturing field-effect transistor
TWI405334B (zh) 場效電晶體
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
WO2008126879A1 (en) Light-emitting apparatus and production method thereof
WO2007139009A1 (ja) 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R151 Written notification of patent or utility model registration

Ref document number: 5224676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees