JPH05242970A - 積層ｔｆｔ駆動薄膜ｅｌ素子 - Google Patents
積層ｔｆｔ駆動薄膜ｅｌ素子Info
- Publication number
- JPH05242970A JPH05242970A JP4075923A JP7592392A JPH05242970A JP H05242970 A JPH05242970 A JP H05242970A JP 4075923 A JP4075923 A JP 4075923A JP 7592392 A JP7592392 A JP 7592392A JP H05242970 A JPH05242970 A JP H05242970A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- layer
- insulating layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【目的】 熱ストレスにより電極にひび割れ等の劣化現
象が生ずることがなく、信頼性、歩留りの高い積層ＴＦ
Ｔ駆動薄膜ＥＬ素子を提供する。 【構成】 ＥＬ素子２の上には、ＴＦＴ６ａ，６ｂが配
されており、ＥＬ素子２を構成とする背面電極１１、Ｅ
Ｌ素子２とＴＦＴ６ａ，６ｂとの間に配され接地状態に
されている接地電極４及びゲ−ト電極１３は、Ｔｉから
形成されているので熱ストレスに強く内部応力の小さい
ものとなる。
象が生ずることがなく、信頼性、歩留りの高い積層ＴＦ
Ｔ駆動薄膜ＥＬ素子を提供する。 【構成】 ＥＬ素子２の上には、ＴＦＴ６ａ，６ｂが配
されており、ＥＬ素子２を構成とする背面電極１１、Ｅ
Ｌ素子２とＴＦＴ６ａ，６ｂとの間に配され接地状態に
されている接地電極４及びゲ−ト電極１３は、Ｔｉから
形成されているので熱ストレスに強く内部応力の小さい
ものとなる。
Description
【０００１】
【産業上の利用分野】本発明は、エレクトロルミネッセ
ンス素子（以下、「ＥＬ素子」と言う。）に係り、特
に、ＥＬ素子の動作が薄膜トランジスタ（以下、「ＴＦ
Ｔ」と言う。）により制御されるいわゆる積層ＴＦＴ駆
動薄膜ＥＬ素子の特性改善に関する。
ンス素子（以下、「ＥＬ素子」と言う。）に係り、特
に、ＥＬ素子の動作が薄膜トランジスタ（以下、「ＴＦ
Ｔ」と言う。）により制御されるいわゆる積層ＴＦＴ駆
動薄膜ＥＬ素子の特性改善に関する。
【０００２】
【従来の技術】従来、この種の素子としては、例えば、
特開昭６２−４２５６３号公報に示されるように、所定
の領域、すなわち一画素の範囲にＥＬ素子とこのＥＬ素
子を駆動するためのＴＦＴ素子を配置したものを複数二
次元に配置した積層ＴＦＴ駆動薄膜ＥＬ素子が公知・周
知となっている。かかる、構成においては、一画素の領
域内において、ＴＦＴとＥＬ素子とが平面的に配列され
ているために、一画素当りの開口率が低いという問題が
あった。
特開昭６２−４２５６３号公報に示されるように、所定
の領域、すなわち一画素の範囲にＥＬ素子とこのＥＬ素
子を駆動するためのＴＦＴ素子を配置したものを複数二
次元に配置した積層ＴＦＴ駆動薄膜ＥＬ素子が公知・周
知となっている。かかる、構成においては、一画素の領
域内において、ＴＦＴとＥＬ素子とが平面的に配列され
ているために、一画素当りの開口率が低いという問題が
あった。
【０００３】そこで、近年、開口率を向上させるために
ＥＬ素子上にＴＦＴを積層する構造としたいわゆる積層
ＴＦＴ駆動薄膜ＥＬ素子が提案されている（例えば、
「ＤＥＳＩＧＮ ＯＦ Ａ ＰＲＯＴＯＴＹＰＥ ＡＣ
ＴＩＶＥ ＭＡＴＲＩＸ ＣｄＳｅ ＴＦＴ ＡＤＲＥ
ＳＳＥＤ ＥＬ ＤＩＳＰＬＡＹ」，Ｊ．Ｖａｎｆｌｅ
ｔｅｒｅｎ外，ＥＵＲＯＤＩＳＰＬＡＹ’９０，ｐ２１
６〜２１９）。図１には、このいわゆる積層ＴＦＴ駆動
薄膜ＥＬ素子の一画素当りの構造が示されており、以
下、同図を参照しつつその構造について説明する。この
積層ＴＦＴ駆動薄膜ＥＬ素子は、ガラス基板１上にＥＬ
素子２、素子間絶縁層３、接地電極層４、絶縁層５及び
ＴＦＴ６ａ，６ｂを順に積層してなるものである。
ＥＬ素子上にＴＦＴを積層する構造としたいわゆる積層
ＴＦＴ駆動薄膜ＥＬ素子が提案されている（例えば、
「ＤＥＳＩＧＮ ＯＦ Ａ ＰＲＯＴＯＴＹＰＥ ＡＣ
ＴＩＶＥ ＭＡＴＲＩＸ ＣｄＳｅ ＴＦＴ ＡＤＲＥ
ＳＳＥＤ ＥＬ ＤＩＳＰＬＡＹ」，Ｊ．Ｖａｎｆｌｅ
ｔｅｒｅｎ外，ＥＵＲＯＤＩＳＰＬＡＹ’９０，ｐ２１
６〜２１９）。図１には、このいわゆる積層ＴＦＴ駆動
薄膜ＥＬ素子の一画素当りの構造が示されており、以
下、同図を参照しつつその構造について説明する。この
積層ＴＦＴ駆動薄膜ＥＬ素子は、ガラス基板１上にＥＬ
素子２、素子間絶縁層３、接地電極層４、絶縁層５及び
ＴＦＴ６ａ，６ｂを順に積層してなるものである。
【０００４】ＥＬ素子２は、透明電極７、ＥＬ下部絶縁
層８、ＥＬ発光層９、ＥＬ上部絶縁層１０及び背面電極
１１を順に積層してなる公知・周知のものである。ＴＦ
Ｔ６ａ，６ｂは、絶縁層５上にゲ−ト電極１３、ゲ−ト
絶縁層１４、半導体層１５、保護層１６、オ−ミックコ
ンタクト層１７、バリア層１８、保護層１９及びソ−ス
・ドレイン電極２０が順に積層されてなるもので、それ
自体、公知・周知のものである。素子間絶縁層３、絶縁
層５及びゲ−ト絶縁層１４には、ゲ−ト絶縁層１４の上
面側（図１において半導体層１５が設けられている面
側）から背面電極１１に連通する連通孔２１が設けられ
ると共に、この連通孔２１に沿ってソ−ス・ドレイン電
極２０が背面電極１１まで延設されて背面電極１１に接
合されている。
層８、ＥＬ発光層９、ＥＬ上部絶縁層１０及び背面電極
１１を順に積層してなる公知・周知のものである。ＴＦ
Ｔ６ａ，６ｂは、絶縁層５上にゲ−ト電極１３、ゲ−ト
絶縁層１４、半導体層１５、保護層１６、オ−ミックコ
ンタクト層１７、バリア層１８、保護層１９及びソ−ス
・ドレイン電極２０が順に積層されてなるもので、それ
自体、公知・周知のものである。素子間絶縁層３、絶縁
層５及びゲ−ト絶縁層１４には、ゲ−ト絶縁層１４の上
面側（図１において半導体層１５が設けられている面
側）から背面電極１１に連通する連通孔２１が設けられ
ると共に、この連通孔２１に沿ってソ−ス・ドレイン電
極２０が背面電極１１まで延設されて背面電極１１に接
合されている。
【０００５】また、接地電極層４は、配線電極２２を介
して接地状態とされているものである。この接地電極４
は、ＥＬ素子２とＴＦＴ６ａ，６ｂとの間に設けられ
て、背面電極１１とゲ−ト電極１３とが容量結合するこ
とによって、背面電極１１に印加される電圧の影響がこ
の容量を介してゲ−ト電極１３へ及ぶことによりゲ−ト
電極１３の電位が変動するのを防止する役割を果たして
いる。かかる構成の積層ＴＦＴ駆動薄膜ＥＬ素子におい
て、背面電極１１の部材としては、その良好な導電性や
着膜処理の容易さ等の理由からアルミニウムが一般的に
用いられていた。また、ゲ−ト電極１３には、クロム
（Ｃｒ）、タンタル（Ｔａ）等が多く用いられていた。
して接地状態とされているものである。この接地電極４
は、ＥＬ素子２とＴＦＴ６ａ，６ｂとの間に設けられ
て、背面電極１１とゲ−ト電極１３とが容量結合するこ
とによって、背面電極１１に印加される電圧の影響がこ
の容量を介してゲ−ト電極１３へ及ぶことによりゲ−ト
電極１３の電位が変動するのを防止する役割を果たして
いる。かかる構成の積層ＴＦＴ駆動薄膜ＥＬ素子におい
て、背面電極１１の部材としては、その良好な導電性や
着膜処理の容易さ等の理由からアルミニウムが一般的に
用いられていた。また、ゲ−ト電極１３には、クロム
（Ｃｒ）、タンタル（Ｔａ）等が多く用いられていた。
【０００６】
【発明が解決しようとする課題】しかしながら、背面電
極１１の上に積層される素子間絶縁層３の着膜温度は約
２５０乃至３００℃に至るために、上述のように薄膜Ｅ
Ｌ素子の上にＴＦＴを積層する構造を採ると、背面電極
１１を形成するアルミニウムの耐熱温度を越えて素子間
絶縁層３の着膜が行われるために、背面電極１１に熱ス
トレスが蓄積されヒロックと称されるひび割れが生じ、
断線等の原因となり、薄膜ＥＬ素子としての信頼性の低
下、さらには歩留りの低下を招くという問題があった。
また、ゲ−ト電極１３をＣｒから形成すると、Ｃｒ層の
内部応力が大きいために、このゲ−ト電極１３の下層に
配された絶縁層５にクラックが入り、最悪時にはゲ−ト
電極１３と接地電極層４との短絡を招くという問題があ
った。
極１１の上に積層される素子間絶縁層３の着膜温度は約
２５０乃至３００℃に至るために、上述のように薄膜Ｅ
Ｌ素子の上にＴＦＴを積層する構造を採ると、背面電極
１１を形成するアルミニウムの耐熱温度を越えて素子間
絶縁層３の着膜が行われるために、背面電極１１に熱ス
トレスが蓄積されヒロックと称されるひび割れが生じ、
断線等の原因となり、薄膜ＥＬ素子としての信頼性の低
下、さらには歩留りの低下を招くという問題があった。
また、ゲ−ト電極１３をＣｒから形成すると、Ｃｒ層の
内部応力が大きいために、このゲ−ト電極１３の下層に
配された絶縁層５にクラックが入り、最悪時にはゲ−ト
電極１３と接地電極層４との短絡を招くという問題があ
った。
【０００７】本発明は上記実情に鑑みてなされたもの
で、着膜温度による熱ストレスに起因する背面電極の劣
化やゲ−ト電極の内部応力に起因するゲ−ト電極と接地
電極との短絡等の事故を防ぎ、信頼性、歩留まりの高い
積層ＴＦＴ駆動薄膜ＥＬ素子を提供することを目的とす
るものである。
で、着膜温度による熱ストレスに起因する背面電極の劣
化やゲ−ト電極の内部応力に起因するゲ−ト電極と接地
電極との短絡等の事故を防ぎ、信頼性、歩留まりの高い
積層ＴＦＴ駆動薄膜ＥＬ素子を提供することを目的とす
るものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
め本発明に係る積層ＴＦＴ駆動薄膜ＥＬ素子は、透明電
極の上に第１の絶縁層、発光層、第２の絶縁層及び背面
電極を順に積層してなる薄膜ＥＬ素子と、前記薄膜ＥＬ
素子上に、絶縁層、接地された電極層及び絶縁層を介し
て前記薄膜ＥＬ素子の発光動作を制御するための薄膜ト
ランジスタを配した積層ＴＦＴ駆動薄膜ＥＬ素子であっ
て、前記背面電極、接地された電極層及び前記薄膜トラ
ンジスタのゲ−ト電極は内部応力が２×１０9 ｄｙｎｅ
／ｃｍ2以下となる導電性部材からなるものである。特
に、導電性部材はＴａ，Ｔｉ，Ｍｏ，Ｗのいずれか一つ
以上の材料からなるものが好適である。
め本発明に係る積層ＴＦＴ駆動薄膜ＥＬ素子は、透明電
極の上に第１の絶縁層、発光層、第２の絶縁層及び背面
電極を順に積層してなる薄膜ＥＬ素子と、前記薄膜ＥＬ
素子上に、絶縁層、接地された電極層及び絶縁層を介し
て前記薄膜ＥＬ素子の発光動作を制御するための薄膜ト
ランジスタを配した積層ＴＦＴ駆動薄膜ＥＬ素子であっ
て、前記背面電極、接地された電極層及び前記薄膜トラ
ンジスタのゲ−ト電極は内部応力が２×１０9 ｄｙｎｅ
／ｃｍ2以下となる導電性部材からなるものである。特
に、導電性部材はＴａ，Ｔｉ，Ｍｏ，Ｗのいずれか一つ
以上の材料からなるものが好適である。
【０００９】
【作用】背面電極、接地された電極層及び前記薄膜トラ
ンジスタのゲ−ト電極は、内部応力が２×１０9 ｄｙｎ
ｅ／ｃｍ2 以下の導電材料からなるために、これら電極
及び電極層の内部応力は従来に比して十分小さく、内部
応力に起因してその下層に配された他の層にクラックを
発生させることがなくなる。とりわけ、Ｔａ，Ｔｉ，Ｍ
ｏ，Ｗは、比較的大きな熱ストレスに強いので、これら
いずれか一つ以上の材料を用いて背面電極等を形成する
ことにより、熱ストレスに起因したいわゆるヒロックの
発生が極めて少なくなり、信頼性、歩留りの高い積層Ｔ
ＦＴ駆動薄膜ＥＬ素子が得られるものである。
ンジスタのゲ−ト電極は、内部応力が２×１０9 ｄｙｎ
ｅ／ｃｍ2 以下の導電材料からなるために、これら電極
及び電極層の内部応力は従来に比して十分小さく、内部
応力に起因してその下層に配された他の層にクラックを
発生させることがなくなる。とりわけ、Ｔａ，Ｔｉ，Ｍ
ｏ，Ｗは、比較的大きな熱ストレスに強いので、これら
いずれか一つ以上の材料を用いて背面電極等を形成する
ことにより、熱ストレスに起因したいわゆるヒロックの
発生が極めて少なくなり、信頼性、歩留りの高い積層Ｔ
ＦＴ駆動薄膜ＥＬ素子が得られるものである。
【００１０】
【実施例】以下、図１を参照しつつ本発明に係る積層Ｔ
ＦＴ駆動薄膜ＥＬ素子について説明する。本発明に係る
積層ＴＦＴ駆動薄膜ＥＬ素子の構造は、先の従来の技術
の欄において図１を用いて説明したものと同一であるの
で、構造について、ここでの再度の説明を省略し、以
下、図１に示された構造における製造プロセスについて
説明する。先ず、ガラス基板１上に、スパッタリング法
により透明電極７として、ＩＴＯを約１０００オングス
トロ−ム、第１の絶縁層としてのＥＬ下部絶縁層８とし
てＳｉ3 Ｎ4 を約３０００オングストロ−ム程度着膜す
る。
ＦＴ駆動薄膜ＥＬ素子について説明する。本発明に係る
積層ＴＦＴ駆動薄膜ＥＬ素子の構造は、先の従来の技術
の欄において図１を用いて説明したものと同一であるの
で、構造について、ここでの再度の説明を省略し、以
下、図１に示された構造における製造プロセスについて
説明する。先ず、ガラス基板１上に、スパッタリング法
により透明電極７として、ＩＴＯを約１０００オングス
トロ−ム、第１の絶縁層としてのＥＬ下部絶縁層８とし
てＳｉ3 Ｎ4 を約３０００オングストロ−ム程度着膜す
る。
【００１１】続いて、ＥＢ蒸着により、ＥＬ発光層９と
してＺｎＳ：Ｍｎ（Ｍｎ濃度０．５ａｔ％）を約４００
０オングストロ−ム程度着膜する。さらに、第２の絶縁
層としてのＥＬ上部絶縁層１０としてＳｉ3 Ｎ4 をスパ
ッタリング法により着膜する。次に、同じくスパッタリ
ング法を用いて、背面電極１１としてＴｉを約１０００
オングストロ−ム程度、素子間絶縁層３としてＳｉ3 Ｎ
4 を約８０００オングストロ−ム程度、接地電極層４と
してＴｉを約１０００オングストロ−ム程度、絶縁層５
としてＳｉ3 Ｎ4 を約３０００オングストロ−ム程度、
それぞれ順に着膜する。
してＺｎＳ：Ｍｎ（Ｍｎ濃度０．５ａｔ％）を約４００
０オングストロ−ム程度着膜する。さらに、第２の絶縁
層としてのＥＬ上部絶縁層１０としてＳｉ3 Ｎ4 をスパ
ッタリング法により着膜する。次に、同じくスパッタリ
ング法を用いて、背面電極１１としてＴｉを約１０００
オングストロ−ム程度、素子間絶縁層３としてＳｉ3 Ｎ
4 を約８０００オングストロ−ム程度、接地電極層４と
してＴｉを約１０００オングストロ−ム程度、絶縁層５
としてＳｉ3 Ｎ4 を約３０００オングストロ−ム程度、
それぞれ順に着膜する。
【００１２】続いて、スパッタリング法を用いてゲ−ト
電極１３としてＴｉを約７５０オングストロ−ム程度着
膜した後に、プラズマＣＶＤ法を用いてゲ−ト絶縁層１
４としてＳｉＮｘを約３０００オングストロ−ム程度、
半導体層１５としてａ−Ｓｉを約５００オングストロ−
ム程度、保護層１６としてＳｉＮｘを１５００オングス
トロ−ム程度それぞれ着膜する。次に、プラズマＣＶＤ
法を用いてオ−ミックコンタクト層１７としてｎ+ａ−
Ｓｉを約１０００オングストロ−ム程度着膜し、続いて
スパッタリング法によってバリア層１８としてＴｉを約
１０００オングストロ−ム程度着膜する。
電極１３としてＴｉを約７５０オングストロ−ム程度着
膜した後に、プラズマＣＶＤ法を用いてゲ−ト絶縁層１
４としてＳｉＮｘを約３０００オングストロ−ム程度、
半導体層１５としてａ−Ｓｉを約５００オングストロ−
ム程度、保護層１６としてＳｉＮｘを１５００オングス
トロ−ム程度それぞれ着膜する。次に、プラズマＣＶＤ
法を用いてオ−ミックコンタクト層１７としてｎ+ａ−
Ｓｉを約１０００オングストロ−ム程度着膜し、続いて
スパッタリング法によってバリア層１８としてＴｉを約
１０００オングストロ−ム程度着膜する。
【００１３】そして、保護層１９としてポリイミドを約
１００００オングストロ−ム程度着膜し、最後にスパッ
タリング法によってソ−ス・ドレイン電極２０としてア
ルミニウムを約１００００オングストロ−ム程度着膜形
成して一連の製造プロセスが終了する。
１００００オングストロ−ム程度着膜し、最後にスパッ
タリング法によってソ−ス・ドレイン電極２０としてア
ルミニウムを約１００００オングストロ−ム程度着膜形
成して一連の製造プロセスが終了する。
【００１４】図２には、背面電極１１、素子間絶縁層３
及び接地電極層４によって構成されるキャパシタにおけ
る電圧電流特性が、従来の材料を用いた場合と、上述し
た実施例の如くにＴｉを用いた場合とについて、それぞ
れ示されている。尚、同図の特性線図の縦軸は、対数目
盛となっている。同図において点線で示された特性曲線
は、接地電極層４にＣｒを用いた従来の場合の電圧電流
特性を示すもので、背面電極１１に２００Ｖ程度の電圧
を印加されたところで背面電極１１と接地電極層４間の
絶縁破壊に至ることが解る。
及び接地電極層４によって構成されるキャパシタにおけ
る電圧電流特性が、従来の材料を用いた場合と、上述し
た実施例の如くにＴｉを用いた場合とについて、それぞ
れ示されている。尚、同図の特性線図の縦軸は、対数目
盛となっている。同図において点線で示された特性曲線
は、接地電極層４にＣｒを用いた従来の場合の電圧電流
特性を示すもので、背面電極１１に２００Ｖ程度の電圧
を印加されたところで背面電極１１と接地電極層４間の
絶縁破壊に至ることが解る。
【００１５】一方、上述の実施例の如く、背面電極１１
及び接地電極層４にそれぞれＴｉを用いた場合は、背面
電極１１に２００Ｖの電圧を印加しても未だ絶縁破壊は
生ぜず、４００Ｖ程度までは、十分耐圧がであることが
解る。したがって、通常、背面電極１１に印加される２
００Ｖ程度の電圧では、ゲ−ト電極１３が影響を受けて
その電位が上昇することはない。
及び接地電極層４にそれぞれＴｉを用いた場合は、背面
電極１１に２００Ｖの電圧を印加しても未だ絶縁破壊は
生ぜず、４００Ｖ程度までは、十分耐圧がであることが
解る。したがって、通常、背面電極１１に印加される２
００Ｖ程度の電圧では、ゲ−ト電極１３が影響を受けて
その電位が上昇することはない。
【００１６】本実施例においては、熱ストレスに強いＴ
ｉを用いて背面電極１１を形成したので、背面電極１１
上に素子間絶縁層３、接地電極層４等を順次着膜するこ
とにより背面電極１１に伝導される熱によるストレスが
背面電極１１に加わっても、従来と異なり、かかる熱ス
トレスに起因する背面電極１１におけるいわゆるヒロッ
クの発生が少なくなる。また、接地電極層４やゲ−ト電
極１３も内部応力が２×１０9 ｄｙｎｅ／ｃｍ2 以下と
十分小さいＴｉを用いて形成したので、ゲ−ト電極１３
に生じた内部応力や接地電極層４に生じた内部応力によ
り、ゲ−ト電極１３の下層に配された絶縁層５や接地電
極層４の下層に配された素子間絶縁層３に従来のように
クラックが発生することが殆どなくなり、信頼性、歩留
りが向上することとなる。 尚、本実施例においては、
接地電極層４、背面電極１１及びゲ−ト電極１３をＴｉ
から形成したが、他にＴａ、Ｍｏ、Ｗのいずれか又はこ
れらの合金であってもよいものである。
ｉを用いて背面電極１１を形成したので、背面電極１１
上に素子間絶縁層３、接地電極層４等を順次着膜するこ
とにより背面電極１１に伝導される熱によるストレスが
背面電極１１に加わっても、従来と異なり、かかる熱ス
トレスに起因する背面電極１１におけるいわゆるヒロッ
クの発生が少なくなる。また、接地電極層４やゲ−ト電
極１３も内部応力が２×１０9 ｄｙｎｅ／ｃｍ2 以下と
十分小さいＴｉを用いて形成したので、ゲ−ト電極１３
に生じた内部応力や接地電極層４に生じた内部応力によ
り、ゲ−ト電極１３の下層に配された絶縁層５や接地電
極層４の下層に配された素子間絶縁層３に従来のように
クラックが発生することが殆どなくなり、信頼性、歩留
りが向上することとなる。 尚、本実施例においては、
接地電極層４、背面電極１１及びゲ−ト電極１３をＴｉ
から形成したが、他にＴａ、Ｍｏ、Ｗのいずれか又はこ
れらの合金であってもよいものである。
【００１７】
【発明の効果】以上、述べたように、本発明によれば、
ＥＬ素子の上にＴＦＴを積み上げたいわゆる積層ＴＦＴ
駆動薄膜ＥＬ素子において、ＥＬ素子を構成する電極で
あってＴＦＴ側に配された背面電極と、この背面電極と
ＴＦＴのゲ−ト電極との間に配される接地電極層を、内
部応力が２×１０9 dyne／ｃｍ2 以下となるような導電
性部材によって形成するようにしたので、こららの電極
等に生じる内部応力によってその下層に配される層にク
ラックが発生することが殆どなくなる。また、特に、導
電性部材をＴａ、Ｔｉ、Ｍｏ、Ｗのいずれか一つ以上の
材料からなるものを用いた場合には、その耐熱温度が十
分高いために、他の層の着膜処理に起因した生ずる熱ス
トレスによっていわゆるヒロックと称される電極の積層
方向のひび割れの発生が殆どなくなり、このため、信頼
性、歩留りが高い積層ＴＦＴ駆動薄膜ＥＬ素子を提供す
ることができるという効果を奏するものである。
ＥＬ素子の上にＴＦＴを積み上げたいわゆる積層ＴＦＴ
駆動薄膜ＥＬ素子において、ＥＬ素子を構成する電極で
あってＴＦＴ側に配された背面電極と、この背面電極と
ＴＦＴのゲ−ト電極との間に配される接地電極層を、内
部応力が２×１０9 dyne／ｃｍ2 以下となるような導電
性部材によって形成するようにしたので、こららの電極
等に生じる内部応力によってその下層に配される層にク
ラックが発生することが殆どなくなる。また、特に、導
電性部材をＴａ、Ｔｉ、Ｍｏ、Ｗのいずれか一つ以上の
材料からなるものを用いた場合には、その耐熱温度が十
分高いために、他の層の着膜処理に起因した生ずる熱ス
トレスによっていわゆるヒロックと称される電極の積層
方向のひび割れの発生が殆どなくなり、このため、信頼
性、歩留りが高い積層ＴＦＴ駆動薄膜ＥＬ素子を提供す
ることができるという効果を奏するものである。
【図１】 本発明に係る積層ＴＦＴ駆動薄膜ＥＬ素子の
一実施例を示す縦断面図である。
一実施例を示す縦断面図である。
【図２】 本発明に係る積層ＴＦＴ駆動薄膜ＥＬ素子の
背面電極とゲ−ト電極との間に形成されるキャパシタの
電圧電流特性を示す特性線図である。
背面電極とゲ−ト電極との間に形成されるキャパシタの
電圧電流特性を示す特性線図である。
２…ＥＬ素子、 ３…素子間絶縁層、 ４…接地電極、
６ａ，６ｂ…ＴＦＴ、 ７…透明電極、 １３…ゲ−
ト電極、 ２０…ソ−ス・ドレイン電極
６ａ，６ｂ…ＴＦＴ、 ７…透明電極、 １３…ゲ−
ト電極、 ２０…ソ−ス・ドレイン電極
Claims (2)
- 【請求項１】 透明電極の上に第１の絶縁層、発光層、
第２の絶縁層及び背面電極を順に積層してなる薄膜ＥＬ
素子と、前記薄膜ＥＬ素子上に、絶縁層、接地された電
極層及び絶縁層を介して前記薄膜ＥＬ素子の発光動作を
制御するための薄膜トランジスタを配した積層ＴＦＴ駆
動薄膜ＥＬ素子であって、前記背面電極、接地された電
極層及び前記薄膜トランジスタのゲ−ト電極は内部応力
が２×１０9 ｄｙｎｅ／ｃｍ2 以下となる導電性部材か
らなることを特徴とする積層ＴＦＴ駆動薄膜ＥＬ素子。 - 【請求項２】 導電性部材はＴａ，Ｔｉ，Ｍｏ，Ｗのい
ずれか一つ以上の材料からなることを特徴とする請求項
１記載の積層ＴＦＴ駆動薄膜ＥＬ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075923A JPH05242970A (ja) | 1992-02-28 | 1992-02-28 | 積層ｔｆｔ駆動薄膜ｅｌ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4075923A JPH05242970A (ja) | 1992-02-28 | 1992-02-28 | 積層ｔｆｔ駆動薄膜ｅｌ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05242970A true JPH05242970A (ja) | 1993-09-21 |
Family
ID=13590311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4075923A Pending JPH05242970A (ja) | 1992-02-28 | 1992-02-28 | 積層ｔｆｔ駆動薄膜ｅｌ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05242970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158304A (ja) * | 2005-11-08 | 2007-06-21 | Canon Inc | 発光装置、表示装置及びこれらの製造方法 |
| KR101231843B1 (ko) * | 2005-12-30 | 2013-02-08 | 엘지디스플레이 주식회사 | 전계 발광 소자 및 그 제조방법 |
-
1992
- 1992-02-28 JP JP4075923A patent/JPH05242970A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158304A (ja) * | 2005-11-08 | 2007-06-21 | Canon Inc | 発光装置、表示装置及びこれらの製造方法 |
| KR101231843B1 (ko) * | 2005-12-30 | 2013-02-08 | 엘지디스플레이 주식회사 | 전계 발광 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| US11348948B2 (en) | Manufacturing method of a display device | |
| US6800873B2 (en) | Semiconductor device and electronic device | |
| US6246453B1 (en) | Electro-optical device | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US5463483A (en) | Electro-optical device having an anodic oxide film | |
| US6794675B1 (en) | Organic electroluminescence display with improved contact characteristics | |
| JP5063933B2 (ja) | 薄膜トランジスタアレイ基板 | |
| KR970005000B1 (ko) | 절연 기판상의 금속 배선 생성방법 | |
| JP2001109405A (ja) | Ｅｌ表示装置 | |
| JPH0964366A (ja) | 薄膜トランジスタ | |
| WO2018180617A1 (ja) | アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置 | |
| JPH09307113A (ja) | 半導体装置及びその製造方法 | |
| KR101085451B1 (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| KR20060019099A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US5677547A (en) | Thin film transistor and display device including same | |
| US20080197354A1 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| US7646021B2 (en) | Thin film transistor array substrate | |
| JP7506725B2 (ja) | 酸化物半導体を含むディスプレイ装置 | |
| US20040180479A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH05242970A (ja) | 積層ｔｆｔ駆動薄膜ｅｌ素子 | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| KR102201110B1 (ko) | 표시 장치 | |
| KR20010027788A (ko) | 능동형 전기발광 표시장치 |