JP2002108285A

JP2002108285A - 表示装置の駆動方法

Info

Publication number: JP2002108285A
Application number: JP2001224422A
Authority: JP
Inventors: Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-27
Filing date: 2001-07-25
Publication date: 2002-04-10

Abstract

(57)【要約】【課題】アクティブマトリクス型ＥＬ表示装置におい
て、画素を構成するＴＦＴの特性のバラつきや、表示装
置を使用する環境温度の変化に対して、輝度表示のバラ
つきを抑えることを課題とする。【解決手段】時間階調方式を用いる。且つＥＬ駆動用
ＴＦＴを、オン状態において飽和領域で動作させること
により、ＥＬ駆動用ＴＦＴのドレイン電流を一定に保つ
ことができる。これにより、ＥＬ素子に一定の電流を流
すことができ、正確な階調表示の高画質なアクティブマ
トリクス型ＥＬ表示装置が提供される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＥＬ（エレクトロル
ミネッセンス）素子を基板上に作り込んで形成された電
子表示装置の駆動方法に関する。特に半導体素子（半導
体薄膜を用いた素子）を用いたＥＬ表示装置の駆動方法
に関する。またＥＬ表示装置を表示部に用いた電子機器
に関する。

【０００２】なお、本明細書中では、ＥＬ素子とは、一
重項励起子からの発光（蛍光）を利用するものと、三重
項励起子からの発光（燐光）を利用するものの両方を示
すものとする。

【０００３】

【従来の技術】近年、自発光型素子としてＥＬ素子を有
したＥＬ表示装置の開発が活発化している。ＥＬ表示装
置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Dis
play）又は有機ライトエミッティングダイオード（ＯＬ
ＥＤ：Organic Light EmittingDiode）とも呼ばれてい
る。

【０００４】ＥＬ表示装置は、液晶表示装置と異なり自
発光型である。ＥＬ素子は一対の電極（陽極と陰極）間
にＥＬ層が挟まれた構造となっているが、ＥＬ層は通
常、積層構造となっている。代表的には、コダック・イ
ーストマン・カンパニーのTangらが提案した「正孔輸送
層／発光層／電子輸送層」という積層構造が挙げられ
る。この構造は非常に発光効率が高く、現在、研究開発
が進められているＥＬ表示装置はほとんどこの構造を採
用している。

【０００５】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層の順に積層する構造、または
正孔注入層／正孔輸送層／発光層／電子輸送層／電子注
入層の順に積層する構造でも良い。発光層に対して蛍光
性色素等をドーピングしても良い。

【０００６】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してＥＬ層と呼ぶ。よって上述した
正孔注入層、正孔輸送層、発光層、電子輸送層、電子注
入層等は、全てＥＬ層に含まれる。

【０００７】そして、上記構造でなるＥＬ層に一対の電
極（両電極）間に所定の電圧をかけ、それにより発光層
においてキャリアの再結合が起こって発光する。なお本
明細書においてＥＬ素子が発光することを、ＥＬ素子が
駆動すると呼ぶ。

【０００８】ＥＬ表示装置の駆動方法として、アクティ
ブマトリクス型ＥＬ表示装置が挙げられる。

【０００９】図３に、アクティブマトリクス型ＥＬ表示
装置の画素部の構成の例を示す。ゲート信号線駆動回路
から選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）
は、各画素が有するスイッチング用ＴＦＴ３０１のゲー
ト電極に接続されている。また、各画素が有するスイッ
チング用ＴＦＴ３０１のソース領域とドレイン領域は、
一方がソース信号線駆動回路から信号を入力するソース
信号線（Ｓ１〜Ｓｘ）に、他方がＥＬ駆動用ＴＦＴ３０
２のゲート電極及び各画素が有するコンデンサ３０３の
一方の電極に接続されている。コンデンサ３０３のもう
一方の電極は、電源供給線（Ｖ１〜Ｖｘ）に接続されて
いる。各画素の有するＥＬ駆動用ＴＦＴ３０２のソース
領域とドレイン領域の一方は、電源供給線（Ｖ１〜Ｖ
ｘ）に、他方は、各画素が有するＥＬ素子３０４の一方
の電極に接続されている。

【００１０】ＥＬ素子３０４は、陽極と、陰極と、陽極
と陰極の間に設けられたＥＬ層とを有する。ＥＬ素子３
０４の陽極がＥＬ駆動用ＴＦＴ３０２のソース領域また
はドレイン領域と接続している場合、ＥＬ素子３０４の
陽極が画素電極、陰極が対向電極となる。逆に、ＥＬ素
子３０４の陰極がＥＬ駆動用ＴＦＴ３０２のソース領域
またはドレイン領域と接続している場合、ＥＬ素子３０
４の陰極が画素電極、陽極が対向電極となる。

【００１１】なお、本明細書において、対向電極の電位
を対向電位という。なお、対向電極に対向電位を与える
電源を対向電源と呼ぶ。画素電極の電位と対向電極の電
位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧が
ＥＬ層に印加される。

【００１２】上記ＥＬ表示装置の階調表示方法として、
アナログ階調方式と、時間階調方式が挙げられる。

【００１３】まず、ＥＬ表示装置のアナログ階調方式に
ついて説明する。図３で示した表示装置をアナログ階調
方式で駆動した場合のタイミングチャートを図４に示
す。１つのゲート信号線が選択されてから、その次のゲ
ート信号線が選択されるまでの期間を１ライン期間
（Ｌ）と呼ぶ。また、１つの画像が選択されてから、次
の画像が選択されるまでの期間が、１フレーム期間に相
当する。図３のＥＬ表示装置の場合、ゲート信号線はｙ
本あるので、１フレーム期間中にｙ個のライン期間（Ｌ
１〜Ｌｙ）が設けられている。

【００１４】解像度が高くなるにつれ、１フレーム期間
中のライン期間の数も増え、駆動回路を高い周波数で駆
動しなければならなくなる。

【００１５】電源供給線（Ｖ１〜Ｖｘ）は、一定の電位
（電源電位）に保たれている。また、対向電位も一定に
保たれている。対向電位は、ＥＬ素子が発光する程度に
電源電位との間に電位差を有している。

【００１６】第１のライン期間（Ｌ１）においてゲート
信号線Ｇ１にはゲート信号線駆動回路からの選択信号が
入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順
にアナログのビデオ信号が入力される。

【００１７】ゲート信号線Ｇ１に接続された全てのスイ
ッチング用ＴＦＴ３０１はオンの状態になるので、ソー
ス信号線（Ｓ１〜Ｓｘ）に入力されたアナログのビデオ
信号は、スイッチング用ＴＦＴ３０１を介してＥＬ駆動
用ＴＦＴ３０２のゲート電極に入力される。

【００１８】スイッチング用ＴＦＴ３０１がオンとなっ
て画素内に入力されたアナログのビデオ信号の電位によ
り、ＥＬ駆動用ＴＦＴ３０２のゲート電圧が変化する。
このときＥＬ駆動用ＴＦＴ３０２のＩｄ−Ｖｇ特性に従
ってゲート電圧に対してドレイン電流が１対１で決ま
る。即ち、ＥＬ駆動用ＴＦＴ３０２のゲート電極に入力
されるアナログのビデオ信号の電位に対応して、ドレイ
ン領域の電位（オンのＥＬ駆動電位）が定まり、所定の
ドレイン電流がＥＬ素子に流れ、その電流量に対応した
発光量で前記ＥＬ素子が発光する。

【００１９】上述した動作を繰り返し、ソース信号線
（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了
すると、第１のライン期間（Ｌ１）が終了する。なお、
ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号
の入力が終了するまでの期間と水平帰線期間とを合わせ
て１つのライン期間としても良い。そして次に第２のラ
イン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が
入力される。そして第１のライン期間（Ｌ１）と同様に
ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信
号が入力される。

【００２０】そして全てのゲート信号線（Ｇ１〜Ｇｙ）
に選択信号が入力されると、全てのライン期間（Ｌ１〜
Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が
終了すると、１フレーム期間が終了する。１フレーム期
間中において全ての画素が表示を行い、１つの画像が形
成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直
帰線期間とを合わせて１フレーム期間としても良い。

【００２１】以上のように、アナログのビデオ信号によ
ってＥＬ素子の発光量が制御され、その発光量の制御に
よって階調表示がなされる。このように、アナログ階調
方式では、ソース信号線に入力されるアナログのビデオ
信号の電位の変化で階調表示が行われる。

【００２２】次に、時間階調方式について説明する。

【００２３】時間階調方式では、画素にデジタル信号を
入力して、ＥＬ素子の発光状態もしくは非発光状態を選
択し、１フレーム期間あたりにＥＬ素子が発光した期間
の累計によって階調を表現する。

【００２４】ここでは２ⁿ（ｎは、自然数）階調を表現
する場合ついて説明する。図３で示した表示装置を、こ
の時間階調方式で駆動した場合のタイミングチャートを
図５に示す。まず、１フレーム期間をｎ個のサブフレー
ム期間（ＳＦ₁〜ＳＦ_n）に分割する。なお、画素部の全
ての画素が１つの画像を表示する期間を１フレーム期間
（Ｆ）と呼ぶ。また、１フレーム期間をさらに複数に分
割した期間をサブフレーム期間と呼ぶ。階調数が多くな
るにつれて１フレーム期間の分割数も増え、駆動回路を
高い周波数で駆動しなければならない。

【００２５】１つのサブフレーム期間は書き込み期間
（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み
期間とは、１サブフレーム期間中、全画素にデジタル信
号を入力する期間であり、表示期間（点灯期間とも呼
ぶ）とは、入力されたデジタル信号によってＥＬ素子が
発光または非発光状態となり、表示を行う期間を示して
いる。

【００２６】また、図５に示したＥＬ駆動電圧は発光状
態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわ
ち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧（図
５）は、書き込み期間中は０Ｖとなり、表示期間中はＥ
Ｌ素子が発光する程度の大きさを有する。

【００２７】対向電位は外部スイッチ（図示せず）によ
り制御され、対向電位は、書き込み期間において電源電
位とほぼ同じ高さに保たれ、表示期間において電源電位
との間にＥＬ素子が発光する程度の電位差を有する。

【００２８】まず、それぞれのサブフレーム期間が有す
る書き込み期間と表示期間について、図３と図５を用い
て詳しく説明し、その後、時間階調表示について説明す
る。

【００２９】まずゲート信号線Ｇ１にゲート信号が入力
され、ゲート信号線Ｇ１に接続されている全てのスイッ
チング用ＴＦＴ３０１がオンの状態になる。そしてソー
ス信号線（Ｓ１〜Ｓｘ）に順にデジタル信号が入力され
る。対向電位は電源供給線（Ｖ１〜Ｖｘ）の電位（電源
電位）と同じ高さに保たれている。デジタル信号は
「０」または「１」の情報を有している。「０」と
「１」のデジタル信号はそれぞれＨｉまたはＬｏのいず
れかの電圧を有する信号を意味する。

【００３０】そしてソース信号線（Ｓ１〜Ｓｘ）に入力
されたデジタル信号は、オンの状態のスイッチング用Ｔ
ＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電
極に入力される。またコンデンサ３０３にもデジタル信
号が入力され保持される。

【００３１】そして順にゲート信号線Ｇ２〜Ｇｙにゲー
ト信号を入力することで上述した動作を繰り返し、全て
の画素にデジタル信号が入力され、各画素において入力
されたデジタル信号が保持される。全ての画素にデジタ
ル信号が入力されるまでの期間を書き込み期間と呼ぶ。

【００３２】全ての画素にデジタル信号が入力される
と、全てのスイッチング用ＴＦＴ３０１はオフの状態と
なる。そして対向電極に接続されている外部スイッチ
（図示せず）によって、対向電位は、電源電位との間に
ＥＬ素子３０４が発光する程度の電位差を有するように
変化する。

【００３３】デジタル信号が「０」の情報を有していた
場合、ＥＬ駆動用ＴＦＴ３０２はオフの状態となりＥＬ
素子３０４は発光しない。逆に、「１」の情報を有して
いた場合、ＥＬ駆動用ＴＦＴ３０２はオンの状態とな
る。その結果ＥＬ素子３０４の画素電極はほぼ電源電位
に等しく保たれ、ＥＬ素子３０４は発光する。このよう
にデジタル信号が有する情報によって、ＥＬ素子の発光
状態または非発光状態が選択され、全ての画素が一斉に
表示を行う。全ての画素が表示を行うことによって、画
像が形成される。画素が表示を行う期間を表示期間と呼
ぶ。

【００３４】ｎ個のサブフレーム期間（ＳＦ₁〜ＳＦ_n）
がそれぞれ有する書き込み期間（Ｔａ₁〜Ｔａ_n）の長さ
は全て同じである。ＳＦ₁〜ＳＦ_nがそれぞれ有する表示
期間（Ｔｓ）をそれぞれＴｓ₁〜Ｔｓ_nとする。

【００３５】表示期間の長さは、Ｔｓ₁：Ｔｓ₂：Ｔ
ｓ₃：…：Ｔｓ_(n-1)：Ｔｓ_n＝２⁰：２^-1：２^-2：…：２
^-(n-2)：２^-(n-1)となるように設定する。この表示期間
の組み合わせで２ⁿ階調のうち所望の階調表示を行うこ
とができる。

【００３６】表示期間はＴｓ₁〜Ｔｓ_nまでのいずれかの
期間である。ここではＴｓ₁の期間、所定の画素を点灯
させたとする。

【００３７】次に、再び書き込み期間に入り、全画素に
データ信号を入力したら表示期間に入る。このときはＴ
ｓ₂〜Ｔｓ_nのいずれかの期間が表示期間となる。ここで
はＴｓ₂の期間、所定の画素を点灯させたとする。

【００３８】以下、残りのｎ−２個のサブフレームにつ
いて同様の動作を繰り返し、順次Ｔｓ₃、Ｔｓ₄…Ｔｓ_n
と表示期間を設定し、それぞれのサブフレームで所定の
画素を点灯させたとする。

【００３９】ｎ個のサブフレーム期間が出現したら１フ
レーム期間を終えたことになる。このとき、画素が点灯
していた表示期間の長さを積算することによって、その
画素の階調がきまる。例えば、ｎ＝８のとき、全部の表
示期間で画素が発光した場合の輝度を１００％とする
と、Ｔｓ₁とＴｓ₂において画素が発光した場合には７５
％の輝度が表現でき、Ｔｓ₃とＴｓ₅とＴｓ₈を選択した
場合には１６％の輝度が表現できる。

【００４０】なお、ｎビットのデジタル信号を入力して
階調を表現する時間階調方式の駆動方法において、１フ
レーム期間を複数のサブフレーム期間に分割する際の、
分割数や個々のサブフレーム期間の長さ等は、上記に限
定されない。

【００４１】

【発明が解決しようとする課題】従来例に示したアナロ
グ階調方式を用いる場合の問題点を次に挙げる。

【００４２】アナログ階調方式では、ＴＦＴの特性のバ
ラツキが、階調表示に大きく影響するという問題点があ
る。例えばスイッチング用ＴＦＴのＩｄ−Ｖｇ特性が、
同じ階調を表現する２つの画素で異なる場合（どちらか
の画素の特性が、もう一方に対して全体的にプラス又は
マイナス側へシフトした場合）を想定する。

【００４３】その場合、各スイッチング用ＴＦＴのドレ
イン電流は異なる値となり、各画素のＥＬ駆動用ＴＦＴ
には異なる値のゲート電圧が印加されることになる。即
ち、各ＥＬ素子に対して異なる量の電流が流れ、結果と
して異なる発光量となり、同じ階調を表現することがで
きなくなる。

【００４４】また、仮に各画素のＥＬ駆動用ＴＦＴに等
しいゲート電圧が印加されたとしても、ＥＬ駆動用ＴＦ
ＴのＩｄ−Ｖｇ特性にバラツキがあれば、同じドレイン
電流を出力することはできない。そのため、Ｉｄ−Ｖｇ
特性が僅かでも異なれば、等しいゲート電圧が印加され
ても、出力される電流量は大きく異なるといった事態が
生じうる。すると僅かなＩｄ−Ｖｇ特性のバラツキによ
って、同じ電圧の信号を入力してもＥＬ素子の発光量が
隣接画素で大きく異なってしまう。

【００４５】実際には、スイッチング用ＴＦＴとＥＬ駆
動用ＴＦＴとの、両者のバラツキの相乗効果となるの
で、さらに大きく階調表示がバラつくことになる。この
ように、アナログ階調表示はＴＦＴの特性バラツキに対
して極めて敏感である。そのため、このＥＬ表示装置
が、階調表示を行う場合、その表示にムラが多いことが
問題となる。

【００４６】次に、時間階調方式を用いる場合の問題点
を挙げる。

【００４７】時間階調方式では、ＥＬ素子の輝度は、Ｅ
Ｌ素子に電流が流れ発光していた時間によって表現され
る。そのため、上記のアナログ階調方式において問題と
なった、ＴＦＴの特性バラツキによる表示ムラは、大幅
に抑えられる。しかし、別の問題がある。

【００４８】ＥＬ素子に流れる電流は、ＥＬ素子の両電
極間に印加される電圧（ＥＬ駆動電圧）によって制御さ
れている。このＥＬ駆動電圧は、電源電位と対向電位の
電位差から、ＥＬ駆動用ＴＦＴのドレイン・ソース間の
電圧を差し引いた電圧である。ＥＬ駆動用ＴＦＴの特性
のバラツキによるドレイン・ソース間電圧のバラツキの
影響を避け、このＥＬ駆動電圧を一定に保つため、ＥＬ
駆動用ＴＦＴのドレイン・ソース間の電圧は、ＥＬ駆動
電圧に比べて遙かに小さく設定される。このとき、ＥＬ
駆動用ＴＦＴは線形領域で動作している。

【００４９】ＴＦＴ動作において、線型領域とは、ＴＦ
Ｔのドレイン・ソース間の電圧Ｖ_DSが、ＴＦＴのゲート
電圧Ｖ_GSより小さな場合の動作領域に相当する。

【００５０】ここで、ＥＬ素子の両電極間を流れる電流
は、温度によって影響を受ける。図１７は、ＥＬ素子の
温度特性を示すグラフである。このグラフにより、ある
温度下において、ＥＬ素子の両電極間に印加された電圧
に対して、ＥＬ素子の両電極間を流れる電流量を知るこ
とができる。温度Ｔ₁は、温度Ｔ₂よりも高く、温度Ｔ ₂
は温度Ｔ₃よりも高い。画素部のＥＬ素子の両電極間に
印加される電圧が同じであっても、ＥＬ素子が有する温
度特性によって、ＥＬ層の温度が高くなれば高くなるほ
ど、ＥＬ素子の両電極間を流れる電流は大きくなること
がわかる。

【００５１】また、ＥＬ素子の輝度は、ＥＬ素子の両電
極間を流れる電流量に比例する。

【００５２】この様に、ＥＬ表示装置を使用する環境温
度の変化により、たとえ一定の電圧をＥＬ素子の両電極
間に加え続けていたとしても、ＥＬ素子の両電極間を流
れる電流が変動し、輝度が変化してしまい、正確な階調
表示ができなくなることが問題である。

【００５３】アクティブマトリクス型ＥＬ表示装置にお
いて、従来のようなアナログ階調方式及び時間階調方式
を用いる場合、上述した理由により正確な階調表示がで
きない。そこで本発明は、正確な階調表示の可能にし、
高画質表示が可能なＥＬ表示装置の駆動方法を提供する
ことを課題とする。

【００５４】

【課題を解決するための手段】本発明は、アクティブマ
トリクス型ＥＬ表示装置を時間階調方式によって駆動す
る。このとき、ＥＬ駆動用ＴＦＴを飽和領域で動作さ
せ、ドレイン電流を、温度変化に対して一定に保つこと
を特徴とする。

【００５５】これにより、ＥＬ素子の両電極間に流れる
電流を、ＴＦＴの特性のバラツキや、環境温度の変化に
対して一定に保つことができ、正確な階調表示が可能
で、高画質表示が可能なＥＬ表示装置の駆動方法を提供
することができる。

【００５６】以下に本発明の構成を示す。

【００５７】本発明によって、ＥＬ素子と、トランジス
タとをそれぞれ有する画素を備え、１フレーム期間を複
数のサブフレーム期間に分割し、前記複数のサブフレー
ム期間それぞれにおいて、前記トランジスタのゲート電
極に、第１のゲート電圧または第２のゲート電圧が印加
され、前記第１のゲート電圧が、前記トランジスタのゲ
ート電極に印加されると、前記トランジスタのドレイン
電流が、前記ＥＬ素子の両電極間に流れ、前記ＥＬ素子
は発光状態となり、前記第２のゲート電圧が、前記トラ
ンジスタのゲート電極に印加されると、前記トランジス
タが非導通状態となって、前記ＥＬ素子は非発光状態と
なる表示装置の駆動方法であって、前記第１のゲート電
圧の絶対値は、前記トランジスタのドレイン・ソース間
の電圧の絶対値以下であることを特徴とする表示装置の
駆動方法が提供される。

【００５８】本発明によって、ＥＬ素子と、トランジス
タと、抵抗とをそれぞれ有する画素を備え、１フレーム
期間を複数のサブフレーム期間に分割し、前記複数のサ
ブフレーム期間それぞれにおいて、前記トランジスタの
ゲート電極に、第１のゲート電圧または第２のゲート電
圧が印加され、前記第１のゲート電圧が、前記トランジ
スタのゲート電極に印加されると、前記トランジスタの
ドレイン電流が、前記抵抗及び前記ＥＬ素子の両電極間
に流れ、前記ＥＬ素子は発光状態となり、前記第２のゲ
ート電圧が、前記トランジスタのゲート電極に印加され
ると、前記トランジスタが非導通状態となって、前記Ｅ
Ｌ素子は非発光状態となる表示装置の駆動方法であっ
て、前記第１のゲート電圧の絶対値は、前記トランジス
タのドレイン・ソース間の電圧の絶対値以下であること
を特徴とする表示装置の駆動方法が提供される。

【００５９】前記トランジスタの、ゲート幅のゲート長
に対する比が１より小さければ小さいほど、前記トラン
ジスタのゲート電極に印加される前記第１のゲート電圧
の絶対値が、前記トランジスタのドレイン・ソース間電
圧の絶対値を超えない範囲で大きいことを特徴とする表
示装置の駆動方法であってもよい。

【００６０】前記ＥＬ素子は、単色発光するＥＬ層を用
い、色変換層と組み合わせて、カラー表示を可能にする
ことを特徴とする表示装置の駆動方法であってもよい。

【００６１】前記ＥＬ素子は、白色発光するＥＬ層を用
い、カラーフィルタと組み合わせて、カラー表示を可能
にすることを特徴とする表示装置の駆動方法であっても
よい。

【００６２】前記ＥＬ素子のＥＬ層は、低分子系有機物
質またはポリマー系有機物質であることを特徴とする表
示装置の駆動方法であってもよい。

【００６３】前記低分子系有機物質は、Ａｌｑ₃（トリ
ス−８−キノリライト−アルミニウム）またはＴＰＤ
（トリフェニルアミン誘導体）からなることを特徴とす
る表示装置の駆動方法であってもよい。

【００６４】前記ポリマー系有機物質は、ＰＰＶ（ポリ
フェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾー
ル）またはポリカーボネートからなることを特徴とする
表示装置の駆動方法であってもよい。

【００６５】前記ＥＬ素子のＥＬ層は、無機物質である
ことを特徴とする表示装置の駆動方法であってもよい。

【００６６】前記表示装置の駆動方法を用いることを特
徴とするビデオカメラ、画像再生装置、ヘッドマウント
ディスプレイ、携帯電話または携帯情報端末であっても
よい。

【００６７】

【発明の実施の形態】本発明の実施の形態について図1
を用いて説明する。

【００６８】図１（Ａ）は、本発明のＥＬ表示装置の画
素の構成を示したものである。スイッチング用ＴＦＴ９
０３のゲート電極は、ゲート信号線９０６に接続されて
いる。スイッチング用ＴＦＴ９０３のソース領域とドレ
イン領域とは、一方はソース信号線９０５に接続され、
もう一方はＥＬ駆動用ＴＦＴ９００のゲート電極及びコ
ンデンサ９０４に接続されている。ＥＬ駆動用ＴＦＴ９
００のソース領域とドレイン領域とは、一方は電源供給
線９０２に接続されており、もう一方はＥＬ素子９０１
の陽極もしくは陰極に接続されている。

【００６９】スイッチング用ＴＦＴ９０３よりＥＬ駆動
用ＴＦＴ９００のゲート・ソース間に印加される電圧
（ゲート電圧）をＶ_GSとする。また、ＥＬ駆動用ＴＦＴ
９００のドレイン・ソース間に与えられる電圧（ドレイ
ン・ソース間電圧）をＶ_DSとし、このときドレイン・ソ
ース間を流れる電流（ドレイン電流）をＩ_Dとする。こ
のドレイン電流Ｉ_Dが、ＥＬ素子９０１に入力される。
また、ＥＬ素子９０１の両電極間に印加される電圧（Ｅ
Ｌ駆動電圧）をＶ_ELとすると、電源供給線９０２から画
素部（ＥＬ素子の対向電極）に印加される電圧Ｖ_INは、
ドレイン・ソース間電圧Ｖ_DSとＥＬ駆動電圧Ｖ_ELの和で
与えられる。

【００７０】ここで、図１（Ｂ）に、ドレイン・ソース
間電圧Ｖ_DSとドレイン電流Ｉ_Dの関係をグラフに示す。
ゲート電圧Ｖ_GSは一定である。このグラフにおいて、ド
レイン・ソース間電圧Ｖ_DSに対してドレイン電流Ｉ_Dが
１対１で対応する領域を線型領域といい、ドレイン・ソ
ース間電圧Ｖ_DSがゲート電圧Ｖ_GSに比べて小さな場合に
相当する。また、ドレイン・ソース間電圧Ｖ_DSに対し
て、ドレイン電流Ｉ_Dがほぼ一定の領域を飽和領域とい
う。これは、ドレイン・ソース間電圧Ｖ_DSがゲート電圧
Ｖ_GS以上の場合に相当する。

【００７１】従来の時間階調方式によるＥＬ表示装置の
駆動方法では、ＥＬ素子の両電極間に印加される電圧が
一定になるよう制御していた。このとき、ＥＬ駆動用Ｔ
ＦＴのドレイン・ソース間電圧Ｖ_DSがＴＦＴの特性のバ
ラツキによりバラつくと、ＥＬ駆動電圧Ｖ_ELに影響を与
えてしまう。そこで、このバラツキの影響をできるだけ
抑えるために、ＥＬ駆動用ＴＦＴのドレイン・ソース間
電圧Ｖ_DSを、ＥＬ駆動電圧Ｖ_ELに対して小さく設定し、
画素に入力される電圧Ｖ_INの大部分がＥＬ素子の両電極
間に印加されるようにしていた。そのため、ＥＬ駆動用
ＴＦＴは、ドレイン・ソース間電圧Ｖ_DSがゲート電圧Ｖ
_GSに比べて小さな場合に相当する、線型領域で動作させ
ていた。

【００７２】本発明のＥＬ表示装置では、ＥＬ駆動用Ｔ
ＦＴ９００の、ドレイン・ソース間電圧Ｖ_DSをゲート電
圧Ｖ_GS以上に設定し、ＥＬ駆動用ＴＦＴ９００をドレイ
ン・ソース間電圧Ｖ_DSに関わらず一定のドレイン電流Ｉ
_Dを流す、飽和領域で動作させる。これにより、ＥＬ素
子には、温度変化によらず常に一定の電流が供給される
ことになる。

【００７３】ＥＬ素子、ＥＬ駆動用ＴＦＴに入力される
電圧の値の例を以下に示す。

【００７４】例えば、ＥＬ駆動用ＴＦＴのしきい値電圧
を、２Ｖ程度とする。ここで、ＥＬ素子の発光状態を選
択された画素において、ＥＬ駆動用ＴＦＴのゲート電圧
Ｖ_GSを５Ｖとした場合、表示期間における、ＥＬ素子の
対向電極と電源供給線との間の電圧（対向電位と電源電
位との差）を、１５Ｖ程度とする。このとき、ＥＬ素子
の両電極間の電圧Ｖ_ELは、５〜１０Ｖ程度の値をとり、
ＥＬ駆動用ＴＦＴのドレイン・ソース間電圧Ｖ_DSは、５
Ｖ以上となる。このとき、ＥＬ駆動用ＴＦＴのドレイン
・ソース間の電圧Ｖ_DSは、ゲート電圧Ｖ_GS以上になっ
て、ＥＬ駆動用ＴＦＴは、飽和領域で動作する。

【００７５】これにより、ＥＬ素子には、温度変化によ
らず常に一定の電流が流れることになり、一定の輝度で
発光する。

【００７６】

【実施例】以下に、本発明の実施例について説明する。

【００７７】（実施例１）発明の実施の形態で述べた、
ＥＬ駆動用ＴＦＴを飽和領域で動作させＥＬ素子の両電
極間に流れる電流Ｉ_Dを一定に保つ手法において、本実
施例では、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を
抑える方法について述べる。説明には、図１（Ａ）にお
いて用いた符号と同一の符号及び新しく追加した符号を
用いる。

【００７８】ＥＬ駆動用ＴＦＴ９００を飽和領域で動作
させる場合、以下に示す式１が成立する。

【００７９】

【式１】Ｉ_D＝α(Ｗ/Ｌ)(Ｖ_GS-Ｖ_th)²

【００８０】式１において、Ｉ_Dはドレイン電流、Ｖ_GS
はゲート電圧、Ｖ_thはしきい値電圧、Ｗはゲート幅、Ｌ
はゲート長、αは定数である。ここで、しきい値電圧Ｖ
_thは、バラツキを持つため、ドレイン電流Ｉ_Dがバラツ
キを持ってしまう。

【００８１】そこで、このバラツキを抑えるため、飽和
領域で動作する範囲において、ゲート幅Ｗのゲート長Ｌ
に対する比Ｗ／Ｌを小さくし、且つゲート電圧Ｖ_GSを大
きくする。これにより、ＥＬ駆動用ＴＦＴ９００のしき
い値電圧Ｖ_thのバラツキによる、ドレイン電流Ｉ_Dのバ
ラツキを抑えることができる。

【００８２】例えば、しきい値電圧Ｖ_thが、２±０.１
Ｖの値をとり、５％のバラツキを持つとする。Ｗ／Ｌを
８としたとき、ゲート電圧Ｖ_GSを３Ｖとする。このと
き、ドレイン電流Ｉ_Dの値を計算すると、約２０％のバ
ラツキを持つことになる。ここで、ドレイン電流Ｉ_Dの
平均値はＩ₀であるとする。一方、Ｗ／Ｌを０．５にす
ると、ドレイン電流Ｉ_Dの平均値Ｉ₀をＷ／Ｌが８の場合
と同じにするために、ゲート電圧Ｖ_GSは約６Ｖにする必
要がある。ゲート電圧Ｖ_GSが６Ｖのとき、ドレイン電流
Ｉ_Dの値を計算すると、約５％のバラツキに抑えられ
る。

【００８３】この様に、Ｗ／Ｌを１未満に、望ましくは
０．５以下にするとよい。

【００８４】（実施例２）発明の実施の形態で述べた、
ＥＬ駆動用ＴＦＴを飽和領域で動作させＥＬ素子の両電
極間に流れる電流Ｉ_Dを一定に保つ手法において、本実
施例では、実施例１とは異なった方法で、ＥＬ駆動用Ｔ
ＦＴの特性のバラツキの影響を抑える方法について述べ
る。

【００８５】図２に、本実施例の表示装置の画素部の構
成を示す。基本的な構造は、図１（Ａ）と同様であるの
で、変更部分に異なる符号を付して説明する。

【００８６】スイッチング用ＴＦＴ９０３のゲート電極
は、ゲート信号線９０６に接続されている。スイッチン
グ用ＴＦＴ９０３のソース領域とドレイン領域とは、一
方はソース信号線９０５に接続され、もう一方はＥＬ駆
動用ＴＦＴ９００のゲート電極及びコンデンサ９０４の
一方の電極に接続されている。コンデンサ９０４のもう
一方の電極は、電源供給線９０２に接続されている。Ｅ
Ｌ駆動用ＴＦＴ９００のソース領域とドレイン領域と
は、一方は抵抗９０７を介して電源供給線９０２に接続
されており、もう一方はＥＬ素子９０１の陽極もしくは
陰極に接続されている。

【００８７】本実施例の画素の構成の場合、実施例１で
示した式１と、次に示す式２が同時に成立する。

【００８８】

【式２】Ｖ＝Ｖ_GS＋ＲＩ_D

【００８９】ここで、ＶはＥＬ駆動用ＴＦＴ９００のゲ
ート電極と電源供給線９０２の間に与えられる電位差で
ある。また、Ｒは抵抗９０７の抵抗値である。

【００９０】式１と式２により、抵抗９０７を図２に示
すように配した場合の、ゲート電圧Ｖ_GSとドレイン電流
Ｉ_Dが求められる。このとき、しきい値電圧Ｖ_thのバラ
ツキに対する、ドレイン電流Ｉ_Dのバラつきを計算す
る。

【００９１】例えば、式１及び式２において、αを、２
×１０^-6Ｆ／Ｖ・ｓとし、Ｗ/Ｌを１とする。ここで、
Ｖ_thは２±０.１Ｖの値をとり、５％のバラツキを持つ
とする。

【００９２】はじめに、Ｒが、０の場合（抵抗９０７が
無い場合）を考える。Ｖを４Ｖとする。ゲート電圧Ｖ_GS
は、Ｖと一致し４Ｖとなる。このときのドレイン電流の
バラツキは、約１０％である。このとき、ドレイン電流
の平均値は、約８×１０^-6Ａである。

【００９３】次に、Ｒが、１×１０⁶Ωの場合を考え
る。ドレイン電流の平均値を、約８×１０^-6Ａに保つた
め、Ｖを１２Ｖとする。このとき、しきい値電圧Ｖ_thの
バラつきに対するドレイン電流Ｉ_Dのバラツキは、約１
％に抑えられる。

【００９４】今度は、Ｒが、２×１０⁶Ωの場合を考え
る。ドレイン電流の平均値を、約８×１０^-6Ａに保つた
め、Ｖは２０Ｖとする。このとき、しきい値電圧Ｖ_thの
バラつきに対するドレイン電流Ｉ_Dのバラツキは、約０.
６％に抑えられる。

【００９５】この様に、抵抗を９０７を配し、その抵抗
値を大きくとることにより、しきい値電圧Ｖ_thのバラつ
きに対するドレイン電流Ｉ_Dのバラツキを抑えることが
できる。

【００９６】本実施例は、実施例１と自由に組み合わせ
て実施することが可能である。

【００９７】（実施例３）本実施例では、本発明の駆動
方法を用いる表示装置の画素部とその周辺に設けられる
駆動回路部（ソース信号線側駆動回路、ゲート信号線側
駆動回路）のＴＦＴを同時に作製する方法について説明
する。但し、説明を簡単にするために、駆動回路部に関
しては基本単位であるＣＭＯＳ回路を図示することとす
る。

【００９８】まず、図８（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板５００１上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜５００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから
作製される酸化窒化シリコン膜５００２ａを１０〜２０
０[nm]（好ましくは５０〜１００[nm]）形成し、同様に
ＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化水素化シリコン
膜５００２ｂを５０〜２００[nm]（好ましくは１００〜
１５０[nm]）の厚さに積層形成する。本実施例では下地
膜５００２を２層構造として示したが、前記絶縁膜の単
層膜または２層以上積層させた構造として形成しても良
い。

【００９９】島状半導体層５００３〜５００６は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００３〜５００６の厚さは２５〜８
０[nm]（好ましくは３０〜６０[nm]）の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。

【０１００】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数３０[Hz]とし、レーザーエ
ネルギー密度を１００〜４００[mJ/cm²](代表的には２
００〜３００[mJ/cm²])とする。また、ＹＡＧレーザー
を用いる場合にはその第２高調波を用いパルス発振周波
数１〜１０[kHz]とし、レーザーエネルギー密度を３０
０〜６００[mJ/cm²](代表的には３５０〜５００[mJ/c
m²])とすると良い。そして幅１００〜１０００[μm]、
例えば４００[μm]で線状に集光したレーザー光を基板
全面に渡って照射し、この時の線状レーザー光の重ね合
わせ率（オーバーラップ率）を８０〜９８[％]として行
う。

【０１０１】次いで、島状半導体層５００３〜５００６
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で
形成する。本実施例では、１２０[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicat
e）とＯ₂とを混合し、反応圧力４０[Pa]、基板温度３０
０〜４００[℃]とし、高周波（１３．５６[MHz]）、電
力密度０．５〜０．８[W/cm²]で放電させて形成するこ
とが出来る。このようにして作製される酸化シリコン膜
は、その後４００〜５００[℃]の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることが出来る。

【０１０２】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００[nm]の厚さに形成し、
第２の導電膜５００９をＷで１００〜３００[nm]の厚さ
に形成する。

【０１０３】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のＴａ膜の抵抗率は
１８０[μΩcm]程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることが出来る。

【０１０４】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大
きくすることで低抵抗率化を図ることが出来るが、Ｗ中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。このことより、スパッタ法による場
合、純度９９．９９９９[％]のＷターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してＷ膜を形成することにより、抵抗率９〜２０
[μΩcm]を実現することが出来る。

【０１０５】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第１の
導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第
２の導電膜５００９をＷとする組み合わせ、第１の導電
膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の
導電膜５００９をＡｌとする組み合わせ、第１の導電膜
５００８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜５００９をＣｕとする組み合わせが挙げられる。

【０１０６】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ₄とＣｌ₂を混合し、１[Pa]の圧
力でコイル型の電極に５００[W]のＲＦ（１３．５６[MH
z]）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００[W]のＲＦ（１３．５６[MH
z]）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。

【０１０７】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０[％]程
度の割合でエッチング時間を増加させると良い。Ｗ膜に
対する酸化窒化シリコン膜の選択比は２〜４（代表的に
は３）であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は２０〜５０[nm]程度エ
ッチングされることになる。こうして、第１のエッチン
グ処理により第１の導電層と第２の導電層から成る第１
の形状の導電層５０１１〜５０１６（第１の導電層５０
１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１
６ｂ）を形成する。このとき、ゲート絶縁膜５００７に
おいては、第１の形状の導電層５０１１〜５０１６で覆
われない領域は２０〜５０[nm]程度エッチングされ薄く
なった領域が形成される。（図８（Ｂ））

【０１０８】そして、第１のドーピング処理を行いｎ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０¹³〜５×１０
¹⁴[atoms/cm²]とし、加速電圧を６０〜１００[keV]とし
て行う。ｎ型を付与する不純物元素として１５族に属す
る元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いる。この場合、導電
層５０１１〜５０１５がｎ型を付与する不純物元素に対
するマスクとなり、自己整合的に第１の不純物領域５０
１７〜５０２５が形成される。第１の不純物領域５０１
７〜５０２５には１×１０²⁰〜１×１０²¹[atoms/cm³]
の濃度範囲でｎ型を付与する不純物元素を添加する。
（図８（Ｂ））

【０１０９】次に、図８（Ｃ）に示すように、レジスト
マスクは除去しないまま、第２のエッチング処理を行
う。エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ
膜を選択的にエッチングする。この時、第２のエッチン
グ処理により第２の形状の導電層５０２６〜５０３１
（第１の導電層５０２６ａ〜５０３１ａと第２の導電層
５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲー
ト絶縁膜５００７においては、第２の形状の導電層５０
２６〜５０３１で覆われない領域はさらに２０〜５０[n
m]程度エッチングされ薄くなった領域が形成される。

【０１１０】Ｗ膜やＴａ膜のＣＦ₄とＣｌ₂の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ₆が極端に高く、その他のＷＣ
ｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従って、Ｃ
Ｆ₄とＣｌ₂の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ₂を添加す
るとＣＦ₄とＯ₂が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ₂を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。

【０１１１】そして、図９（Ａ）に示すように第２のド
ーピング処理を行う。この場合、第１のドーピング処理
よりもドーズ量を下げて高い加速電圧の条件としてｎ型
を付与する不純物元素をドーピングする。例えば、加速
電圧を７０〜１２０[keV]とし、１×１０¹³[atoms/cm²]
のドーズ量で行い、図８（Ｂ）で島状半導体層に形成さ
れた第１の不純物領域の内側に新たな不純物領域を形成
する。ドーピングは、第２の形状の導電層５０２６〜５
０３０を不純物元素に対するマスクとして用い、第１の
導電層５０２６ａ〜５０３０ａの下側の領域にも不純物
元素が添加されるようにドーピングする。こうして、第
３の不純物領域５０３２〜５０３６が形成される。この
第３の不純物領域５０３２〜５０３６に添加されたリン
（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０３０ａ
のテーパー部の膜厚に従って緩やかな濃度勾配を有して
いる。なお、第１の導電層５０２６ａ〜５０３０ａのテ
ーパー部と重なる半導体層において、第１の導電層５０
２６ａ〜５０３０ａのテーパー部の端部から内側に向か
って若干、不純物濃度が低くなっているものの、ほぼ同
程度の濃度である。

【０１１２】図９（Ｂ）に示すように第３のエッチング
処理を行う。エッチングガスにＣＨＦ₆を用い、反応性
イオンエッチング法（ＲＩＥ法）を用いて行う。第３の
エッチング処理により、第１の導電層５０２６ａ〜５０
３１ａのテーパー部を部分的にエッチングして、第１の
導電層が半導体層と重なる領域が縮小される。第３のエ
ッチング処理によって、第３の形状の導電層５０３７〜
５０４２（第１の導電層５０３７ａ〜５０４２ａと第２
の導電層５０３７ｂ〜５０４２ｂ）を形成する。このと
き、ゲート絶縁膜５００７においては、第３の形状の導
電層５０３７〜５０４２で覆われない領域はさらに２０
〜５０[nm]程度エッチングされ薄くなった領域が形成さ
れる。

【０１１３】第３のエッチング処理によって、第３の不
純物領域５０３２〜５０３６においては、第１の導電層
５０３７ａ〜５０４１ａと重なる第３の不純物領域５０
３２ａ〜５０３６ａと、第１の不純物領域と第３の不純
物領域との間の第２の不純物領域５０３２ｂ〜５０３６
ｂとが形成される。

【０１１４】そして、図９（Ｃ）に示すように、ｐチャ
ネル型ＴＦＴを形成する島状半導体層５００４、５００
６に第1の導電型とは逆の導電型の第４の不純物領域５
０４３〜５０５４を形成する。第３の形状の導電層５０
３８ｂ、５０４１ｂを不純物元素に対するマスクとして
用い、自己整合的に不純物領域を形成する。このとき、
ｎチャネル型ＴＦＴを形成する島状半導体層５００３、
５００５および配線部５０４２はレジストマスク５２０
０で全面を被覆しておく。不純物領域５０４３〜５０５
４にはそれぞれ異なる濃度でリンが添加されているが、
ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成し、
そのいずれの領域においても不純物濃度が２×１０²⁰〜
２×１０²¹[atoms/cm³]となるようにする。

【０１１５】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第３
の形状の導電層５０３７〜５０４１がゲート電極として
機能する。また、５０４２は島状のソース信号線として
機能する。

【０１１６】レジストマスク５２００を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。熱
アニール法では酸素濃度が１[ppm]以下、好ましくは
０．１[ppm]以下の窒素雰囲気中で４００〜７００
[℃]、代表的には５００〜６００[℃]で行うものであ
り、本実施例では５００[℃]で４時間の熱処理を行う。
ただし、第３の形状の導電層５０３７〜５０４２に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜（シリコンを主成分とする）を形成した後で
活性化を行うことが好ましい。

【０１１７】さらに、３〜１００[％]の水素を含む雰囲
気中で、３００〜４５０[℃]で１〜１２時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。

【０１１８】次いで、図１０（Ａ）に示すように、第１
の層間絶縁膜５０５５を酸化窒化シリコン膜から１００
〜２００[nm]の厚さで形成する。その上に有機絶縁物材
料から成る第２の層間絶縁膜５０５６を形成した後、第
１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、
およびゲート絶縁膜５００７に対してコンタクトホール
を形成し、各配線（接続配線、信号線を含む）５０５７
〜５０６２、５０６４をパターニング形成した後、接続
配線５０６２に接する画素電極５０６３をパターニング
形成する。

【０１１９】第２の層間絶縁膜５０５６としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５[μm]（さらに好ま
しくは２〜４[μm]）とすれば良い。

【０１２０】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、ｎ型の不純物領
域５０１７、５０１８、５０２１、５０２３及びｐ型の
不純物領域５０４３〜５０５４に達するコンタクトホー
ル、配線５０４２に達するコンタクトホール、電源供給
線に達するコンタクトホール（図示せず）、およびゲー
ト電極に達するコンタクトホール（図示せず）をそれぞ
れ形成する。

【０１２１】また、配線（接続配線、信号線を含む）５
０５７〜５０６２、５０６４として、Ｔｉ膜を１００[n
m]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１
５０[nm]をスパッタ法で連続形成した３層構造の積層膜
を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。

【０１２２】また、本実施例では、画素電極５０６３と
してＩＴＯ膜を１１０[nm]の厚さに形成し、パターニン
グを行った。画素電極５０６３を接続配線５０６２と接
して重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いても良い。この
画素電極５０６３がＥＬ素子の陽極となる。（図１０
（Ａ））

【０１２３】次に、図１０（Ｂ）に示すように、珪素を
含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の
厚さに形成し、画素電極５０６３に対応する位置に開口
部を形成して、バンクとして機能する第３の層間絶縁膜
５０６５を形成する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁と
することが出来る。開口部の側壁が十分になだらかでな
いと段差に起因するＥＬ層の劣化が顕著な問題となって
しまうため、注意が必要である。

【０１２４】次に、ＥＬ層５０６６および陰極（ＭｇＡ
ｇ電極）５０６７を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、ＥＬ層５０６６の膜厚は８０
〜２００[nm]（典型的には１００〜１２０[nm]）、陰極
５０６７の厚さは１８０〜３００[nm]（典型的には２０
０〜２５０[nm]）とすれば良い。

【０１２５】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にＥＬ層および陰極を形成するのが好ましい。

【０１２６】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用い
て緑色発光のＥＬ層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセット
し、そのマスクを用いて青色発光のＥＬ層を選択的に形
成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わな
い。

【０１２７】ここではＲＧＢに対応した３種類のＥＬ素
子を形成する方式を用いたが、白色発光のＥＬ素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを
組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応したＥＬ素子を重ねる方式などを用い
ても良い。

【０１２８】なお、ＥＬ層５０６６としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
４層構造をＥＬ層とすれば良い。

【０１２９】次に、同じゲート信号線にゲート電極が接
続されたスイッチング用ＴＦＴを有する画素（同じライ
ンの画素）上に、メタルマスクを用いて陰極５０６７を
形成する。なお本実施例では陰極５０６７としてＭｇＡ
ｇを用いたが、本発明はこれに限定されない。陰極５０
６７として他の公知の材料を用いても良い。

【０１３０】最後に、窒化珪素膜でなるパッシベーショ
ン膜５０６８を３００[nm]の厚さに形成する。パッシベ
ーション膜５０６８を形成しておくことで、ＥＬ層５０
６６を水分等から保護することができ、ＥＬ素子の信頼
性をさらに高めることが出来る。

【０１３１】こうして図１０（Ｂ）に示すような構造の
ＥＬ表示装置が完成する。なお、本実施例におけるＥＬ
表示装置の作製工程においては、回路の構成および工程
の関係上、ゲート電極を形成している材料であるＴａ、
Ｗによってソース信号線を形成し、ドレイン・ソース電
極を形成している配線材料であるＡｌによってゲート信
号線を形成しているが、異なる材料を用いても良い。

【０１３２】ところで、本実施例のＥＬ表示装置は、画
素部だけでなく駆動回路部にも最適な構造のＴＦＴを配
置することにより、非常に高い信頼性を示し、動作特性
も向上しうる。また結晶化工程においてＮｉ等の金属触
媒を添加し、結晶性を高めることも可能である。それに
よって、ソース信号線駆動回路の駆動周波数を１０[MH
z]以上にすることが可能である。

【０１３３】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するＴＦＴを、
駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦ
Ｔとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。

【０１３４】本実施例の場合、ｎチャネル型ＴＦＴの活
性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間
に挟んでゲート電極と重なるオーバーラップＬＤＤ領域
（Ｌ _OV領域）、ゲート絶縁膜を間に挟んでゲート電極と
重ならないオフセットＬＤＤ領域（Ｌ_OFF領域）および
チャネル形成領域を含む。

【０１３５】また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチ
ャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャ
リア対策を講じることも可能である。

【０１３６】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなＣＭＯＳ回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成
するｎチャネル型ＴＦＴは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でＬＤＤ領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流を極力低く抑える
必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回
路を形成するｎチャネル型ＴＦＴは、Ｌ_OV領域を有して
いることが好ましい。このような例としては、やはり、
点順次駆動に用いられるトランスミッションゲートなど
が挙げられる。

【０１３７】なお、実際には図１０（Ｂ）の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
とＥＬ素子の信頼性が向上する。

【０１３８】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ（フレキシブルプリントサーキット：ＦＰＣ）を取
り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では表示装置という。

【０１３９】また、本実施例で示す工程に従えば、表示
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。

【０１４０】（実施例４）図１１（Ａ）は本発明の駆動
方法を用いるＥＬ表示装置の上面図である。図１１
（Ａ）において、４０１０は基板、４０１１は画素部、
４０１２はソース信号線駆動回路、４０１３はゲート信
号側駆動回路であり、それぞれの駆動回路は配線４０１
４、４０１６を経てＦＰＣ４０１７に至り、外部機器へ
と接続される。

【０１４１】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。

【０１４２】また、図１１（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ駆動用ＴＦＴだけ図示してい
る。）が形成されている。これらのＴＦＴは公知の構造
（トップゲート構造またはボトムゲート構造など）を用
いれば良い。

【０１４３】駆動回路用ＴＦＴ４０２２、画素部用ＴＦ
Ｔ４０２３が完成したら、樹脂材料でなる層間絶縁膜
（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３の
ドレインと電気的に接続する透明導電膜でなる画素電極
４０２７を形成する。透明導電膜としては、酸化インジ
ウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極４０２７を形成したら、絶縁膜
４０２８を形成し、画素電極４０２７上に開口部を形成
する。

【０１４４】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層及び電子注入層）を自由に組み合わ
せて積層構造または単層構造とすれば良い。どのような
構造とするかは公知の技術を用いれば良い。また、ＥＬ
材料には低分子系材料と高分子系（ポリマー系）材料が
ある。低分子系材料を用いる場合は蒸着法を用いるが、
高分子系材料を用いる場合には、スピンコート法、印刷
法またはインクジェット法等の簡易な方法を用いること
が可能である。

【０１４５】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１４６】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０１４７】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。

【０１４８】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１４９】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１５０】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の間にシーリング材７０
００が設けられ、さらにシーリング材７０００の外側に
は密封材（第２のシーリング材）７００１が形成され
る。

【０１５１】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１５２】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１５３】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜６００３とは別に、スペーサ
ー圧を緩和する樹脂膜などを設けてもよい。

【０１５４】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１５５】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１５６】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１４
も同様にしてシーリング材７０００および密封材７００
１の下を通ってＦＰＣ４０１７に電気的に接続される。

【０１５７】なお図１１では、充填材６００４を設けて
からカバー材６０００を接着し、充填材６００４の側面
（露呈面）を覆うようにシーリング材７０００を取り付
けているが、カバー材６０００及びシーリング材７００
０を取り付けてから、充填材６００４を設けても良い。
この場合、基板４０１０、カバー材６０００及びシーリ
ング材７０００で形成されている空隙に通じる充填材の
注入口を設ける。そして前記空隙を真空状態（１０^-2Ｔ
ｏｒｒ以下）にし、充填材の入っている水槽に注入口を
浸してから、空隙の外の気圧を空隙の中の気圧よりも高
くして、充填材を空隙の中に充填する。

【０１５８】（実施例５）次に、図１１（Ａ）、（Ｂ）
とは異なる形態のＥＬ表示装置を作製した例について、
図１２（Ａ）、（Ｂ）を用いて説明する。図１１
（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指してい
るので説明は省略する。

【０１５９】図１２（Ａ）は本実施例のＥＬ表示装置の
上面図であり、図１２（Ａ）をＡ-Ａ'で切断した断面図
を図１２（Ｂ）に示す。

【０１６０】図１１に従って、ＥＬ素子の表面を覆って
パッシベーション膜６００３までを形成する。

【０１６１】さらに、ＥＬ素子を覆うようにして充填材
６００４を設ける。この充填材６００４は、カバー材６
０００を接着するための接着剤としても機能する。充填
材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１６２】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１６３】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１６４】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１６５】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１６６】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材６００２はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材６００２の内部に乾燥剤を添加してあっても良
い。

【０１６７】また、配線４０１６はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４も同様にしてシーリン
グ材６００２の下を通ってＦＰＣ４０１７に電気的に接
続される。

【０１６８】なお図１２では、充填材６００４を設けて
からカバー材６０００を接着し、充填材６００４の側面
（露呈面）を覆うようにフレーム材６００１を取り付け
ているが、カバー材６０００及びフレーム材６００１を
取り付けてから、充填材６００４を設けても良い。この
場合、基板４０１０、カバー材６０００及びフレーム材
６００１で形成されている空隙に通じる充填材の注入口
を設ける。そして前記空隙を真空状態（１０^-2Ｔｏｒｒ
以下）にし、充填材の入っている水槽に注入口を浸して
から、空隙の外の気圧を空隙の中の気圧よりも高くし
て、充填材を空隙の中に充填する。

【０１６９】（実施例６）ＥＬ表示装置における画素部
のさらに詳細な断面構造を図１３に示す。図１３におい
て、基板４５０１上に設けられたスイッチング用ＴＦＴ
４５０２は公知の方法を用いて形成されたｎチャネル型
ＴＦＴを用いる。本実施例では、２つのゲート電極３９
ａ及び３９ｂを有するダブルゲート構造としている。ダ
ブルゲート構造とすることで実質的に二つのＴＦＴが直
列された構造となり、オフ電流値を低減することができ
るという利点がある。なお、本実施例ではダブルゲート
構造としているが、シングルゲート構造でも構わない
し、トリプルゲート構造やそれ以上のゲート本数を持つ
マルチゲート構造でも構わない。また、公知の方法を用
いて形成されたｐチャネル型ＴＦＴを用いても構わな
い。

【０１７０】また、ＥＬ駆動用ＴＦＴ４５０３は公知の
方法を用いて形成されたｎチャネル型ＴＦＴを用いる。
ＥＬ駆動用ＴＦＴのゲート電極３７は配線３６によっ
て、スイッチング用ＴＦＴ４５０２のドレイン配線３５
に電気的に接続されている。

【０１７１】ＥＬ駆動用ＴＦＴはＥＬ素子を流れる電流
量を制御するための素子であるため、多くの電流が流
れ、熱による劣化やホットキャリアによる劣化の危険性
が高い素子でもある。そのため、ＥＬ駆動用ＴＦＴ４５
０３のドレイン側に、ゲート絶縁膜を介してゲート電極
に重なるようにＬＤＤ領域を設ける本発明の構造は極め
て有効である。

【０１７２】また、本実施例ではＥＬ駆動用ＴＦＴ４５
０３を、１つのゲート電極３７を有するシングルゲート
構造で図示しているが、複数のＴＦＴを直列につなげた
マルチゲート構造としても良い。さらに、複数のＴＦＴ
を並列につなげて実質的にチャネル形成領域を複数に分
割し、熱の放射を高い効率で行えるようにした構造とし
ても良い。このような構造は熱による劣化対策として有
効である。

【０１７３】また、本実施例では、トップゲート型のＴ
ＦＴを用いているが、ボトムゲート型のＴＦＴを用いて
も構わない。

【０１７４】また、ソース配線４０は電源供給線（図示
せず）に接続され、常に一定の電圧が加えられている。

【０１７５】スイッチング用ＴＦＴ４５０２、ＥＬ駆動
用ＴＦＴ４５０３の上には第１パッシベーション膜４１
が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が
形成される。平坦化膜４２を用いてＴＦＴによる段差を
平坦化することは非常に重要である。後に形成されるＥ
Ｌ層は非常に薄いため、段差が存在することによって発
光不良を起こす場合がある。従って、ＥＬ層をできるだ
け平坦面に形成しうるように画素電極を形成する前に平
坦化しておくことが望ましい。

【０１７６】また、４３は反射性の高い導電膜でなる画
素電極（この場合ＥＬ素子の陰極）であり、ＥＬ駆動用
ＴＦＴ４５０３のドレイン配線３３に電気的に接続され
る。画素電極４３としてはアルミニウム合金膜、銅合金
膜または銀合金膜など低抵抗な導電膜またはそれらの積
層膜を用いることが好ましい。勿論、他の導電膜との積
層構造としても良い。

【０１７７】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４ａ、４４ｂにより形成された溝（画素に
相当する）の中に発光層４５が形成される。なお、ここ
では一画素しか図示していないが、Ｒ（赤）、Ｇ
（緑）、Ｂ（青）の各色に対応した発光層を作り分けて
も良い。発光層とする有機ＥＬ材料としてはπ共役ポリ
マー系材料を用いる。代表的なポリマー系材料として
は、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビ
ニルカルバゾール（ＰＶＫ）系、ポリフルオレン系など
が挙げられる。

【０１７８】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０１７９】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

【０１８０】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。

【０１８１】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１８２】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴの形成された
基板４５０１とは反対の方向に向かって）放射されるた
め、陽極は透光性でなければならない。透明導電膜とし
ては酸化インジウムと酸化スズとの化合物や酸化インジ
ウムと酸化亜鉛との化合物を用いることができるが、耐
熱性の低い発光層や正孔注入層を形成した後で形成する
ため、可能な限り低温で成膜できるものが好ましい。

【０１８３】陽極４７まで形成された時点でＥＬ素子４
５０５が完成する。なお、ここでいうＥＬ素子４５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成される。画素電極４３は画素の面
積にほぼ一致させているため、画素全体がＥＬ素子とし
て機能する。従って、発光の利用効率が非常に高く、明
るい画像表示が可能となる。

【０１８４】また本実施例では、陽極４７の上にさらに
第２パッシベーション膜４８を設けている。第２パッシ
ベーション膜４８としては窒化珪素膜または窒化酸化珪
素膜が好ましい。この目的は、外部とＥＬ素子とを遮断
することであり、有機ＥＬ材料の酸化による劣化を防ぐ
意味と、有機ＥＬ材料からの脱ガスを抑える意味との両
方を併せ持つ。これによりＥＬ表示装置の信頼性が高め
られる。

【０１８５】以上のように本発明の駆動方法を用いるＥ
Ｌ表示装置は、図１３のような構造の画素からなる画素
部を有し、オフ電流値の十分に低いスイッチング用ＴＦ
Ｔと、ホットキャリア注入に強いＥＬ駆動用ＴＦＴとを
有する。従って、高い信頼性を有し、且つ、良好な画像
表示が可能なＥＬ表示装置が得られる。

【０１８６】（実施例７）本実施例では、実施例６に示
した画素部において、ＥＬ素子４５０５の構造を反転さ
せた構造について説明する。説明には図１４を用いる。
なお、図１３の構造と異なる点はＥＬ素子の部分とＥＬ
駆動用ＴＦＴだけであるので、その他の説明は省略する
こととする。

【０１８７】図１４において、ＥＬ駆動用ＴＦＴ４５０
３は公知の方法を用いて形成されたｐチャネル型ＴＦＴ
を用いる。

【０１８８】本実施例では、画素電極（陽極）５０とし
て透明導電膜を用いる。具体的には酸化インジウムと酸
化亜鉛との化合物でなる導電膜を用いる。勿論、酸化イ
ンジウムと酸化スズとの化合物でなる導電膜を用いても
良い。

【０１８９】そして、絶縁膜でなるバンク５１ａ、５１
ｂが形成された後、溶液塗布によりポリビニルカルバゾ
ールでなる発光層５２が形成される。その上にはカリウ
ムアセチルアセトネート（ａｃａｃＫと表記される）で
なる電子注入層５３、アルミニウム合金でなる陰極５４
が形成される。この場合、陰極５４がパッシベーション
膜としても機能する。こうしてＥＬ素子４７０１が形成
される。

【０１９０】本実施例の場合、発光層５２で発生した光
は、矢印で示されるようにＴＦＴが形成された基板４５
０１の方に向かって放射される。

【０１９１】（実施例８）本実施例では、ソース信号線
駆動回路の構成について説明する。

【０１９２】図６に、ソース信号線駆動回路の回路図を
示す。シフトレジスタ８８０１、ラッチ（Ａ）（８８０
２）、ラッチ（Ｂ）（８８０３）、が図に示すように配
置されている。本実施例では、１組のラッチ（Ａ）（８
８０２）と１組のラッチ（Ｂ）（８８０３）が、４本の
ソース信号線Ｓ＿ａ〜Ｓ＿ｄに対応している。また本実
施例では信号が有する電圧の振幅の幅を変えるレベルシ
フタを設けなかったが、設計者が適宜設けるようにして
も良い。

【０１９３】クロック信号ＣＬＫ、ＣＬＫの極性が反転
したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、
駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配
線からシフトレジスタ８８０１に入力される。また外部
から入力されるデジタル信号ＶＤは4分割され、図に示
した配線からラッチ（Ａ）（８８０２）に入力される。
ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信
号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ
（Ｂ）（８８０３）に入力される。

【０１９４】シフトレジスタ８８０１からの信号が入力
されると、4分割されたデジタル信号ＶＤより、ラッチ
（Ａ）（８８０２）は4つの信号を同時に得る。ラッチ
信号Ｓ＿ＬＡＴ及びＳ＿ＬＡＴｂにより、デジタル信号
ＶＤをラッチ（Ｂ）（８８０３）が保持し、ソース信号
線Ｓ＿ａ〜Ｓ＿ｄに出力する。

【０１９５】本実施例では、４分割されたビデオ信号を
用い、４本のソース信号線に対応する信号を同時にサン
プリングする手法について述べたが、一般に、ｎ分割さ
れたデジタル信号を用い、ｎ本のソース信号線に対応す
る信号を同時にサンプリングしても良い。

【０１９６】ラッチ（Ａ）（８８０２）の詳しい構成に
ついて、ソース信号線Ｓ＿ａに対応するラッチ（Ａ）
（８８０２）の一部８８０４を例にとって説明する。ラ
ッチ（Ａ）（８８０２）の一部８８０４は２つのクロッ
クドインバータと２つのインバータを有している。

【０１９７】ラッチ（Ａ）（８８０２）の一部８８０４
の上面図を図７に示す。８３１ａ、８３１ｂはそれぞ
れ、ラッチ（Ａ）（８８０２）の一部８８０４が有する
インバータの１つを形成するＴＦＴの活性層であり、８
３６は該インバータの１つを形成するＴＦＴの共通のゲ
ート電極である。また８３２ａ、８３２ｂはそれぞれ、
ラッチ（Ａ）（８８０２）の一部８８０４が有するもう
１つのインバータを形成するＴＦＴの活性層であり、８
３７ａ、８３７ｂは活性層８３２ａ、８３２ｂ上にそれ
ぞれ設けられたゲート電極である。なおゲート電極８３
７ａ、８３７ｂは電気的に接続されている。

【０１９８】８３３ａ、８３３ｂはそれぞれ、ラッチ
（Ａ）（８８０２）の一部８８０４が有するクロックド
インバータの１つを形成するＴＦＴの活性層である。活
性層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設
けられており、ダブルゲート構造となっている。また活
性層８３３ｂ上にはゲート電極８３８ｂ、８３９が設け
られており、ダブルゲート構造となっている。

【０１９９】８３４ａ、８３４ｂはそれぞれ、ラッチ
（Ａ）（８８０２）の一部８８０４が有するもう１つの
クロックドインバータを形成するＴＦＴの活性層であ
る。活性層８３４ａ上にはゲート電極８３９、８４０が
設けられており、ダブルゲート構造となっている。また
活性層８３４ｂ上にはゲート電極８４０、８４１が設け
られており、ダブルゲート構造となっている。

【０２００】（実施例９）本実施例では、本発明の駆動
方法を用いるＥＬ表示装置を作製した例について図１５
（Ａ）、（Ｂ）を用いて説明する。図１５（Ａ）は、Ｅ
Ｌ素子の形成されたアクティブマトリクス基板におい
て、ＥＬ素子の封入まで行った状態を示す上面図であ
る。点線で示された６８０１はソース信号線駆動回路、
６８０２はゲート信号線駆動回路、６８０３は画素部で
ある。また、６８０４はカバー材、６８０５は第１シー
ル材、６８０６は第２シール材であり、第１シール材６
８０５で囲まれた内側のカバー材とアクティブマトリク
ス基板との間には充填材６８０７（図１５（Ｂ）参照）
が設けられる。

【０２０１】なお、６８０８はソース信号線駆動回路６
８０１、ゲート信号線駆動回路６８０２及び画素部６８
０３に入力される信号を伝達するための接続配線であ
り、外部機器との接続端子となるＦＰＣ（フレキシブル
プリントサーキット）６８０９からビデオ信号やクロッ
ク信号を受け取る。

【０２０２】ここで、図１５（Ａ）をＡ−Ａ’で切断し
た断面に相当する断面図を図１５（Ｂ）に示す。なお、
図１５（Ａ）、（Ｂ）では同一の部位に同一の符号を用
いている。

【０２０３】図１５（Ｂ）に示すように、基板６８００
上には画素部６８０３、ソース側駆動回路６８０１が形
成されており、画素部６８０３はＥＬ素子に流れる電流
を制御するためのＴＦＴ６８５１（以下、ＥＬ駆動用Ｔ
ＦＴという）及びそのドレイン領域に電気的に接続され
た画素電極６８５２等を含む複数の画素により形成され
る。本実施例ではＥＬ駆動用ＴＦＴ６８５１をｐチャネ
ル型ＴＦＴとする。また、ソース信号線駆動回路６８０
１はｎチャネル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ
６８５４とを相補的に組み合わせたＣＭＯＳ回路を用い
て形成される。

【０２０４】各画素は画素電極の下にカラーフィルタ
（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカ
ラーフィルタ（Ｂ）（図示せず）を有している。ここで
カラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィ
ルタであり、カラーフィルタ（Ｇ）は緑色光を抽出する
カラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出
するカラーフィルタである。なお、カラーフィルタ
（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ
（Ｇ）６８５６は緑色発光の画素に、カラーフィルタ
（Ｂ）は青色発光の画素に設けられる。

【０２０５】これらのカラーフィルタを設けた場合の効
果としては、まず発光色の色純度が向上する点が挙げら
れる。例えば赤色発光の画素からはＥＬ素子から赤色光
が放射される（本実施例では画素電極側に向かって放射
される）が、この赤色光を、赤色光を抽出するカラーフ
ィルタに通すことにより赤色の純度を向上させることが
できる。このことは、他の緑色光、青色光の場合におい
ても同様である。

【０２０６】また、従来のカラーフィルタを用いない構
造ではＥＬ表示装置の外部から侵入した可視光がＥＬ素
子の発光層を励起させてしまい、所望の発色が得られな
い問題が起こりうる。しかしながら、本実施例のように
カラーフィルタを設けることでＥＬ素子には特定の波長
の光しか入らないようになる。即ち、外部からの光によ
りＥＬ素子が励起されてしまうような不具合を防ぐこと
が可能である。

【０２０７】なお、カラーフィルタを設ける構造は従来
提案されているが、ＥＬ素子は白色発光のものを用いて
いた。この場合、赤色光を抽出するには他の波長の光を
カットしていたため、輝度の低下を招いていた。しかし
ながら、本実施例では、例えばＥＬ素子から発した赤色
光を、赤色光を抽出するカラーフィルタに通すため、輝
度の低下を招くようなことがない。

【０２０８】次に、画素電極６８５２は透明導電膜で形
成され、ＥＬ素子の陽極として機能する。また、画素電
極６８５２の両端には絶縁膜６８５７が形成され、さら
に赤色に発光する発光層６８５８、緑色に発光する発光
層６８５９が形成される。なお、図示しないが隣接する
画素には青色に発光する発光層が設けられ、赤、緑及び
青に対応した画素によりカラー表示が行われる。勿論、
青色の発光層が設けられた画素は青色を抽出するカラー
フィルタが設けられている。

【０２０９】なお、ＥＬ材料として有機材料だけでなく
無機材料を用いることができる。また、発光層だけでな
く電子注入層、電子輸送層、正孔輸送層、正孔注入層を
組み合わせた積層構造としても良い。

【０２１０】また、各発光層の上にはＥＬ素子の陰極６
８６０が遮光性を有する導電膜でもって形成される。こ
の陰極６８６０は全ての画素に共通であり、接続配線６
８０８を経由してＦＰＣ６８０９に電気的に接続されて
いる。

【０２１１】次に、第１シール材６８０５をディスペン
サー等で形成し、スペーサ（図示せず）を撒布してカバ
ー材６８０４を貼り合わせる。そして、アクティブマト
リクス基板６８００、カバー材６８０４及び第１シール
材６８０５で囲まれた領域内に充填材６８０７を真空注
入法により充填する。

【０２１２】また、本実施例では充填材６８０７に予め
吸湿性物質６８６１として酸化バリウムを添加してお
く。なお、本実施例では吸湿性物質を充填材に添加して
用いるが、塊状に分散させて充填材中に封入することも
できる。また、図示されていないがスペーサの材料とし
て吸湿性物質を用いることも可能である。

【０２１３】次に、充填材６８０７を紫外線照射または
加熱により硬化させた後、第１シール材６８０５に形成
された開口部（図示せず）を塞ぐ。第１シール材６８０
５の開口部を塞いだら、導電性材料６８６２を用いて接
続配線６８０８及びＦＰＣ６８０９を電気的に接続させ
る。さらに、第１シール材６８０５の露呈部及びＦＰＣ
６８０９の一部を覆うように第２シール材６８０６を設
ける。第２シール材６８０６は第１シール材６８０５と
同様の材料を用いれば良い。

【０２１４】以上のような方式を用いてＥＬ素子を充填
材６８０７に封入することにより、ＥＬ素子を外部から
完全に遮断することができ、外部から水分や酸素等の有
機材料の酸化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高いＥＬ表示装置を作製するこ
とができる。

【０２１５】（実施例１０）本実施例では、実施例９に
示したＥＬ表示装置において、ＥＬ素子から発する光の
放射方向とカラーフィルタの配置を異ならせた場合の例
について示す。説明には図１６を用いるが、基本的な構
造は図１５（Ｂ）と同様であるので変更部分に新しい符
号を付して説明する。

【０２１６】画素部６９０１はＥＬ素子に流れる電流を
制御するためのＴＦＴ６９０２（以下、ＥＬ駆動用ＴＦ
Ｔという）及びそのドレイン領域に電気的に接続された
画素電極６９０３等を含む複数の画素により形成される

【０２１７】本実施例では画素部６９０１にはＥＬ駆動
用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用いられ
ている。また、ＥＬ駆動用ＴＦＴ６９０２のドレインに
は画素電極６９０３が電気的に接続され、この画素電極
６９０３は遮光性を有する導電膜で形成されている。本
実施例では画素電極６９０３がＥＬ素子の陰極となる。

【０２１８】また、赤色に発光する発光層６８５８、緑
色に発光する発光層６８５９の上には各画素に共通な透
明導電膜６９０４が形成される。この透明導電膜６９０
４はＥＬ素子の陽極となる。

【０２１９】さらに、本実施例ではカラーフィルタ
（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカ
ラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に
形成されている点に特徴がある。本実施例のＥＬ素子の
構造とした場合、発光層から発した光の放射方向がカバ
ー材側に向かうため、図１６の構造とすればその光の経
路にカラーフィルタを設置することができる。

【０２２０】本実施例のようにカラーフィルタ（Ｒ）６
９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィ
ルタ（Ｂ）（図示せず）をカバー材６８０４に設ける
と、アクティブマトリクス基板の工程を少なくすること
ができ、歩留まり及びスループットの向上を図ることが
できるという利点がある。

【０２２１】（実施例１１）本発明の駆動方法を用いる
ＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用い
られる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材
料を用いても実施できる。但し、現在の無機ＥＬ材料は
非常に駆動電圧が高いため、そのような駆動電圧に耐え
うる耐圧特性を有するＴＦＴを用いなければならない。

【０２２２】または、将来的にさらに駆動電圧の低い無
機ＥＬ材料が開発されれば、本発明に適用することは可
能である。

【０２２３】（実施例１２）本発明の駆動方法を用いる
ＥＬ表示装置において、ＥＬ層として用いる有機物質は
低分子系有機物質であってもポリマー系（高分子系）有
機物質であっても良い。低分子系有機物質はＡｌｑ
₃（トリス−８−キノリライト−アルミニウム）、ＴＰ
Ｄ（トリフェニルアミン誘導体）等を中心とした材料が
知られている。ポリマー系有機物質として、π共役ポリ
マー系の物質が挙げられる。代表的には、ＰＰＶ（ポリ
フェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾー
ル）、ポリカーボネート等が挙げられる。

【０２２４】ポリマー系（高分子系）有機物質は、スピ
ンコーティング法（溶液塗布法ともいう）、ディッピン
グ法、ディスペンス法、印刷法またはインクジェット法
など簡易な薄膜形成方法で形成でき、低分子系有機物質
に比べて耐熱性が高い。

【０２２５】またＥＬ表示装置が有するＥＬ素子におい
て、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔
輸送層とを有している場合、電子輸送層と正孔輸送層と
を無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ
_1-xＣ_x等の非晶質半導体で構成しても良い。

【０２２６】非晶質半導体には多量のトラップ準位が存
在し、かつ非晶質半導体が他の層と接する界面において
多量の界面準位を形成する。そのため、ＥＬ素子は低い
電圧で発光させることができるとともに、高輝度化を図
ることもできる。

【０２２７】また有機ＥＬ層にドーパント（不純物）を
添加し、有機ＥＬ層の発光の色を変化させても良い。ド
ーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、
クマリン６、ＴＰＢ、キナクリドン等が挙げられる。

【０２２８】（実施例１３）本実施例では、本発明の駆
動方法を用いるＥＬ表示装置を表示媒体として組み込ん
だ電子機器について説明する。

【０２２９】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、ゲーム機、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話または電子書籍等）などが挙げ
られる。それらの一例を図１８に示す。

【０２３０】図１８（Ａ）はパーソナルコンピュータで
あり、本体２００１、筐体２００２、表示部２００３、
キーボード２００４等を含む。本発明の駆動方法を用い
るＥＬ表示装置はパーソナルコンピュータの表示部２０
０３に用いることができる。

【０２３１】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明の駆動方法を用いるＥＬ表示装置は
ビデオカメラの表示部２１０２に用いることができる。

【０２３２】図１８（Ｃ）は頭部取り付け型（ヘッドマ
ウントディスプレイ）の表示装置の一部（右片側）であ
り、本体２３０１、信号ケーブル２３０２、頭部固定バ
ンド２３０３、表示モニタ２３０４、光学系２３０５、
表示部２３０６等を含む。本発明の駆動方法を用いるＥ
Ｌ表示装置は頭部取り付け型の表示装置の表示部２３０
６に用いることができる。

【０２３３】図１８（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５等を含む。表示部（ａ）は主として画像
情報を表示し、表示部（ｂ）は主として文字情報を表示
するが、本発明の駆動方法を用いるＥＬ表示装置は記録
媒体を備えた画像再生装置の表示部（ａ）２４０４、
（ｂ）２４０５に用いることができる。なお、記録媒体
を備えた画像再生装置としては、ＣＤ再生装置、ゲーム
機器などに本発明を用いることができる。

【０２３４】図１８（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２５０１、カメラ部２５０２、受像
部２５０３、操作スイッチ２５０４、表示部２５０５等
を含む。本発明の駆動方法を用いるＥＬ表示装置は携帯
型（モバイル）コンピュータの表示部２５０５に用いる
ことができる。

【０２３５】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜１２のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０２３６】

【発明の効果】アクティブマトリクス型ＥＬ表示装置に
おいて、従来の階調表示方式では、画素部のＴＦＴの特
性のバラツキや、使用する際の環境温度の変化によりＥ
Ｌ素子を流れる電流量がバラつくため、輝度表示にバラ
ツキが生じるという問題があった。

【０２３７】しかし、本発明は、上記構成によって、画
素部ＥＬ素子に流れる電流を温度変化に対して一定に保
ち、表示のバラツキを抑えることができる。これによ
り、高画質表示が可能なＥＬ表示装置の駆動方法を提供
することができる。

【図面の簡単な説明】

【図１】本発明の表示装置の駆動方法を示す図。

【図２】本発明の駆動方法を用いる表示装置の画素
部の構成を示す図。

【図３】ＥＬ表示装置の画素部の構成を示す図。

【図４】従来のＥＬ表示装置の駆動方法を示すタイ
ミングチャートを示す図。

【図５】ＥＬ表示装置の駆動方法を示すタイミング
チャートを示す図。

【図６】ＥＬ表示装置のソース信号線駆動回路の回
路図。

【図７】ＥＬ表示装置のラッチの上面図。

【図８】ＥＬ表示装置の作製工程を示す図。

【図９】ＥＬ表示装置の作製工程を示す図。

【図１０】ＥＬ表示装置の作製工程を示す図。

【図１１】ＥＬ表示装置の上面図及び断面図。

【図１２】ＥＬ表示装置の上面図及び断面図。

【図１３】ＥＬ表示装置の画素部の断面図。

【図１４】ＥＬ表示装置の画素部の断面図。

【図１５】ＥＬ表示装置の上面図及び断面図。

【図１６】ＥＬ表示装置の断面図。

【図１７】ＥＬ素子の温度特性を示す図。

【図１８】本発明の駆動方法を用いるＥＬ表示装置を
備えた電子機器の図。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４２Ｇ０９Ｇ 3/20 ６４２Ｃ６７０６７０ＬＨ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 33/12 33/12 Ｅ 33/14 33/14 ＢＦターム(参考） 3K007 AB04 AB17 BA06 BB01 BB05 BB06 CB01 DA01 DB03 EB00 GA04 5C080 AA06 BB05 CC03 DD03 DD20 EE29 FF11 JJ03 JJ04 JJ05 JJ06 5C094 AA07 AA08 AA43 AA53 BA03 BA27 CA19 CA24 CA25 DA09 DA12 DA13 DB01 DB02 DB04 EA04 EA05 EA07 EB02 ED03 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GA10 GB10 HA08 HA10

Claims

【特許請求の範囲】

【請求項１】ＥＬ素子と、トランジスタとをそれぞれ有
する画素を備え、１フレーム期間を複数のサブフレーム期間に分割し、前
記複数のサブフレーム期間それぞれにおいて、前記トラ
ンジスタのゲート電極に、第１のゲート電圧または第２
のゲート電圧が印加され、前記第１のゲート電圧が、前記トランジスタのゲート電
極に印加されると、前記トランジスタのドレイン電流
が、前記ＥＬ素子の両電極間に流れ、前記ＥＬ素子は発
光状態となり、前記第２のゲート電圧が、前記トランジスタのゲート電
極に印加されると、前記トランジスタが非導通状態とな
って、前記ＥＬ素子は非発光状態となる表示装置の駆動
方法であって、前記第１のゲート電圧の絶対値は、前記トランジスタの
ドレイン・ソース間の電圧の絶対値以下であることを特
徴とする表示装置の駆動方法。
【請求項２】ＥＬ素子と、トランジスタと、抵抗とをそ
れぞれ有する画素を備え、１フレーム期間を複数のサブフレーム期間に分割し、前
記複数のサブフレーム期間それぞれにおいて、前記トラ
ンジスタのゲート電極に、第１のゲート電圧または第２
のゲート電圧が印加され、前記第１のゲート電圧が、前記トランジスタのゲート電
極に印加されると、前記トランジスタのドレイン電流
が、前記抵抗及び前記ＥＬ素子の両電極間に流れ、前記
ＥＬ素子は発光状態となり、前記第２のゲート電圧が、前記トランジスタのゲート電
極に印加されると、前記トランジスタが非導通状態とな
って、前記ＥＬ素子は非発光状態となる表示装置の駆動
方法であって、前記第１のゲート電圧の絶対値は、前記トランジスタの
ドレイン・ソース間の電圧の絶対値以下であることを特
徴とする表示装置の駆動方法。
【請求項３】請求項１または請求項２において、前記トランジスタの、ゲート幅のゲート長に対する比が
１より小さければ小さいほど、前記トランジスタのゲー
ト電極に印加される前記第１のゲート電圧の絶対値が、
前記トランジスタのドレイン・ソース間電圧の絶対値を
超えない範囲で大きいことを特徴とする表示装置の駆動
方法。
【請求項４】請求項１乃至請求項３のいずれか一項にお
いて、前記ＥＬ素子は、単色発光するＥＬ層を用い、色変換層
と組み合わせて、カラー表示を可能にすることを特徴と
する表示装置の駆動方法。
【請求項５】請求項１乃至請求項３のいずれか一項にお
いて、前記ＥＬ素子は、白色発光するＥＬ層を用い、カラーフ
ィルタと組み合わせて、カラー表示を可能にすることを
特徴とする表示装置の駆動方法。
【請求項６】請求項１乃至請求項５のいずれか一項にお
いて、前記ＥＬ素子のＥＬ層は、低分子系有機物質またはポリ
マー系有機物質であることを特徴とする表示装置の駆動
方法。
【請求項７】請求項６において、前記低分子系有機物質は、Ａｌｑ₃（トリス−８−キノ
リライト−アルミニウム）またはＴＰＤ（トリフェニル
アミン誘導体）からなることを特徴とする表示装置の駆
動方法。
【請求項８】請求項６において、前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビ
ニレン）、ＰＶＫ（ポリビニルカルバゾール）またはポ
リカーボネートからなることを特徴とする表示装置の駆
動方法。
【請求項９】請求項１乃至請求項５のいずれか一項にお
いて、前記ＥＬ素子のＥＬ層は、無機物質であることを特徴と
する表示装置の駆動方法。
【請求項１０】請求項１乃至請求項９のいずれか一項に
記載の前記表示装置の駆動方法を用いることを特徴とす
るビデオカメラ、画像再生装置、ヘッドマウントディス
プレイ、携帯電話または携帯情報端末。