JP2004118184A - 発光装置とその駆動方法 - Google Patents

発光装置とその駆動方法 Download PDF

Info

Publication number
JP2004118184A
JP2004118184A JP2003313400A JP2003313400A JP2004118184A JP 2004118184 A JP2004118184 A JP 2004118184A JP 2003313400 A JP2003313400 A JP 2003313400A JP 2003313400 A JP2003313400 A JP 2003313400A JP 2004118184 A JP2004118184 A JP 2004118184A
Authority
JP
Japan
Prior art keywords
potential
power supply
vdd
light
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003313400A
Other languages
English (en)
Other versions
JP2004118184A5 (ja
Inventor
Mitsuaki Osame
納 光明
Masaru Yamazaki
山崎 優
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003313400A priority Critical patent/JP2004118184A/ja
Publication of JP2004118184A publication Critical patent/JP2004118184A/ja
Publication of JP2004118184A5 publication Critical patent/JP2004118184A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 白色のバランスを保ちつつ、パネルの消費電力を抑えることができる発光装置の提供を課題とする。
【解決手段】 発光素子に流れる電流を制御するトランジスタのゲートに与えられるビデオ信号の2値の電位のうちのいずれか一方の電位の高さと、電源線の電位の高さとを、対応する色毎に異ならせる。具体的には、発光素子への電流の供給を制御するトランジスタがpチャネル型の場合、ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。逆に発光素子への電流の供給を制御するトランジスタがnチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。
【選択図】 図1

Description

 本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関するものである。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
 一般的な発光装置の画素の構成と、その駆動について簡単に説明する。図10(A)に示した画素は、TFT80、81と、保持容量82と、発光素子83とを有している。なお保持容量82は必ずしも設ける必要はない。
 TFT80は、ゲートが走査線85に接続されており、ソースとドレインが一方は信号線84に、もう一方はTFT81のゲートに接続されている。TFT81は、ソースが電源線86に接続されており、ドレインが発光素子83の陽極に接続されている。保持容量82はTFT81のゲートとソース間の電圧を保持するように設けられている。また、電源線86と発光素子83の陰極には、電源からそれぞれ所定の電位が与えられており、互いに電位差を有している。
 なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
 走査線85の電位によりTFT80がオンになると、信号線84に入力されたビデオ信号の電位がTFT81のゲートに与えられる。この入力されたビデオ信号の電位に従って、TFT81のゲート電圧(ゲートとソース間の電圧差)が定まる。そして、該ゲート電圧によって流れるTFT81のドレイン電流は、発光素子83に供給され、発光素子83は供給された電流によって発光する。
 また図10(B)に、図10(A)とは異なる一般的な発光装置の画素の構成を示す。図10(B)に示した画素は、TFT60、61、67と、保持容量62と、発光素子63とを有している。なお保持容量62は必ずしも設ける必要はない。
 TFT60は、ゲートが第1走査線65に接続されており、ソースとドレインが一方は信号線64に、もう一方はTFT61のゲートに接続されている。TFT67は、ゲートが第2走査線68に接続されており、ソースとドレインが一方は電源線66に、もう一方はTFT61のゲートに接続されている。TFT61は、ソースが電源線66に接続されており、ドレインが発光素子63の陽極に接続されている。保持容量62はTFT61のゲートとソース間の電圧を保持するように設けられている。また、電源線66と発光素子63の陰極には、電源からそれぞれ所定の電位が与えられており、互いに電位差を有している。
 第1走査線65の電位によりTFT60がオンになると、信号線64に入力されたビデオ信号の電位がTFT61のゲートに与えられる。この入力されたビデオ信号の電位に従って、TFT61のゲート電圧(ゲートとソース間の電圧差)が定まる。そして、該ゲート電圧によって流れるTFT61のドレイン電流は、発光素子63に供給され、発光素子63は供給された電流によって発光する。
 さらに図10(B)に示した画素では、第2走査線68の電位によりTFT67がオンになると、電源線66の電位がTFT61のゲートとソースの両方に与えられ、よってTFT61がオフし、発光素子63の発光が強制的に終了する。
 ところで、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる電界発光材料は、赤色の発光輝度が、青色、緑色の発光輝度に比べて低いものが一般的に多い。そのような特性の電界発光材料を用いた発光素子で発光装置を作製した場合、当然表示する画像の赤色の輝度が低くなりがちである。
 特にR(赤)G(緑)B(青)に対応した三種類の発光素子を形成するカラー化表示方式の場合、白色のバランスを取るのが困難である。
 そこで赤色よりもやや波長の短い橙色の光を赤色の光として利用する方法が、従来用いられてきた。しかしこの方法では赤色の画像が橙色として表示されてしまい、赤色の純度が低かった。
 そこで、赤色、青色、緑色の発光輝度のバランスを取るために、画素に供給する電流をRGBごとに変える方法が一般的に採用されている(例えば、特許文献1参照)。具体的には、電源線と発光素子の陰極との間の電位差にRGBごとに変化をつけることで、画素に供給する電流を変えることができ、白色のバランスを保つことができる。
特開2001−159878号公報(第5頁)
 しかし、上記方法にも解決するべき問題があった。RGBの画素ごとに電源線の電位を異ならせたとき、発光素子への電流の供給を制御するTFTを完全にオンさせるために、該TFTがpチャネル型TFTの場合は最も電位の低い電源線に、該TFTがnチャネル型TFTの場合は最も電位の高い電源線に合わせ、ビデオ信号のオンの電位を定める必要がある。
 例えば図10(A)に示した画素の場合、TFT81はpチャネル型TFTであるので、ビデオ信号の低い側(以下、Loと呼ぶ)の電位を電源線86の電位よりも低くすることで、TFT81をオンさせていた。よって、RGBごとに電源線の電位に変化をつけた場合では、ビデオ信号のLoの電位を、RGBのうち最も低い電源線の電位よりも低く設定していた。しかし、例えばRに対応する電源線の電位を最も低くした場合、BまたはGに対応する画素ではRに対応する画素ほどビデオ信号のLoの電位を低める必要はないが、消費電力が嵩む原因となる。
 また図10(B)に示した画素の場合も同様に、TFT61をオンさせるために最も電位の低い電源線に合わせてビデオ信号の電位を定めると、消費電力が嵩んでしまう。そして当然nチャネル型TFTの場合でもpチャネル型TFTの場合と同様に、最も電位の高い電源線に合わせてビデオ信号の高い側(以下、Hiと呼ぶ)の電位を定めることが、消費電力が嵩む原因となる。
 本発明は上記問題に鑑み、白色のバランスを保ちつつ、パネルの消費電力を抑えることができる発光装置の提供を課題とする。
 本発明では、発光素子に流れる電流を制御するトランジスタのゲートに与えられるビデオ信号の2値の電位のうちのいずれか一方の電位の高さと、電源線の電位の高さとを、対応する色毎に異ならせる。
 具体的には、発光素子への電流の供給を制御するトランジスタがpチャネル型の場合、ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。逆に発光素子への電流の供給を制御するトランジスタがnチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。
 上記構成により、必要以上に電源線の電位を高めたり低めたりせずとも、白色のバランスを保ち、パネルの消費電力を抑えることができる。
 本発明は上記構成により、必要以上に電源線の電位を高めたり低めたりせずとも、白色のバランスを保ち、パネルの消費電力を抑えることができる。
 本実施の形態では、画素に入力されるビデオ信号のLoの電位と電源線の電位とを、RGBの対応する各色ごとに変えることができる発光装置の構成について説明する。なお発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
 図1に本発明の発光装置が有する画素部100と、信号線駆動回路220の構成をブロック図で示す。
 画素部100は、R、G、Bに対応する画素が設けられており、各画素には信号線、電源線及び走査線から電位が与えられる。そして、1つの信号線に与えられる電位(具体的にはビデオ信号の電位)は、同じ色に対応する複数の画素に与えられる。また1つの電源線に与えられる電位は、同じ色に対応する複数の画素に与えられる。
 図1ではRGBに対応する信号線を、それぞれSr、Sg、Sbとし、RGBに対応する電源線を、それぞれVr、Vg、Vbとした。なお、本発明の発光装置が有する信号線や電源線の数はこれに限定されず、各色に対応する信号線及び電源線が複数あっても良い。また図1では走査線が3つの場合について示しているが、走査線の数はこれに限定されない。
 なお本実施の形態では、図10(A)に示したような画素にトランジスタが2つ設けられた構成を想定しているが、本発明はこれに限定されない。例えば図10(B)に示したような、画素にトランジスタが3つ設けられた構成を想定していても良い。本発明は、デジタルのビデオ信号を用いた時分割階調表示が可能な、アクティブマトリクス型の発光装置であれば良い。
 なお、スイッチング用TFTはn型であってもp型であってもどちらでも良い。
 図1に示す信号線駆動回路220は、シフトレジスタ220a、記憶回路A220b、記憶回路B220c、レベルシフタ220dを有している。
 本実施の形態では、発光素子に流れる電流を制御するトランジスタ(駆動用トランジスタ)がpチャネル型トランジスタの場合について説明する。駆動用トランジスタがpチャネル型トランジスタの場合、パネルの外部に設けられた電源回路から、電源線Vrに電源電位VDD(R)が与えられ、電源線Vgに電源電位VDD(G)が与えられ、電源線Vbに電源電位VDD(B)が与えられる。また、Rに対応するビデオ信号のLoの電位として用いられる電源電位VSS(R)と、Gに対応するビデオ信号のLoの電位として用いられる電源電位VSS(G)と、Bに対応するビデオ信号のLoの電位として用いられる電源電位VSS(B)は、パネルの外部に設けられた電源回路からレベルシフタ220dに与えられる。
 ただし、VSS(R)<VDD(R)、VSS(G)<VDD(G)、VSS(B)<VDD(B)とする。
 なお本実施の形態では、電源電位VDD(R)と、電源電位VDD(G)と、電源電位VDD(B)の高さは互いに異なっているが、必ずしも全ての電源電位VDDの高さが異なっている必要はなく、いずれか1つの色に対応する電源電位VDDの高さが、他の色に対応する電源電位の高さと異なっていれば良い。
 本発明の発光装置では、各色に対応する電源電位VDDと電源電位VSSが、パネルに設けられた接続端子を介して与えられる。図2(A)に、本発明の発光装置の一形態である素子基板の上面図を示す。
 図2(A)に示す素子基板は、基板4001上に、発光素子が各画素に設けられた画素部4002と、前記画素部4002が有する画素を選択する走査線駆動回路4004と、選択された画素にビデオ信号を供給する信号線駆動回路4003とが設けられている。なお本発明において信号線駆動回路と走査線駆動回路の数は図2(A)に示した数に限定されない。信号線駆動回路と走査線駆動回路の数は、設計者が適宜設定することが可能である。
 4005は、接続端子4006を介して入力された電源電位または各種信号を、画素部4002と、走査線駆動回路4004と、信号線駆動回路4003に与えるための引き回し配線である。
 図2(B)に、接続端子4006の拡大図を示す。本発明の発光装置では、電源線に与えられる電源電位の高さが色毎に異なっていたとき、各電源電位ごとに異なる接続端子4006を介してパネル内に入力する。本実施の形態ではRGB各色毎に互いに電源電位VSSとVDDの高さが異なっており、各電源電位はそれぞれ互いに別個の接続端子4006を介して入力される。
 次に、信号線駆動回路220の駆動について簡単に説明する。図3(A)に、信号線駆動回路220の、より詳細な構成をブロック図で示す。
 まず、シフトレジスタ220aにクロック信号CLKとスタートパルス信号SPとが入力されることによって、タイミング信号が生成され、記憶回路A220bが有する複数のラッチA(LATA1〜LATA3)にそれぞれ入力される。なおこのとき、シフトレジスタ220aにおいて生成されたタイミング信号を、バッファ等で緩衝増幅してから、記憶回路A220bが有する複数のラッチA(LATA1〜LATA3)にそれぞれ入力するようにしても良い。
 記憶回路A220bにタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号線230に入力される1ビット分のビデオ信号が、順に複数のラッチA(LATA1〜LATA3)のそれぞれに書き込まれ、保持される。記憶回路A220bの全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
 1ライン期間が終了すると、記憶回路B220cが有する複数のラッチB(LATB1〜LATB3)に、ラッチ信号線231を介してラッチシグナル(Latch Signal)が供給される。この瞬間、記憶回路A220bが有する複数のラッチA(LATA1〜LATA3)に保持されているビデオ信号は、記憶回路B220cが有する複数のラッチB(LATB1〜LATB3)に一斉に書き込まれ、保持される。
 ビデオ信号を記憶回路B220cに送出し終えた記憶回路A220bには、再びシフトレジスタ220aからのタイミング信号に同期して、次の1ビット分のビデオ信号の書き込みが順次行われる。この2順目の1ライン期間中には、記憶回路B220cに保持されているビデオ信号がレベルシフタ220dに入力される。
 レベルシフタ220dは、入力されたビデオ信号の振幅を増幅して、各信号線に供給する。ビデオ信号の振幅の増幅には、各色に対応する電源電位VSSが用いられる。
 図3(B)にレベルシフタの一例を、回路図で示す。図3(B)に示すレベルシフタは、4つのnチャネル型トランジスタ300〜303、2つのpチャネル型トランジスタ304、305が設けられている。
 nチャネル型トランジスタ300のソース及びnチャネル型トランジスタ302のソースには、各色に対応する電源電位VSSが与えられている。本実施の形態では、Rに対応するレベルシフタには電源電位VSS(R)が、Gに対応するレベルシフタには電源電位VSS(G)が、Bに対応するレベルシフタには電源電位VSS(B)が与えられている。図3(B)ではRに対応するVSS(R)が与えられている例を示している。
 また、nチャネル型トランジスタ300のドレインにはnチャネル型トランジスタ301のソースが接続されており、nチャネル型トランジスタ301のドレインにはpチャネル型トランジスタ304のドレインが接続されている。また、nチャネル型トランジスタ302のドレインにはnチャネル型トランジスタ303のソースが接続されており、nチャネル型トランジスタ303のドレインにはpチャネル型トランジスタ305のドレインが接続されている。
 また、pチャネル型トランジスタ304のソースと、pチャネル型トランジスタ305のソースには、レベルシフタ用の電源電位VDD(LS)が与えられている。電源電位VDD(LS)は全ての色に対応するレベルシフタにおいて共通である。なおVDD(LS)は最も電位が高い電源線の電位以上になるように設定する。なお、各色に対応するVSSは、全てVSS<VDD(LS)である。
 nチャネル型トランジスタ300のゲートはnチャネル型トランジスタ303のドレインに接続されており、nチャネル型トランジスタ301及びpチャネル型トランジスタ304のゲートには、記憶回路B220cによってビデオ信号の極性が反転された信号の電位IN2が与えられている。
 nチャネル型トランジスタ303及びpチャネル型トランジスタ305のゲートには、記憶回路B220cからのビデオ信号の電位IN1が与えられている。nチャネル型トランジスタ302のゲートはnチャネル型トランジスタ301のドレインに接続されており、該ノードの電位が増幅後のビデオ信号OUTの電位として各信号線に与えられる。
 そして、レベルシフタから出力される増幅後のビデオ信号は、Hiの電位がVDD(LS)と同じ高さに保たれており、Loの電位が各色に対応する電源電位VSSと同じ高さに保たれている。そして、該ビデオ信号が信号線を介して各色に対応する画素に供給される。
 画素において、該ビデオ信号の電位は、発光素子に供給する電流を制御するトランジスタのゲートに与えられる。
 一方、電源電位VDD(R)、VDD(G)、VDD(B)は、各色に対応する電源線Vr、Vg、Vbに与えられる。
 図4(A)を用いて、信号線Sr、Sg、SbにそれぞれVSS(R)、VSS(G)、VSS(B)が与えられたときの、画素の動作について説明する。走査線Gが選択されると、各画素のスイッチング用トランジスタ401が全てオンになり、各信号線Sr、Sg、Sbに与えられているビデオ信号の電位VSS(R)、VSS(G)、VSS(B)は、各画素の駆動用トランジスタ402のゲートに与えられる。
 一方、電源線Vr、Vg、Vbには、それぞれ電源電位VDD(R)、VDD(G)、VDD(B)が与えられており、各電源電位VDD(R)、VDD(G)、VDD(B)はそれぞれ対応する画素の駆動用トランジスタ402のソースに与えられている。
 よって各画素の駆動用トランジスタ402のゲート電圧Vgsは、R用の画素だとVSS(R)−VDD(R)、G用の画素だとVSS(G)−VDD(G)、B用の画素だとVSS(B)−VDD(B)となる。ここでVSS(R)<VDD(R)、VSS(G)<VDD(G)、VSS(B)<VDD(B)であるのでゲート電圧Vgsは負となり、閾値が−2Vだと仮定すると、駆動用トランジスタ402はオンとなる。よって、発光素子404は発光した状態になる。そして各画素のゲート電圧は、保持容量403において保持される。
 本実施の形態では、白色のバランスを取るために、Rの発光素子404の輝度を高めて、Gの発光素子404の輝度を低くするように補正すると仮定する。この場合、VSS(R)−VDD(R)>VSS(B)−VDD(B)>VSS(G)−VDD(G)とする。また、VDD(R)>VDD(B)>VDD(G)とする。よって最も高い電源線の電位はVDD(R)であるので、VDD(LS)≧VDD(R)>VDD(B)>VDD(G)となる。
 なお発光素子404は陽極と陰極を有しており、本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、駆動用トランジスタ402はpチャネル型トランジスタであることが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、駆動用トランジスタ402はnチャネル型トランジスタであることが望ましい。いずれの場合においても、発光素子404の対向電極には共通の電源電位が与えられている。そして、駆動用トランジスタ402がオンのときに、発光素子404に順方向バイアスの電圧が印加されるように、対向電極の電源電位と電源線の各電源電位VDD(R)、VDD(G)、VDD(B)の高さを定める。
 なお、本実施の形態ではRの輝度を高め、Gの輝度を低めるように補正を行なったが、本発明はこれに限定されない。発光素子に用いる電界発光材料の特性に従って、適宜各電位の高さを変えるようにする。
 また、輝度を高めたい色に対応するVDDを、他の色に対応するVDDよりも必ずしも高くする必要はない。輝度を高めたい色の発光素子に印加される電圧が、他の色に対応する発光素子に印加される電圧より大きければ良い。よって、各色に対応する電源電位VSSと、電源電位VDDの高さの関係は、本実施の形態で示した関係に限定されない。
 また、輝度を高めたい色に対応する電界発光材料の発光効率が、他の色に対応する電界発光材料の発光効率に比べて著しく高い場合、輝度を高めたい色のVSSとVDDの電位差を、他の色のVSSとVDDの電位差よりも必ずしも高くする必要はない。
 次に、図4(B)を用いて、信号線Sr、Sg、SbにそれぞれVDD(LS)が与えられたときの、画素の動作について説明する。走査線Gが選択されると、各画素のスイッチング用トランジスタ401が全てオンになり、各信号線Sr、Sg、Sbに与えられているビデオ信号の電位VDD(LS)は、各画素の駆動用トランジスタ402のゲートに与えられる。
 一方、電源線Vr、Vg、Vbには、それぞれ電源電位VDD(R)、VDD(G)、VDD(B)が与えられており、各電源電位VDD(R)、VDD(G)、VDD(B)はそれぞれ対応する画素の駆動用トランジスタ402のソースに与えられている。
 よって各画素の駆動用トランジスタ402のゲート電圧Vgsは、R用の画素だとVDD(LS)−VDD(R)、G用の画素だとVDD(LS)−VDD(G)、B用の画素だとVDD(LS)−VDD(B)となる。ここでVDD(LS)≧VDD(R)>VDD(B)>VDD(G)であるので、ゲート電圧Vgsは全て0以上となり、閾値が−2Vだと仮定すると駆動用トランジスタ402はオフとなる。よって、発光素子は消灯した状態になる。
 なお上述の動作は、発光素子に供給する電流を制御する駆動用トランジスタがpチャネル型である場合を想定して説明をしている。次に、駆動用トランジスタがnチャネル型である場合について説明する。
 駆動用トランジスタがnチャネル型である場合、電源線の電位として、各色に対応する電源電位VSSを用いる。具体的には、パネルの外部に設けられた電源回路から、電源線Vrに電源電位VSS(R)が与えられ、電源線Vgに電源電位VSS(G)が与えられ、電源線Vbに電源電位VSS(B)が与えられる。
 なお、電源線に与えられる電源電位VSS(R)と、電源電位VSS(G)と、電源電位VSS(B)の高さはいずれか1つが異なっていれば良く、必ずしも全ての電源電位VSSの高さが異なっている必要はない。
 また、駆動用トランジスタがnチャネル型である場合、画素に入力されるビデオ信号のHiの電位として、各色に対応する電源電位VDDを用いる。ビデオ信号のHiの電位は、例えばレベルシフタに与えられる電源電位VDDの高さを変えるこことで、対応する色ごとに変えることができる。具体的には、Rに対応するビデオ信号のHiの電位として用いられる電源電位VDD(R)と、Gに対応するビデオ信号のHiの電位として用いられる電源電位VDD(G)と、Bに対応するビデオ信号のHiの電位として用いられる電源電位VDD(B)が、パネルの外部に設けられた電源回路から各色に対応するレベルシフタ220dに与えられる。
 ただし、VDD(R)>VSS(R)、VDD(G)>VSS(G)、VDD(B)>VSS(B)とする。
 レベルシフタ220dは、与えられた電源電位VDD(R)、VDD(G)、VDD(B)を用いてビデオ信号の振幅を増幅し、各信号線に供給する。
 図11に駆動用トランジスタがnチャネル型の場合に用いる、レベルシフタの構成を示す。図11に示すレベルシフタは、4つのpチャネル型トランジスタ700〜703、2つのnチャネル型トランジスタ704、705が設けられている。
 pチャネル型トランジスタ700のソース及びpチャネル型トランジスタ702のソースには、各色に対応した電源電位VDD(R)、VDD(G)、VDD(B)のいずれか1つが与えられている。図11ではRに対応するレベルシフタにVDD(R)が与えられている例を示している。
 また、pチャネル型トランジスタ700のドレインにはpチャネル型トランジスタ701のソースが接続されており、pチャネル型トランジスタ701のドレインにはnチャネル型トランジスタ704のドレインが接続されている。また、pチャネル型トランジスタ702のドレインにはpチャネル型トランジスタ703のソースが接続されており、pチャネル型トランジスタ703のドレインにはnチャネル型トランジスタ705のドレインが接続されている。
 pチャネル型トランジスタ700のゲートはpチャネル型トランジスタ703のドレインに接続されており、pチャネル型トランジスタ701及びnチャネル型トランジスタ704のゲートには、記憶回路B220cによってビデオ信号の極性が反転された電位IN2が与えられている。
 pチャネル型トランジスタ703及びnチャネル型トランジスタ705のゲートには、記憶回路B220cからのビデオ信号の電位IN1が与えられている。pチャネル型トランジスタ702のゲートはpチャネル型トランジスタ701のドレインに接続されており、該ノードの電位が増幅後のビデオ信号OUTの電位として各信号線に与えられる。
 また、nチャネル型トランジスタ704のソースと、nチャネル型トランジスタ705のソースには、レベルシフタ用の電源電位VSS(LS)が与えられている。電源電位VSS(LS)は、全ての色に対応するレベルシフタにおいて共通である。なお、各色に対応するVDDは、全てVDD>VSS(LS)であり、VSS(LS)は最も低い電源線の電位以下になるように設定する。
 レベルシフタから出力される増幅後のビデオ信号は、Loの電位がVSS(LS)と同じ高さに保たれており、Hiの電位が各色に対応する電源電位VDDと同じ高さに保たれている。そして、該ビデオ信号が信号線を介して各色に対応する画素に供給される。
 画素において、該ビデオ信号の電位は、発光素子に供給する電流を制御するトランジスタのゲートに与えられる。
 一方、電源電位VSS(R)、VSS(G)、VSS(B)は、各色に対応する電源線Vr、Vg、Vbに与えられる。
 図4(A)の画素において、駆動用トランジスタがnチャネル型トランジスタの場合に、信号線Sr、Sg、SbにそれぞれVDD(R)、VDD(G)、VDD(B)が与えられたときの、画素の動作について、図13(A)を用いて説明する。走査線Gが選択されると、各画素のスイッチング用トランジスタ411が全てオンになり、各信号線Sr、Sg、Sbに与えられているビデオ信号の電位VDD(R)、VDD(G)、VDD(B)は、各画素の駆動用トランジスタ412のゲートに与えられる。
 一方、電源線Vr、Vg、Vbには、それぞれ電源電位VSS(R)、VSS(G)、VSS(B)が与えられており、各電源電位VSS(R)、VSS(G)、VSS(B)はそれぞれ対応する画素の駆動用トランジスタ412のソースに与えられている。
 よって各画素の駆動用トランジスタ412のゲート電圧Vgsは、R用の画素だとVDD(R)−VSS(R)、G用の画素だとVDD(G)−VSS(G)、B用の画素だとVDD(B)−VSS(B)となる。ここでVDD(R)>VSS(R)、VDD(G)>VSS(G)、VDD(B)>VSS(B)であるのでゲート電圧Vgsは正となり、閾値電圧が2Vだと仮定すると、駆動用トランジスタ412はオンとなる。そして各画素のゲート電圧は、保持容量413において保持される。
 白色のバランスを取るために、Rの発光素子414の輝度を高めて、Gの発光素子414の輝度を低くするように補正すると仮定すると、この場合、VDD(R)−VSS(R)>VDD(B)−VSS(B)>VDD(G)−VSS(G)とする。また、VSS(R)<VSS(B)<VSS(G)とする。よって最も低い電源線の電位はVSS(R)であるので、VSS(LS)≦VSS(R)<VSS(B)<VSS(G)となる。
 なお、本実施の形態ではRの輝度を高め、Gの輝度を低めるように補正を行なったが、本発明はこれに限定されない。発光素子に用いる電界発光材料の特性に従って、適宜各電位の高さを変えるようにする。
 また、輝度を高めたい色に対応するVSSを、他の色に対応するVSSよりも必ずしも低くする必要はない。輝度を高めたい色の発光素子に印加される電圧が、他の色に対応する発光素子に印加される電圧より大きければ良い。よって、各色に対応する電源電位VDDと、電源電位VSSの高さの関係は、本実施の形態で示した関係に限定されない。
 また、輝度を高めたい色に対応する電界発光材料の発光効率が、他の色に対応する電界発光材料の発光効率に比べて著しく高い場合、輝度を高めたい色のVDDとVSSの電位差が、他の色のVDDとVSSの電位差よりも必ずしも大きくする必要はない。
 次に、図4(B)の画素において、駆動用トランジスタがnチャネル型トランジスタの場合に、信号線Sr、Sg、SbにそれぞれVSS(LS)が与えられたときの画素の動作について、図13(B)を用いて説明する。走査線Gが選択されると、各画素のスイッチング用トランジスタ411が全てオンになり、各信号線Sr、Sg、Sbに与えられているビデオ信号の電位VSS(LS)は、各画素の駆動用トランジスタ412のゲートに与えられる。
 一方、電源線Vr、Vg、Vbには、それぞれ電源電位VSS(R)、VSS(G)、VSS(B)が与えられており、各電源電位VSS(R)、VSS(G)、VSS(B)はそれぞれ対応する画素の駆動用トランジスタ412のソースに与えられている。
 よって各画素の駆動用トランジスタ412のゲート電圧Vgsは、R用の画素だとVSS(LS)−VSS(R)、G用の画素だとVSS(LS)−VSS(G)、B用の画素だとVSS(LS)−VSS(B)となる。ここでVSS(LS)≦VSS(R)<VSS(B)<VSS(G)であるので、ゲート電圧Vgsは全て0以下となり、閾値電圧が2Vだと仮定すると駆動用トランジスタ412はオフとなり、発光素子は全て消灯した状態になる。
 なお本発明において用いられる信号線駆動回路は、本実施の形態で示した構成に限定されない。さらに、本実施例で示したレベルシフタは、図3(B)及び図11に示した構成に限定されない。なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
 例えばレベルシフタを用いずに、記憶回路B220cが有するLATBから出力されたビデオ信号を、増幅せずに対応する信号線に入力する場合、該LATBに供給されている電源電位のうち、ビデオ信号のHiとLoのいずれか一方の電位として用いる電源電位を、対応する色毎に変えれば良い。つまり本発明は、駆動用トランジスタの極性に従って、画素に入力されるビデオ信号のHiとLoのいずれか一方の電位を、対応する色毎に高さを異ならせれば良い。
 またレベルシフタからの出力がバッファにおいて緩衝増幅されている場合は、駆動用トランジスタの極性に従って画素に入力されるビデオ信号のHiとLoのいずれか一方の電位を対応する色毎に高さを異ならすことができるように、バッファに供給する電位も対応する色毎に高さを異ならせる。
 本発明は上記構成により、各色の発光素子の輝度の特性に合わせて信号線に入力されるビデオ信号の電位を設定したり、電源線の電位を設定するので、必要以上に電源線の電位を高めたり低めたりせずとも、白色のバランスを保ち、パネルの消費電力を抑えることができる。
 なお本発明の補正は、発光装置の出荷前に行うのが望ましい。
 なお本発明において発光素子は、陽極と陰極の間に電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる電界発光材料を含む層(電界発光層)を有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。
 なお発光素子は、電界発光層に含まれる正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。
 また本発明において発光素子は、電流または電圧によって輝度が制御される素子であれば良く、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)や、OLED(Organic Light Emitting Diode)等を含んでいる。
 また、本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。
 本実施例では、図4(A)に示した画素において、スイッチング用トランジスタ401がnチャネル型、駆動用トランジスタ402がpチャネル型のときの、走査線Gと、電源線Vr、Vg、Vbと、信号線Sr、Sg、Sbのタイミングチャートについて説明する。
 図5に、本実施例のタイミングチャートを示す。本実施例では、電源線の電源電位VDD(R)を9V、VDD(G)を8V、VDD(B)を7Vとした。また、信号線SrのLoの電位に相当するVSS(R)を−3V、信号線SgのLoの電位に相当するVSS(G)を−2V、信号線SbのLoの電位に相当するVSS(B)を−3Vとした。さらに、信号線Sr、Sg、SbのHiの電位は共通の電位VSS(LS)を用い、VSS(LS)を9Vとした。
 走査線Gの電位がHiになるとスイッチング用トランジスタ401がオンになる。このとき各信号線Sr、Sg、Sbに与えられたビデオ信号の電位が、駆動用トランジスタ402のゲートに与えられる。
 信号線Srに与えられるビデオ信号の電位がLoのとき、駆動用トランジスタ402のゲート電圧Vgs(R)はVSS(R)−VDD(R)=−3V−9V=−12Vとなる。よってpチャネル型である駆動用トランジスタ402はオンになる。逆に信号線Srに与えられるビデオ信号の電位がHiのとき、駆動用トランジスタ402のゲート電圧VgsはVDD(LS)−VDD(R)=9V−9V=0Vとなる。よって閾値が−2Vだと仮定すると、pチャネル型である駆動用トランジスタ402はオフになる。
 また、信号線Sgに与えられるビデオ信号の電位がLoのとき、駆動用トランジスタ402のゲート電圧Vgs(G)はVSS(G)−VDD(G)=−2V−8V=−10Vとなる。よってpチャネル型である駆動用トランジスタ402はオンになる。逆に信号線Sgに与えられるビデオ信号の電位がHiのとき、駆動用トランジスタ402のゲート電圧VgsはVDD(LS)−VDD(G)=9V−8V=1Vとなる。よって閾値が−2Vだと仮定すると、pチャネル型である駆動用トランジスタ402はオフになる。
 信号線Sbに与えられるビデオ信号の電位がLoのとき、駆動用トランジスタ402のゲート電圧Vgs(B)はVSS(B)−VDD(B)=−3V−9V=−12Vとなる。よってpチャネル型である駆動用トランジスタ402はオンになる。逆に信号線Sbに与えられるビデオ信号の電位がHiのとき、駆動用トランジスタ402のゲート電圧VgsはVDD(LS)−VDD(B)=9V−7V=2Vとなる。よって閾値が−2Vだと仮定すると、pチャネル型である駆動用トランジスタ402はオフになる。
 本実施例では、VDD(R)>VDD(G)>VDD(B)である。また、pチャネル型である駆動用トランジスタ402がオンのときのVgs(G)>Vgs(R)=Vgs(B)である。これらの条件により、発光素子に印加される順方向バイアスの電圧の絶対値が、Rが最も大きく、Bが最も小さかったとすると、Rの輝度の補正の幅を最も大きくすることができ、Bの輝度の補正の幅を最も抑えることができる。
 なお本実施例で示したタイミングチャートはほんの一例であり、本発明の発光装置のタイミングチャートは本実施例で示したものに限定されない。
 また本実施例では、走査線を1つだけ示し、該走査線を共有しているRGBに対応した3つの画素のみを示しているが、本発明はこれに限定されない。
 図10(B)に示した画素についても本発明の構成を適用することができる。
 図6を用いて、画素にトランジスタが3つ設けられている場合について説明する。図6に示す画素は、図4(A)に示す画素と基本的な動作は同じである。
 走査線Gaが選択され、各画素のスイッチング用トランジスタ501がオンになると、信号線Sr、Sg、Sbに与えられているビデオ信号の電位VSS(R)、VSS(G)、VSS(B)は、各画素の駆動用トランジスタ502のゲートに与えられる。
 一方、電源線Vr、Vg、Vbには、それぞれ電源電位VDD(R)、VDD(G)、VDD(B)が与えられており、各電源電位VDD(R)、VDD(G)、VDD(B)はそれぞれ対応する画素の駆動用トランジスタ502のソースに与えられている。
 よって各画素の駆動用トランジスタ502のゲート電圧Vgsは、R用の画素だとVSS(R)−VDD(R)、G用の画素だとVSS(G)−VDD(G)、B用の画素だとVSS(B)−VDD(B)となる。ここでVSS(R)<VDD(R)、VSS(G)<VDD(G)、VSS(B)<VDD(B)であるのでゲート電圧Vgsは負となり、閾値電圧が−2V、駆動用トランジスタ502がpチャネル型だと仮定すると、駆動用トランジスタ502はオンとなる。よって、発光素子は発光した状態になる。そして各画素のゲート電圧は、保持容量503において保持される。
 信号線Sr、Sg、Sbに与えられている電位が、ビデオ信号の電位VDD(LS)であったとすると、各画素の駆動用トランジスタ502のゲート電圧Vgsは、R用の画素だとVDD(LS)−VDD(R)、G用の画素だとVDD(LS)−VDD(G)、B用の画素だとVDD(LS)−VDD(B)となる。ここでVDD(LS)は他のどの電源線の電位以上に高く設定してあるので、ゲート電圧Vgsは全て0以上となり、閾値が−2Vだと仮定すると駆動用トランジスタ502はオフとなる。よって、発光素子は消灯した状態になる。
 そして、走査線Gaの選択が終了し、走査線Gbが選択されると、消去用トランジスタ505がオンになるので、駆動用トランジスタ502のゲート電圧Vgsは全て0となり、閾値が−2Vだと仮定すると、全ての駆動用トランジスタ502はオフとなる。よって、走査線Gbを共有している全ての画素の発光素子は、ビデオ信号の電位に関わらず、強制的に消灯した状態になる。
 なお本実施例では、発光素子に供給する電流を制御するトランジスタがpチャネル型トランジスタである場合を想定していが、nチャネル型トランジスタであっても良い。駆動用トランジスタがnチャネル型トランジスタの場合の各信号線、電源線の電位については、実施の形態の図13(A)の画素において駆動用トランジスタがnチャネル型トランジスタの場合の説明を参照することができる。
 本実施例は、実施例1と組み合わせて実施することが可能である。
 本実施例では、駆動用トランジスタの動作領域と、発光素子に印加される電圧との関係について説明する。
 本発明では、電源線の電位だけではなく、駆動用トランジスタのゲート電圧Vgsを対応する色ごとに異ならせることで、発光素子に印加される電圧VELを各色毎に異ならせる。よって、ゲート電圧を制御することで発光素子に印加される電圧VELを制御できるような動作領域で、駆動用トランジスタを動作させることが望ましい。
 図7を参照する。図7(A)は、本発明の発光装置の画素において、駆動用トランジスタ601および発光素子602の接続構成のみを図示したものである。また図7(B)に、図7(A)で示した駆動用トランジスタ601および発光素子602の電圧電流特性を示す。なお図7(B)で示す駆動用トランジスタ601の電圧電流特性のグラフは、ソースとドレインの間の電圧であるVdsに対する、駆動用トランジスタ601のドレイン電流の大きさを示しており、図7(B)には駆動用トランジスタ601のゲート電圧Vgsの値の異なる2つのグラフを示している。
 図7(A)に示したように、発光素子602の画素電極と対向電極の間にかかる電圧をVEL、電源線に接続される端子603と発光素子602の対向電極の間にかかる電圧をVTとする。なおVTは対向電極の電位と電源線の電位によって定まる固定の値である。また、駆動用トランジスタ601のゲートに接続される端子604とソースとの間の電圧がゲート電圧Vgsに相当する。
 駆動用トランジスタ601はnチャネル型トランジスタでもpチャネル型トランジスタでもどちらでも良い。
 駆動用トランジスタ601と発光素子602は直列に接続されているので、両素子を流れる電流の値は同じである。従って、図7(A)に示した駆動用トランジスタ601と発光素子602とは、両素子の電圧電流特性を示すグラフの交点(動作点)において動作する。図7(B)において、VELは、対向電極の電位と動作点の電位との間の電圧になる。Vdsは、端子603での電位と動作点の電位との間の電圧になる。つまり、VT=VEL+Vdsである。
 そして図7(B)に示したように、駆動用トランジスタ601の電圧電流特性は、VgsとVdsの値によって2つの領域に分けられる。|Vgs−Vth|<|Vds|である領域が飽和領域、|Vgs−Vth|>|Vds|である領域が線形領域である。なお、Vthは駆動用トランジスタ601のしきい値電圧である。
 よって、動作点が線形領域にある場合|VEL|>>|Vds|であるので、Vgsを各色毎に異ならせても、Vgsの違いがVELの値に反映されにくい。しかし動作点が飽和領域にある場合、|Vds|は|VEL|よりも大きいか、もしくは小さくても同じ程度のオーダーを維持する。よって、Vgsを各色毎に異ならせたときに、Vgsの違いがVELの値に反映されやすく、輝度の補正を行ないやすい。
 従って本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましい。
 また動作点が飽和領域にある場合、駆動用トランジスタ601のドレイン電流Idは、以下の式1に従う。なお式1において、β=μC0W/Lであり、μは移動度、C0は単位面積あたりのゲート容量、W/Lはチャネル形成領域のチャネル幅Wとチャネル長Lの比である。
Figure 2004118184
 式1から、飽和領域において電流IdはVdsによって変化せず、Vgsのみによって定まることがわかる。従って、発光素子の劣化によってVELが大きくなる代わりにVdsが小さくなっても、Vgsが一定の値に保たれていれば、飽和領域での動作を維持することができるので、式1に従ってドレイン電流Idの値は一定に保たれる。
 電流が一定に保たれおり、なおかつ発光素子の輝度と電流は比例の関係にあるので、発光素子が劣化しても輝度の低下を抑えられる。
 本実施例は、実施例1または2と組み合わせて実施することが可能である。
 本実施例では本発明の発光装置の全体像について説明する。本発明の発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラ、電源回路等を含むICが実装された状態にあるモジュールとが含まれる。モジュールとパネルは、共に発光装置の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。
 図8(A)に、コントローラ801及び電源回路802がパネル800に実装されたモジュールの外観図を示す。パネル800には、発光素子が各画素に設けられた画素部803と、前記画素部803が有する画素を選択する走査線駆動回路804と、選択された画素にビデオ信号を供給する信号線駆動回路805とが設けられている。
 またプリント基板806にはコントローラ801、電源回路802が設けられており、コントローラ801または電源回路802から出力された各種信号及び電源電位は、FPC807を介してパネル800の画素部803、走査線駆動回路804、信号線駆動回路805に供給される。
 プリント基板806への電源電位及び各種信号は、複数の入力端子が配置されたインターフェース(I/F)部808を介して供給される。
 なお、本実施例ではパネル800にプリント基板806がFPC807を用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ801、電源回路802をパネル800に直接実装させるようにしても良い。
 また、プリント基板806において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電位や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板806にコンデンサ、バッファ等の各種素子を設けて、電源電位や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
 図8(B)に、プリント基板806の構成をブロック図で示す。インターフェース808に供給された各種信号と電源電位は、コントローラ801と、電源回路802に供給される。
 コントローラ801は、A/Dコンバータ809と、位相ロックドループ(PLL:Phase Locked Loop)810と、制御信号生成部811と、SRAM(Static Random Access Memory)812、813とを有している。なお本実施例ではSRAMを用いているが、SRAMの代わりに、SDRAMや、高速でデータの書き込みや読み出しが可能であるならばDRAM(Dynamic Random Access Memory)も用いることが可能である。
 インターフェース808を介して供給されたビデオ信号は、A/Dコンバータ809においてパラレル−シリアル変換され、R、G、Bの各色に対応するビデオ信号として制御信号生成部811に入力される。また、インターフェース808を介して供給された各種信号をもとに、A/Dコンバータ809においてHsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)が生成され、制御信号生成部811に入力される。
 位相ロックドループ810では、インターフェース808を介して供給される各種信号の周波数と、制御信号生成部811の動作周波数の位相とを合わせる機能を有している。制御信号生成部811の動作周波数は、インターフェース808を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部811の動作周波数を位相ロックドループ810において調整する。
 制御信号生成部811に入力されたビデオ信号は、一旦SRAM812、813に書き込まれ、保持される。制御信号生成部811では、SRAM812に保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を1ビット分づつ読み出し、パネル800の信号線駆動回路805に供給する。
 また制御信号生成部811では、各ビット毎の、発光素子が発光する期間に関する情報を、パネル800の走査線駆動回路804に供給する。
 また電源回路802は所定の電源電位を、パネル800の信号線駆動回路805、走査線駆動回路804及び画素部803に供給する。
 次に電源回路802の詳しい構成について、図9を用いて説明する。本実施例の電源回路802は、4つのスイッチングレギュレータコントロール860を用いたスイッチングレギュレータ854と、シリーズレギュレータ855とからなる。
 一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力される電源電位の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路802では、両者を組み合わせて用いる。
 図9に示すスイッチングレギュレータ854は、スイッチングレギュレータコントロール(SWR)860と、アテニュエイター(減衰器:ATT)861と、トランス(T)862と、インダクター(L)863と、基準電源(Vref)864と、発振回路(OSC)865と、ダイオード866と、バイポーラトランジスタ867と、可変抵抗868と、容量869とを有している。
 スイッチングレギュレータ854において外部のLiイオン電池(3.6V)等の電圧が変換されることで、陰極に与えられる電源電位と、スイッチングレギュレータ854に供給される電源電位が生成される。
 またシリーズレギュレータ855は、バンドギャップ回路(BG)870と、アンプ871と、オペアンプ872と、可変抵抗880〜885と、バイポーラトランジスタ875とを有し、スイッチングレギュレータ854において生成された電源電位が供給されている。
 シリーズレギュレータ855では、スイッチングレギュレータ854において生成された電源電位を用い、バンドギャップ回路870において生成された一定の電位に基ずいて、各色の発光素子の陽極に電流を供給する電源線及びビデオ信号のHiまたはLoのいずれか一方の電位として用いる直流の電源電位を生成する。
 具体的にVSS(R)、VSS(G)、VSS(B)、VDD(R)、VDD(G)、VDD(B)は、シリーズレギュレータ855において生成される。
 本実施例は、実施例1〜3と組み合わせて実施することが可能である。
 本発明の発光装置を用いた電子機器は、必要以上に電源線の電位を高めたり低めたりせずとも、白色のバランスを保ち、パネルの消費電力を抑えることができる。
 本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図12に示す。
 図12(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置を表示部2003に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
 図12(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の発光装置を表示部2102に用いることで、本発明のデジタルスチルカメラが完成する。
 図12(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、タッチパッド2206等を含む。本発明の発光装置を表示部2203に用いることで、本発明のノート型パーソナルコンピュータが完成する。
 図12(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置を表示部2302に用いることで、本発明のモバイルコンピュータが完成する。
 図12(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の発光装置を表示部A2403、B2404に用いることで、本発明の画像再生装置が完成する。
 図12(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の発光装置を表示部2502に用いることで、本発明のゴーグル型ディスプレイが完成する。
 図12(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の発光装置を表示部2602に用いることで、本発明のビデオカメラが完成する。
 ここで図12(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置を表示部2703に用いることで、本発明の携帯電話が完成する。
 なお、将来的に有機の電界発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
 また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機の電界発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
 また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
 以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜4に示したいずれの構成の発光装置を用いても良い。
本発明の発光装置の構成を示すブロック図。 本発明の発光装置が有する素子基板の上面図と、接続端子の拡大図。 信号線駆動回路のブロック図及びレベルシフタの回路図。 本発明の発光装置の画素回路図。 走査線、信号線、電源線のタイミングチャート。 本発明の発光装置の画素回路図。 駆動用トランジスタの動作領域について説明する図。 本発明の発光装置の外観図及びコントローラのブロック図。 電源回路のブロック図。 一般的な画素の回路図。 レベルシフタの回路図。 本発明を用いた電子機器の図。 本発明の発光装置の画素回路図。

Claims (5)

  1.  発光素子及び前記発光素子への電流の供給を制御するトランジスタが設けられた複数の画素と、前記電流を前記複数の画素に供給するための複数の電源線とが設けられた発光装置の駆動方法であって、
     前記トランジスタのスイッチングはビデオ信号により制御されており、
     同じ色に対応する前記画素に設けられた前記トランジスタがオンのときの前記ビデオ信号の電位は、他の色に対応する前記画素に設けられた前記トランジスタがオンのときの前記ビデオ信号の電位と異なっており、
     同じ色に対応する前記画素に電流を供給するための前記電源線の電位は、他の色に対応する前記電源線の電位と異なっており、
     前記トランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。
  2.  発光素子及び前記発光素子への電流の供給を制御するトランジスタが設けられた複数の画素と、前記電流を前記複数の画素に供給するための複数の電源線とが設けられた発光装置の駆動方法であって、
     同じ色に対応する前記画素に設けられた前記トランジスタがオンのときのゲート電圧の絶対値は、他の色に対応する前記画素に設けられた前記トランジスタがオンのときのゲート電圧の絶対値と異なっており、
     同じ色に対応する前記画素に電流を供給するための前記電源線の電位は、他の色に対応する前記電源線の電位と異なっており、
     前記トランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。
  3.  発光素子及び前記発光素子への電流の供給を制御するpチャネル型トランジスタが設けられた複数の画素と、前記電流を前記複数の画素に供給するための複数の電源線とが設けられた発光装置の駆動方法であって、
     前記pチャネル型トランジスタのスイッチングはビデオ信号により制御されており、
     同じ色に対応する前記画素に設けられた前記pチャネル型トランジスタがオンのときの前記ビデオ信号の電位は、他の色に対応する前記画素に設けられた前記pチャネル型トランジスタがオンのときの前記ビデオ信号の電位と異なっており、
     同じ色に対応する前記画素に電流を供給するための前記電源線の電位は、他の色に対応する前記電源線の電位と異なっており、
     前記複数の画素の全てにおいて前記pチャネル型トランジスタがオフのときの前記ビデオ信号の電位は同じであり、なおかつ前記複数の電源線のうちの最も高い電位以上であり、
     前記pチャネル型トランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。
  4.  発光素子及び前記発光素子への電流の供給を制御するnチャネル型トランジスタが設けられた複数の画素と、前記電流を前記複数の画素に供給するための複数の電源線とが設けられた発光装置の駆動方法であって、
     前記nチャネル型トランジスタのスイッチングはビデオ信号により制御されており、
     同じ色に対応する前記画素に設けられた前記nチャネル型トランジスタがオンのときの前記ビデオ信号の電位は、他の色に対応する前記画素に設けられた前記nチャネル型トランジスタがオンのときの前記ビデオ信号の電位と異なっており、
     同じ色に対応する前記画素に電流を供給するための前記電源線の電位は、他の色に対応する前記電源線の電位と異なっており、
     前記複数の画素の全てにおいて前記nチャネル型トランジスタがオフのときの前記ビデオ信号の電位は同じであり、なおかつ前記複数の電源線のうちの最も高い電位以下であり、
     前記nチャネル型トランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。
  5.  発光素子及び前記発光素子への電流の供給を制御するトランジスタが設けられた複数の画素と、前記電流を前記複数の画素に供給するための複数の電源線とが設けられたパネルを有する発光装置であって、
     前記トランジスタのスイッチングはビデオ信号により制御されており、
     同じ色に対応する前記画素に設けられた前記トランジスタがオンのときの前記ビデオ信号の電位と、他の色に対応する前記画素に設けられた前記トランジスタがオンのときの前記ビデオ信号の電位とは、互いに異なる接続端子を介して前記パネルに与えられており、
     同じ色に対応する前記画素に電流を供給するための前記電源線の電位と、他の色に対応する前記電源線の電位とが、互いに異なる接続端子を介して前記パネルに与えられていることを特徴とする発光装置。

JP2003313400A 2002-09-05 2003-09-05 発光装置とその駆動方法 Withdrawn JP2004118184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003313400A JP2004118184A (ja) 2002-09-05 2003-09-05 発光装置とその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002259912 2002-09-05
JP2003313400A JP2004118184A (ja) 2002-09-05 2003-09-05 発光装置とその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010260962A Division JP5063769B2 (ja) 2002-09-05 2010-11-24 表示装置

Publications (2)

Publication Number Publication Date
JP2004118184A true JP2004118184A (ja) 2004-04-15
JP2004118184A5 JP2004118184A5 (ja) 2006-10-19

Family

ID=32301465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313400A Withdrawn JP2004118184A (ja) 2002-09-05 2003-09-05 発光装置とその駆動方法

Country Status (1)

Country Link
JP (1) JP2004118184A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345992A (ja) * 2004-06-07 2005-12-15 Chi Mei Electronics Corp 表示装置
JP2006189806A (ja) * 2004-12-06 2006-07-20 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2007093870A (ja) * 2005-09-28 2007-04-12 Optrex Corp 有機elディスプレイ装置の駆動装置
JP2007140490A (ja) * 2005-10-18 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
KR101058093B1 (ko) * 2004-07-09 2011-08-24 삼성전자주식회사 유기전계발광 표시장치
WO2013136998A1 (ja) * 2012-03-14 2013-09-19 シャープ株式会社 表示装置
US8633872B2 (en) 2005-10-18 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159878A (ja) * 1999-09-24 2001-06-12 Semiconductor Energy Lab Co Ltd El表示装置及び電子装置
JP2002108285A (ja) * 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159878A (ja) * 1999-09-24 2001-06-12 Semiconductor Energy Lab Co Ltd El表示装置及び電子装置
JP2002108285A (ja) * 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345992A (ja) * 2004-06-07 2005-12-15 Chi Mei Electronics Corp 表示装置
KR101058093B1 (ko) * 2004-07-09 2011-08-24 삼성전자주식회사 유기전계발광 표시장치
JP2006189806A (ja) * 2004-12-06 2006-07-20 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2007093870A (ja) * 2005-09-28 2007-04-12 Optrex Corp 有機elディスプレイ装置の駆動装置
JP2007140490A (ja) * 2005-10-18 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
US8633872B2 (en) 2005-10-18 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
WO2013136998A1 (ja) * 2012-03-14 2013-09-19 シャープ株式会社 表示装置
US9361823B2 (en) 2012-03-14 2016-06-07 Sharp Kabushiki Kaisha Display device

Similar Documents

Publication Publication Date Title
JP5063769B2 (ja) 表示装置
JP5427844B2 (ja) 表示装置
JP4916642B2 (ja) 表示装置及びその制御方法
KR101089050B1 (ko) 반도체 장치
JP4823477B2 (ja) 表示装置及びその駆動方法
JP2007286614A (ja) 画像表示システム
JP2011186465A (ja) 半導体装置
US9613565B2 (en) Light emitting device
JP4364803B2 (ja) 半導体装置およびそれを用いた表示装置
JP2011118301A (ja) 表示装置およびその駆動方法ならびに電子機器
JPWO2004097543A1 (ja) 半導体装置
JP2008052279A (ja) 画像表示システム
JP2004118184A (ja) 発光装置とその駆動方法
JP4447230B2 (ja) 発光装置及びそれを用いた電子機器
JP2002049354A (ja) 自発光装置およびそれを用いた電気器具
JP4463509B2 (ja) 発光装置
JP4467900B2 (ja) 発光装置の駆動方法
KR102499721B1 (ko) 메모리 억세스 장치와 이를 이용한 표시장치 및 그 구동 방법
JP2008191685A (ja) 発光装置及び電子機器
JP2007025713A (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101125