JP5063769B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5063769B2
JP5063769B2 JP2010260962A JP2010260962A JP5063769B2 JP 5063769 B2 JP5063769 B2 JP 5063769B2 JP 2010260962 A JP2010260962 A JP 2010260962A JP 2010260962 A JP2010260962 A JP 2010260962A JP 5063769 B2 JP5063769 B2 JP 5063769B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
level shifter
shifter circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010260962A
Other languages
English (en)
Other versions
JP2011085942A (ja
Inventor
光明 納
優 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010260962A priority Critical patent/JP5063769B2/ja
Publication of JP2011085942A publication Critical patent/JP2011085942A/ja
Application granted granted Critical
Publication of JP5063769B2 publication Critical patent/JP5063769B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備え
られた発光装置に関するものである。さらに本発明は、該発光装置を作製する過程におけ
る、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発
光素子に供給するための手段を複数の各画素に備える。
一般的な発光装置の画素の構成と、その駆動について簡単に説明する。図１０（Ａ）に
示した画素は、ＴＦＴ８０、８１と、保持容量８２と、発光素子８３とを有している。な
お保持容量８２は必ずしも設ける必要はない。
ＴＦＴ８０は、ゲートが走査線８５に接続されており、ソースとドレインが一方は信号
線８４に、もう一方はＴＦＴ８１のゲートに接続されている。ＴＦＴ８１は、ソースが電
源線８６に接続されており、ドレインが発光素子８３の陽極に接続されている。保持容量
８２はＴＦＴ８１のゲートとソース間の電圧を保持するように設けられている。また、電
源線８６と発光素子８３の陰極には、電源からそれぞれ所定の電位が与えられており、互
いに電位差を有している。
なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
走査線８５の電位によりＴＦＴ８０がオンになると、信号線８４に入力されたビデオ信
号の電位がＴＦＴ８１のゲートに与えられる。この入力されたビデオ信号の電位に従って
、ＴＦＴ８１のゲート電圧（ゲートとソース間の電圧差）が定まる。そして、該ゲート電
圧によって流れるＴＦＴ８１のドレイン電流は、発光素子８３に供給され、発光素子８３
は供給された電流によって発光する。
また図１０（Ｂ）に、図１０（Ａ）とは異なる一般的な発光装置の画素の構成を示す。
図１０（Ｂ）に示した画素は、ＴＦＴ６０、６１、６７と、保持容量６２と、発光素子６
３とを有している。なお保持容量６２は必ずしも設ける必要はない。
ＴＦＴ６０は、ゲートが第１走査線６５に接続されており、ソースとドレインが一方は
信号線６４に、もう一方はＴＦＴ６１のゲートに接続されている。ＴＦＴ６７は、ゲート
が第２走査線６８に接続されており、ソースとドレインが一方は電源線６６に、もう一方
はＴＦＴ６１のゲートに接続されている。ＴＦＴ６１は、ソースが電源線６６に接続され
ており、ドレインが発光素子６３の陽極に接続されている。保持容量６２はＴＦＴ６１の
ゲートとソース間の電圧を保持するように設けられている。また、電源線６６と発光素子
６３の陰極には、電源からそれぞれ所定の電位が与えられており、互いに電位差を有して
いる。
第１走査線６５の電位によりＴＦＴ６０がオンになると、信号線６４に入力されたビデ
オ信号の電位がＴＦＴ６１のゲートに与えられる。この入力されたビデオ信号の電位に従
って、ＴＦＴ６１のゲート電圧（ゲートとソース間の電圧差）が定まる。そして、該ゲー
ト電圧によって流れるＴＦＴ６１のドレイン電流は、発光素子６３に供給され、発光素子
６３は供給された電流によって発光する。
さらに図１０（Ｂ）に示した画素では、第２走査線６８の電位によりＴＦＴ６７がオン
になると、電源線６６の電位がＴＦＴ６１のゲートとソースの両方に与えられ、よってＴ
ＦＴ６１がオフし、発光素子６３の発光が強制的に終了する。
ところで、電場を加えることで発生するルミネッセンス（Electroluminescence）が得
られる電界発光材料は、赤色の発光輝度が、青色、緑色の発光輝度に比べて低いものが一
般的に多い。そのような特性の電界発光材料を用いた発光素子で発光装置を作製した場合
、当然表示する画像の赤色の輝度が低くなりがちである。
特にＲ（赤）Ｇ（緑）Ｂ（青）に対応した三種類の発光素子を形成するカラー化表示方
式の場合、白色のバランスを取るのが困難である。
そこで赤色よりもやや波長の短い橙色の光を赤色の光として利用する方法が、従来用い
られてきた。しかしこの方法では赤色の画像が橙色として表示されてしまい、赤色の純度
が低かった。
そこで、赤色、青色、緑色の発光輝度のバランスを取るために、画素に供給する電流を
ＲＧＢごとに変える方法が一般的に採用されている（例えば、特許文献１参照）。具体的
には、電源線と発光素子の陰極との間の電位差にＲＧＢごとに変化をつけることで、画素
に供給する電流を変えることができ、白色のバランスを保つことができる。
特開２００１−１５９８７８号公報（第５頁）
しかし、上記方法にも解決するべき問題があった。ＲＧＢの画素ごとに電源線の電位を
異ならせたとき、発光素子への電流の供給を制御するＴＦＴを完全にオンさせるために、
該ＴＦＴがｐチャネル型ＴＦＴの場合は最も電位の低い電源線に、該ＴＦＴがｎチャネル
型ＴＦＴの場合は最も電位の高い電源線に合わせ、ビデオ信号のオンの電位を定める必要
がある。
例えば図１０（Ａ）に示した画素の場合、ＴＦＴ８１はｐチャネル型ＴＦＴであるので
、ビデオ信号の低い側（以下、Ｌｏと呼ぶ）の電位を電源線８６の電位よりも低くするこ
とで、ＴＦＴ８１をオンさせていた。よって、ＲＧＢごとに電源線の電位に変化をつけた
場合では、ビデオ信号のＬｏの電位を、ＲＧＢのうち最も低い電源線の電位よりも低く設
定していた。しかし、例えばＲに対応する電源線の電位を最も低くした場合、ＢまたはＧ
に対応する画素ではＲに対応する画素ほどビデオ信号のＬｏの電位を低める必要はないが
、消費電力が嵩む原因となる。
また図１０（Ｂ）に示した画素の場合も同様に、ＴＦＴ６１をオンさせるために最も電
位の低い電源線に合わせてビデオ信号の電位を定めると、消費電力が嵩んでしまう。そし
て当然ｎチャネル型ＴＦＴの場合でもｐチャネル型ＴＦＴの場合と同様に、最も電位の高
い電源線に合わせてビデオ信号の高い側（以下、Ｈｉと呼ぶ）の電位を定めることが、消
費電力が嵩む原因となる。
本発明は上記問題に鑑み、白色のバランスを保ちつつ、パネルの消費電力を抑えること
ができる発光装置の提供を課題とする。
本発明では、発光素子に流れる電流を制御するトランジスタのゲートに与えられるビデ
オ信号の２値の電位のうちのいずれか一方の電位の高さと、電源線の電位の高さとを、対
応する色毎に異ならせる。
具体的には、発光素子への電流の供給を制御するトランジスタがｐチャネル型の場合、
ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発
光素子の色毎に変える。逆に発光素子への電流の供給を制御するトランジスタがｎチャネ
ル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを
、対応する発光素子の色毎に変える。
上記構成により、必要以上に電源線の電位を高めたり低めたりせずとも、白色のバラン
スを保ち、パネルの消費電力を抑えることができる。
本発明は上記構成により、必要以上に電源線の電位を高めたり低めたりせずとも、白色
のバランスを保ち、パネルの消費電力を抑えることができる。
本発明の発光装置の構成を示すブロック図。 本発明の発光装置が有する素子基板の上面図と、接続端子の拡大図。 信号線駆動回路のブロック図及びレベルシフタの回路図。 本発明の発光装置の画素回路図。 走査線、信号線、電源線のタイミングチャート。 本発明の発光装置の画素回路図。 駆動用トランジスタの動作領域について説明する図。 本発明の発光装置の外観図及びコントローラのブロック図。 電源回路のブロック図。 一般的な画素の回路図。 レベルシフタの回路図。 本発明を用いた電子機器の図。 本発明の発光装置の画素回路図。
本実施の形態では、画素に入力されるビデオ信号のＬｏの電位と電源線の電位とを、Ｒ
ＧＢの対応する各色ごとに変えることができる発光装置の構成について説明する。なお発
光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩ
Ｃ等を実装した状態にあるモジュールとを含む。
図１に本発明の発光装置が有する画素部１００と、信号線駆動回路２２０の構成をブロ
ック図で示す。
画素部１００は、Ｒ、Ｇ、Ｂに対応する画素が設けられており、各画素には信号線、電
源線及び走査線から電位が与えられる。そして、１つの信号線に与えられる電位（具体的
にはビデオ信号の電位）は、同じ色に対応する複数の画素に与えられる。また１つの電源
線に与えられる電位は、同じ色に対応する複数の画素に与えられる。
図１ではＲＧＢに対応する信号線を、それぞれＳｒ、Ｓｇ、Ｓｂとし、ＲＧＢに対応す
る電源線を、それぞれＶｒ、Ｖｇ、Ｖｂとした。なお、本発明の発光装置が有する信号線
や電源線の数はこれに限定されず、各色に対応する信号線及び電源線が複数あっても良い
。また図１では走査線が３つの場合について示しているが、走査線の数はこれに限定され
ない。
なお本実施の形態では、図１０（Ａ）に示したような画素にトランジスタが２つ設けら
れた構成を想定しているが、本発明はこれに限定されない。例えば図１０（Ｂ）に示した
ような、画素にトランジスタが３つ設けられた構成を想定していても良い。本発明は、デ
ジタルのビデオ信号を用いた時分割階調表示が可能な、アクティブマトリクス型の発光装
置であれば良い。
なお、スイッチング用ＴＦＴはｎ型であってもｐ型であってもどちらでも良い。
図１に示す信号線駆動回路２２０は、シフトレジスタ２２０ａ、記憶回路Ａ２２０ｂ、
記憶回路Ｂ２２０ｃ、レベルシフタ２２０ｄを有している。
本実施の形態では、発光素子に流れる電流を制御するトランジスタ（駆動用トランジス
タ）がｐチャネル型トランジスタの場合について説明する。駆動用トランジスタがｐチャ
ネル型トランジスタの場合、パネルの外部に設けられた電源回路から、電源線Ｖｒに電源
電位ＶＤＤ（Ｒ）が与えられ、電源線Ｖｇに電源電位ＶＤＤ（Ｇ）が与えられ、電源線Ｖ
ｂに電源電位ＶＤＤ（Ｂ）が与えられる。また、Ｒに対応するビデオ信号のＬｏの電位と
して用いられる電源電位ＶＳＳ（Ｒ）と、Ｇに対応するビデオ信号のＬｏの電位として用
いられる電源電位ＶＳＳ（Ｇ）と、Ｂに対応するビデオ信号のＬｏの電位として用いられ
る電源電位ＶＳＳ（Ｂ）は、パネルの外部に設けられた電源回路からレベルシフタ２２０
ｄに与えられる。
ただし、ＶＳＳ（Ｒ）＜ＶＤＤ（Ｒ）、ＶＳＳ（Ｇ）＜ＶＤＤ（Ｇ）、ＶＳＳ（Ｂ）＜
ＶＤＤ（Ｂ）とする。
なお本実施の形態では、電源電位ＶＤＤ（Ｒ）と、電源電位ＶＤＤ（Ｇ）と、電源電位
ＶＤＤ（Ｂ）の高さは互いに異なっているが、必ずしも全ての電源電位ＶＤＤの高さが異
なっている必要はなく、いずれか１つの色に対応する電源電位ＶＤＤの高さが、他の色に
対応する電源電位の高さと異なっていれば良い。
本発明の発光装置では、各色に対応する電源電位ＶＤＤと電源電位ＶＳＳが、パネルに
設けられた接続端子を介して与えられる。図２（Ａ）に、本発明の発光装置の一形態であ
る素子基板の上面図を示す。
図２（Ａ）に示す素子基板は、基板４００１上に、発光素子が各画素に設けられた画素
部４００２と、前記画素部４００２が有する画素を選択する走査線駆動回路４００４と、
選択された画素にビデオ信号を供給する信号線駆動回路４００３とが設けられている。な
お本発明において信号線駆動回路と走査線駆動回路の数は図２（Ａ）に示した数に限定さ
れない。信号線駆動回路と走査線駆動回路の数は、設計者が適宜設定することが可能であ
る。
４００５は、接続端子４００６を介して入力された電源電位または各種信号を、画素部
４００２と、走査線駆動回路４００４と、信号線駆動回路４００３に与えるための引き回
し配線である。
図２（Ｂ）に、接続端子４００６の拡大図を示す。本発明の発光装置では、電源線に与
えられる電源電位の高さが色毎に異なっていたとき、各電源電位ごとに異なる接続端子４
００６を介してパネル内に入力する。本実施の形態ではＲＧＢ各色毎に互いに電源電位Ｖ
ＳＳとＶＤＤの高さが異なっており、各電源電位はそれぞれ互いに別個の接続端子４００
６を介して入力される。
次に、信号線駆動回路２２０の駆動について簡単に説明する。図３（Ａ）に、信号線駆
動回路２２０の、より詳細な構成をブロック図で示す。
まず、シフトレジスタ２２０ａにクロック信号ＣＬＫとスタートパルス信号ＳＰとが入
力されることによって、タイミング信号が生成され、記憶回路Ａ２２０ｂが有する複数の
ラッチＡ（ＬＡＴＡ１〜ＬＡＴＡ３）にそれぞれ入力される。なおこのとき、シフトレジ
スタ２２０ａにおいて生成されたタイミング信号を、バッファ等で緩衝増幅してから、記
憶回路Ａ２２０ｂが有する複数のラッチＡ（ＬＡＴＡ１〜ＬＡＴＡ３）にそれぞれ入力す
るようにしても良い。
記憶回路Ａ２２０ｂにタイミング信号が入力されると、該タイミング信号に同期して、
ビデオ信号線２３０に入力される１ビット分のビデオ信号が、順に複数のラッチＡ（ＬＡ
ＴＡ１〜ＬＡＴＡ３）のそれぞれに書き込まれ、保持される。記憶回路Ａ２２０ｂの全て
のステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン
期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に
含むことがある。
１ライン期間が終了すると、記憶回路Ｂ２２０ｃが有する複数のラッチＢ（ＬＡＴＢ１
〜ＬＡＴＢ３）に、ラッチ信号線２３１を介してラッチシグナル（Latch Signal）が供給
される。この瞬間、記憶回路Ａ２２０ｂが有する複数のラッチＡ（ＬＡＴＡ１〜ＬＡＴＡ
３）に保持されているビデオ信号は、記憶回路Ｂ２２０ｃが有する複数のラッチＢ（ＬＡ
ＴＢ１〜ＬＡＴＢ３）に一斉に書き込まれ、保持される。
ビデオ信号を記憶回路Ｂ２２０ｃに送出し終えた記憶回路Ａ２２０ｂには、再びシフト
レジスタ２２０ａからのタイミング信号に同期して、次の１ビット分のビデオ信号の書き
込みが順次行われる。この２順目の１ライン期間中には、記憶回路Ｂ２２０ｃに保持され
ているビデオ信号がレベルシフタ２２０ｄに入力される。
レベルシフタ２２０ｄは、入力されたビデオ信号の振幅を増幅して、各信号線に供給す
る。ビデオ信号の振幅の増幅には、各色に対応する電源電位ＶＳＳが用いられる。
図３（Ｂ）にレベルシフタの一例を、回路図で示す。図３（Ｂ）に示すレベルシフタは
、４つのｎチャネル型トランジスタ３００〜３０３、２つのｐチャネル型トランジスタ３
０４、３０５が設けられている。
ｎチャネル型トランジスタ３００のソース及びｎチャネル型トランジスタ３０２のソー
スには、各色に対応する電源電位ＶＳＳが与えられている。本実施の形態では、Ｒに対応
するレベルシフタには電源電位ＶＳＳ（Ｒ）が、Ｇに対応するレベルシフタには電源電位
ＶＳＳ（Ｇ）が、Ｂに対応するレベルシフタには電源電位ＶＳＳ（Ｂ）が与えられている
。図３（Ｂ）ではＲに対応するＶＳＳ（Ｒ）が与えられている例を示している。
また、ｎチャネル型トランジスタ３００のドレインにはｎチャネル型トランジスタ３０
１のソースが接続されており、ｎチャネル型トランジスタ３０１のドレインにはｐチャネ
ル型トランジスタ３０４のドレインが接続されている。また、ｎチャネル型トランジスタ
３０２のドレインにはｎチャネル型トランジスタ３０３のソースが接続されており、ｎチ
ャネル型トランジスタ３０３のドレインにはｐチャネル型トランジスタ３０５のドレイン
が接続されている。
また、ｐチャネル型トランジスタ３０４のソースと、ｐチャネル型トランジスタ３０５
のソースには、レベルシフタ用の電源電位ＶＤＤ（ＬＳ）が与えられている。電源電位Ｖ
ＤＤ（ＬＳ）は全ての色に対応するレベルシフタにおいて共通である。なおＶＤＤ（ＬＳ
）は最も電位が高い電源線の電位以上になるように設定する。なお、各色に対応するＶＳ
Ｓは、全てＶＳＳ＜ＶＤＤ（ＬＳ）である。
ｎチャネル型トランジスタ３００のゲートはｎチャネル型トランジスタ３０３のドレイ
ンに接続されており、ｎチャネル型トランジスタ３０１及びｐチャネル型トランジスタ３
０４のゲートには、記憶回路Ｂ２２０ｃによってビデオ信号の極性が反転された信号の電
位ＩＮ2が与えられている。
ｎチャネル型トランジスタ３０３及びｐチャネル型トランジスタ３０５のゲートには、
記憶回路Ｂ２２０ｃからのビデオ信号の電位ＩＮ1が与えられている。ｎチャネル型トラ
ンジスタ３０２のゲートはｎチャネル型トランジスタ３０１のドレインに接続されており
、該ノードの電位が増幅後のビデオ信号ＯＵＴの電位として各信号線に与えられる。
そして、レベルシフタから出力される増幅後のビデオ信号は、Ｈｉの電位がＶＤＤ（Ｌ
Ｓ）と同じ高さに保たれており、Ｌｏの電位が各色に対応する電源電位ＶＳＳと同じ高さ
に保たれている。そして、該ビデオ信号が信号線を介して各色に対応する画素に供給され
る。
画素において、該ビデオ信号の電位は、発光素子に供給する電流を制御するトランジス
タのゲートに与えられる。
一方、電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）は、各色に対応する電源線
Ｖｒ、Ｖｇ、Ｖｂに与えられる。
図４（Ａ）を用いて、信号線Ｓｒ、Ｓｇ、ＳｂにそれぞれＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）
、ＶＳＳ（Ｂ）が与えられたときの、画素の動作について説明する。走査線Ｇが選択され
ると、各画素のスイッチング用トランジスタ４０１が全てオンになり、各信号線Ｓｒ、Ｓ
ｇ、Ｓｂに与えられているビデオ信号の電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、ＶＳＳ（Ｂ）
は、各画素の駆動用トランジスタ４０２のゲートに与えられる。
一方、電源線Ｖｒ、Ｖｇ、Ｖｂには、それぞれ電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、
ＶＤＤ（Ｂ）が与えられており、各電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）
はそれぞれ対応する画素の駆動用トランジスタ４０２のソースに与えられている。
よって各画素の駆動用トランジスタ４０２のゲート電圧Ｖｇｓは、Ｒ用の画素だとＶＳ
Ｓ（Ｒ）−ＶＤＤ（Ｒ）、Ｇ用の画素だとＶＳＳ（Ｇ）−ＶＤＤ（Ｇ）、Ｂ用の画素だと
ＶＳＳ（Ｂ）−ＶＤＤ（Ｂ）となる。ここでＶＳＳ（Ｒ）＜ＶＤＤ（Ｒ）、ＶＳＳ（Ｇ）
＜ＶＤＤ（Ｇ）、ＶＳＳ（Ｂ）＜ＶＤＤ（Ｂ）であるのでゲート電圧Ｖｇｓは負となり、
閾値が−２Ｖだと仮定すると、駆動用トランジスタ４０２はオンとなる。よって、発光素
子４０４は発光した状態になる。そして各画素のゲート電圧は、保持容量４０３において
保持される。
本実施の形態では、白色のバランスを取るために、Ｒの発光素子４０４の輝度を高めて
、Ｇの発光素子４０４の輝度を低くするように補正すると仮定する。この場合、ＶＳＳ（
Ｒ）−ＶＤＤ（Ｒ）＞ＶＳＳ（Ｂ）−ＶＤＤ（Ｂ）＞ＶＳＳ（Ｇ）−ＶＤＤ（Ｇ）とする
。また、ＶＤＤ（Ｒ）＞ＶＤＤ（Ｂ）＞ＶＤＤ（Ｇ）とする。よって最も高い電源線の電
位はＶＤＤ（Ｒ）であるので、ＶＤＤ（ＬＳ）≧ＶＤＤ（Ｒ）＞ＶＤＤ（Ｂ）＞ＶＤＤ（
Ｇ）となる。
なお発光素子４０４は陽極と陰極を有しており、本明細書では、陽極を画素電極として
用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極
と呼ぶ。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、駆動用
トランジスタ４０２はｐチャネル型トランジスタであることが望ましい。逆に、陽極を対
向電極として用い、陰極を画素電極として用いる場合、駆動用トランジスタ４０２はｎチ
ャネル型トランジスタであることが望ましい。いずれの場合においても、発光素子４０４
の対向電極には共通の電源電位が与えられている。そして、駆動用トランジスタ４０２が
オンのときに、発光素子４０４に順方向バイアスの電圧が印加されるように、対向電極の
電源電位と電源線の各電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）の高さを定め
る。
なお、本実施の形態ではＲの輝度を高め、Ｇの輝度を低めるように補正を行なったが、
本発明はこれに限定されない。発光素子に用いる電界発光材料の特性に従って、適宜各電
位の高さを変えるようにする。
また、輝度を高めたい色に対応するＶＤＤを、他の色に対応するＶＤＤよりも必ずしも
高くする必要はない。輝度を高めたい色の発光素子に印加される電圧が、他の色に対応す
る発光素子に印加される電圧より大きければ良い。よって、各色に対応する電源電位ＶＳ
Ｓと、電源電位ＶＤＤの高さの関係は、本実施の形態で示した関係に限定されない。
また、輝度を高めたい色に対応する電界発光材料の発光効率が、他の色に対応する電界
発光材料の発光効率に比べて著しく高い場合、輝度を高めたい色のＶＳＳとＶＤＤの電位
差を、他の色のＶＳＳとＶＤＤの電位差よりも必ずしも高くする必要はない。
次に、図４（Ｂ）を用いて、信号線Ｓｒ、Ｓｇ、ＳｂにそれぞれＶＤＤ（ＬＳ）が与え
られたときの、画素の動作について説明する。走査線Ｇが選択されると、各画素のスイッ
チング用トランジスタ４０１が全てオンになり、各信号線Ｓｒ、Ｓｇ、Ｓｂに与えられて
いるビデオ信号の電位ＶＤＤ（ＬＳ）は、各画素の駆動用トランジスタ４０２のゲートに
与えられる。
一方、電源線Ｖｒ、Ｖｇ、Ｖｂには、それぞれ電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、
ＶＤＤ（Ｂ）が与えられており、各電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）
はそれぞれ対応する画素の駆動用トランジスタ４０２のソースに与えられている。
よって各画素の駆動用トランジスタ４０２のゲート電圧Ｖｇｓは、Ｒ用の画素だとＶＤ
Ｄ（ＬＳ）−ＶＤＤ（Ｒ）、Ｇ用の画素だとＶＤＤ（ＬＳ）−ＶＤＤ（Ｇ）、Ｂ用の画素
だとＶＤＤ（ＬＳ）−ＶＤＤ（Ｂ）となる。ここでＶＤＤ（ＬＳ）≧ＶＤＤ（Ｒ）＞ＶＤ
Ｄ（Ｂ）＞ＶＤＤ（Ｇ）であるので、ゲート電圧Ｖｇｓは全て０以上となり、閾値が−２
Ｖだと仮定すると駆動用トランジスタ４０２はオフとなる。よって、発光素子は消灯した
状態になる。
なお上述の動作は、発光素子に供給する電流を制御する駆動用トランジスタがｐチャネ
ル型である場合を想定して説明をしている。次に、駆動用トランジスタがｎチャネル型で
ある場合について説明する。
駆動用トランジスタがｎチャネル型である場合、電源線の電位として、各色に対応する
電源電位ＶＳＳを用いる。具体的には、パネルの外部に設けられた電源回路から、電源線
Ｖｒに電源電位ＶＳＳ（Ｒ）が与えられ、電源線Ｖｇに電源電位ＶＳＳ（Ｇ）が与えられ
、電源線Ｖｂに電源電位ＶＳＳ（Ｂ）が与えられる。
なお、電源線に与えられる電源電位ＶＳＳ（Ｒ）と、電源電位ＶＳＳ（Ｇ）と、電源電
位ＶＳＳ（Ｂ）の高さはいずれか１つが異なっていれば良く、必ずしも全ての電源電位Ｖ
ＳＳの高さが異なっている必要はない。
また、駆動用トランジスタがｎチャネル型である場合、画素に入力されるビデオ信号の
Ｈｉの電位として、各色に対応する電源電位ＶＤＤを用いる。ビデオ信号のＨｉの電位は
、例えばレベルシフタに与えられる電源電位ＶＤＤの高さを変えるこことで、対応する色
ごとに変えることができる。具体的には、Ｒに対応するビデオ信号のＨｉの電位として用
いられる電源電位ＶＤＤ（Ｒ）と、Ｇに対応するビデオ信号のＨｉの電位として用いられ
る電源電位ＶＤＤ（Ｇ）と、Ｂに対応するビデオ信号のＨｉの電位として用いられる電源
電位ＶＤＤ（Ｂ）が、パネルの外部に設けられた電源回路から各色に対応するレベルシフ
タ２２０ｄに与えられる。
ただし、ＶＤＤ（Ｒ）＞ＶＳＳ（Ｒ）、ＶＤＤ（Ｇ）＞ＶＳＳ（Ｇ）、ＶＤＤ（Ｂ）＞
ＶＳＳ（Ｂ）とする。
レベルシフタ２２０ｄは、与えられた電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（
Ｂ）を用いてビデオ信号の振幅を増幅し、各信号線に供給する。
図１１に駆動用トランジスタがｎチャネル型の場合に用いる、レベルシフタの構成を示
す。図１１に示すレベルシフタは、４つのｐチャネル型トランジスタ７００〜７０３、２
つのｎチャネル型トランジスタ７０４、７０５が設けられている。
ｐチャネル型トランジスタ７００のソース及びｐチャネル型トランジスタ７０２のソー
スには、各色に対応した電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）のいずれか
１つが与えられている。図１１ではＲに対応するレベルシフタにＶＤＤ（Ｒ）が与えられ
ている例を示している。
また、ｐチャネル型トランジスタ７００のドレインにはｐチャネル型トランジスタ７０
１のソースが接続されており、ｐチャネル型トランジスタ７０１のドレインにはｎチャネ
ル型トランジスタ７０４のドレインが接続されている。また、ｐチャネル型トランジスタ
７０２のドレインにはｐチャネル型トランジスタ７０３のソースが接続されており、ｐチ
ャネル型トランジスタ７０３のドレインにはｎチャネル型トランジスタ７０５のドレイン
が接続されている。
ｐチャネル型トランジスタ７００のゲートはｐチャネル型トランジスタ７０３のドレイ
ンに接続されており、ｐチャネル型トランジスタ７０１及びｎチャネル型トランジスタ７
０４のゲートには、記憶回路Ｂ２２０ｃによってビデオ信号の極性が反転された電位ＩＮ
2が与えられている。
ｐチャネル型トランジスタ７０３及びｎチャネル型トランジスタ７０５のゲートには、
記憶回路Ｂ２２０ｃからのビデオ信号の電位ＩＮ1が与えられている。ｐチャネル型トラ
ンジスタ７０２のゲートはｐチャネル型トランジスタ７０１のドレインに接続されており
、該ノードの電位が増幅後のビデオ信号ＯＵＴの電位として各信号線に与えられる。
また、ｎチャネル型トランジスタ７０４のソースと、ｎチャネル型トランジスタ７０５
のソースには、レベルシフタ用の電源電位ＶＳＳ（ＬＳ）が与えられている。電源電位Ｖ
ＳＳ（ＬＳ）は、全ての色に対応するレベルシフタにおいて共通である。なお、各色に対
応するＶＤＤは、全てＶＤＤ＞ＶＳＳ（ＬＳ）であり、ＶＳＳ（ＬＳ）は最も低い電源線
の電位以下になるように設定する。
レベルシフタから出力される増幅後のビデオ信号は、Ｌｏの電位がＶＳＳ（ＬＳ）と同
じ高さに保たれており、Ｈｉの電位が各色に対応する電源電位ＶＤＤと同じ高さに保たれ
ている。そして、該ビデオ信号が信号線を介して各色に対応する画素に供給される。
画素において、該ビデオ信号の電位は、発光素子に供給する電流を制御するトランジス
タのゲートに与えられる。
一方、電源電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、ＶＳＳ（Ｂ）は、各色に対応する電源線
Ｖｒ、Ｖｇ、Ｖｂに与えられる。
図４（Ａ）の画素において、駆動用トランジスタがｎチャネル型トランジスタの場合に
、信号線Ｓｒ、Ｓｇ、ＳｂにそれぞれＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）が与え
られたときの、画素の動作について、図１３（Ａ）を用いて説明する。走査線Ｇが選択さ
れると、各画素のスイッチング用トランジスタ４１１が全てオンになり、各信号線Ｓｒ、
Ｓｇ、Ｓｂに与えられているビデオ信号の電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ
）は、各画素の駆動用トランジスタ４１２のゲートに与えられる。
一方、電源線Ｖｒ、Ｖｇ、Ｖｂには、それぞれ電源電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、
ＶＳＳ（Ｂ）が与えられており、各電源電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、ＶＳＳ（Ｂ）
はそれぞれ対応する画素の駆動用トランジスタ４１２のソースに与えられている。
よって各画素の駆動用トランジスタ４１２のゲート電圧Ｖｇｓは、Ｒ用の画素だとＶＤ
Ｄ（Ｒ）−ＶＳＳ（Ｒ）、Ｇ用の画素だとＶＤＤ（Ｇ）−ＶＳＳ（Ｇ）、Ｂ用の画素だと
ＶＤＤ（Ｂ）−ＶＳＳ（Ｂ）となる。ここでＶＤＤ（Ｒ）＞ＶＳＳ（Ｒ）、ＶＤＤ（Ｇ）
＞ＶＳＳ（Ｇ）、ＶＤＤ（Ｂ）＞ＶＳＳ（Ｂ）であるのでゲート電圧Ｖｇｓは正となり、
閾値電圧が２Ｖだと仮定すると、駆動用トランジスタ４１２はオンとなる。そして各画素
のゲート電圧は、保持容量４１３において保持される。
白色のバランスを取るために、Ｒの発光素子４１４の輝度を高めて、Ｇの発光素子４１
４の輝度を低くするように補正すると仮定すると、この場合、ＶＤＤ（Ｒ）−ＶＳＳ（Ｒ
）＞ＶＤＤ（Ｂ）−ＶＳＳ（Ｂ）＞ＶＤＤ（Ｇ）−ＶＳＳ（Ｇ）とする。また、ＶＳＳ（
Ｒ）＜ＶＳＳ（Ｂ）＜ＶＳＳ（Ｇ）とする。よって最も低い電源線の電位はＶＳＳ（Ｒ）
であるので、ＶＳＳ（ＬＳ）≦ＶＳＳ（Ｒ）＜ＶＳＳ（Ｂ）＜ＶＳＳ（Ｇ）となる。
なお、本実施の形態ではＲの輝度を高め、Ｇの輝度を低めるように補正を行なったが、
本発明はこれに限定されない。発光素子に用いる電界発光材料の特性に従って、適宜各電
位の高さを変えるようにする。
また、輝度を高めたい色に対応するＶＳＳを、他の色に対応するＶＳＳよりも必ずしも
低くする必要はない。輝度を高めたい色の発光素子に印加される電圧が、他の色に対応す
る発光素子に印加される電圧より大きければ良い。よって、各色に対応する電源電位ＶＤ
Ｄと、電源電位ＶＳＳの高さの関係は、本実施の形態で示した関係に限定されない。
また、輝度を高めたい色に対応する電界発光材料の発光効率が、他の色に対応する電界
発光材料の発光効率に比べて著しく高い場合、輝度を高めたい色のＶＤＤとＶＳＳの電位
差が、他の色のＶＤＤとＶＳＳの電位差よりも必ずしも大きくする必要はない。
次に、図４（Ｂ）の画素において、駆動用トランジスタがｎチャネル型トランジスタの
場合に、信号線Ｓｒ、Ｓｇ、ＳｂにそれぞれＶＳＳ（ＬＳ）が与えられたときの画素の動
作について、図１３（Ｂ）を用いて説明する。走査線Ｇが選択されると、各画素のスイッ
チング用トランジスタ４１１が全てオンになり、各信号線Ｓｒ、Ｓｇ、Ｓｂに与えられて
いるビデオ信号の電位ＶＳＳ（ＬＳ）は、各画素の駆動用トランジスタ４１２のゲートに
与えられる。
一方、電源線Ｖｒ、Ｖｇ、Ｖｂには、それぞれ電源電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、
ＶＳＳ（Ｂ）が与えられており、各電源電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、ＶＳＳ（Ｂ）
はそれぞれ対応する画素の駆動用トランジスタ４１２のソースに与えられている。
よって各画素の駆動用トランジスタ４１２のゲート電圧Ｖｇｓは、Ｒ用の画素だとＶＳ
Ｓ（ＬＳ）−ＶＳＳ（Ｒ）、Ｇ用の画素だとＶＳＳ（ＬＳ）−ＶＳＳ（Ｇ）、Ｂ用の画素
だとＶＳＳ（ＬＳ）−ＶＳＳ（Ｂ）となる。ここでＶＳＳ（ＬＳ）≦ＶＳＳ（Ｒ）＜ＶＳ
Ｓ（Ｂ）＜ＶＳＳ（Ｇ）であるので、ゲート電圧Ｖｇｓは全て０以下となり、閾値電圧が
２Ｖだと仮定すると駆動用トランジスタ４１２はオフとなり、発光素子は全て消灯した状
態になる。
なお本発明において用いられる信号線駆動回路は、本実施の形態で示した構成に限定さ
れない。さらに、本実施例で示したレベルシフタは、図３（Ｂ）及び図１１に示した構成
に限定されない。なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線
の選択ができる別の回路を用いても良い。
例えばレベルシフタを用いずに、記憶回路Ｂ２２０ｃが有するＬＡＴＢから出力された
ビデオ信号を、増幅せずに対応する信号線に入力する場合、該ＬＡＴＢに供給されている
電源電位のうち、ビデオ信号のＨｉとＬｏのいずれか一方の電位として用いる電源電位を
、対応する色毎に変えれば良い。つまり本発明は、駆動用トランジスタの極性に従って、
画素に入力されるビデオ信号のＨｉとＬｏのいずれか一方の電位を、対応する色毎に高さ
を異ならせれば良い。
またレベルシフタからの出力がバッファにおいて緩衝増幅されている場合は、駆動用ト
ランジスタの極性に従って画素に入力されるビデオ信号のＨｉとＬｏのいずれか一方の電
位を対応する色毎に高さを異ならすことができるように、バッファに供給する電位も対応
する色毎に高さを異ならせる。
本発明は上記構成により、各色の発光素子の輝度の特性に合わせて信号線に入力される
ビデオ信号の電位を設定したり、電源線の電位を設定するので、必要以上に電源線の電位
を高めたり低めたりせずとも、白色のバランスを保ち、パネルの消費電力を抑えることが
できる。
なお本発明の補正は、発光装置の出荷前に行うのが望ましい。
なお本発明において発光素子は、陽極と陰極の間に電場を加えることで発生するルミネ
ッセンス（Electroluminescence）が得られる電界発光材料を含む層（電界発光層）を有
している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成さ
れている。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る
際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる
。
なお発光素子は、電界発光層に含まれる正孔注入層、電子注入層、正孔輸送層または電
子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料
で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していて
も良い。
また本発明において発光素子は、電流または電圧によって輝度が制御される素子であれ
ば良く、ＦＥＤ（Field Emission Display）に用いられているＭＩＭ型の電子源素子（電
子放出素子）や、ＯＬＥＤ（Organic Light Emitting Diode）等を含んでいる。
また、本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて
形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用
いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであって
も良い。
本実施例では、図４（Ａ）に示した画素において、スイッチング用トランジスタ４０１
がｎチャネル型、駆動用トランジスタ４０２がｐチャネル型のときの、走査線Ｇと、電源
線Ｖｒ、Ｖｇ、Ｖｂと、信号線Ｓｒ、Ｓｇ、Ｓｂのタイミングチャートについて説明する
。
図５に、本実施例のタイミングチャートを示す。本実施例では、電源線の電源電位ＶＤ
Ｄ（Ｒ）を９Ｖ、ＶＤＤ（Ｇ）を８Ｖ、ＶＤＤ（Ｂ）を７Ｖとした。また、信号線Ｓｒの
Ｌｏの電位に相当するＶＳＳ（Ｒ）を−３Ｖ、信号線ＳｇのＬｏの電位に相当するＶＳＳ
（Ｇ）を−２Ｖ、信号線ＳｂのＬｏの電位に相当するＶＳＳ（Ｂ）を−３Ｖとした。さら
に、信号線Ｓｒ、Ｓｇ、ＳｂのＨｉの電位は共通の電位ＶＳＳ（ＬＳ）を用い、ＶＳＳ（
ＬＳ）を９Ｖとした。
走査線Ｇの電位がＨｉになるとスイッチング用トランジスタ４０１がオンになる。この
とき各信号線Ｓｒ、Ｓｇ、Ｓｂに与えられたビデオ信号の電位が、駆動用トランジスタ４
０２のゲートに与えられる。
信号線Ｓｒに与えられるビデオ信号の電位がＬｏのとき、駆動用トランジスタ４０２の
ゲート電圧Ｖｇｓ（Ｒ）はＶＳＳ（Ｒ）−ＶＤＤ（Ｒ）＝−３Ｖ−９Ｖ＝−１２Ｖとなる
。よってｐチャネル型である駆動用トランジスタ４０２はオンになる。逆に信号線Ｓｒに
与えられるビデオ信号の電位がＨｉのとき、駆動用トランジスタ４０２のゲート電圧Ｖｇ
ｓはＶＤＤ（ＬＳ）−ＶＤＤ（Ｒ）＝９Ｖ−９Ｖ＝０Ｖとなる。よって閾値が−２Ｖだと
仮定すると、ｐチャネル型である駆動用トランジスタ４０２はオフになる。
また、信号線Ｓｇに与えられるビデオ信号の電位がＬｏのとき、駆動用トランジスタ４
０２のゲート電圧Ｖｇｓ（Ｇ）はＶＳＳ（Ｇ）−ＶＤＤ（Ｇ）＝−２Ｖ−８Ｖ＝−１０Ｖ
となる。よってｐチャネル型である駆動用トランジスタ４０２はオンになる。逆に信号線
Ｓｇに与えられるビデオ信号の電位がＨｉのとき、駆動用トランジスタ４０２のゲート電
圧ＶｇｓはＶＤＤ（ＬＳ）−ＶＤＤ（Ｇ）＝９Ｖ−８Ｖ＝１Ｖとなる。よって閾値が−２
Ｖだと仮定すると、ｐチャネル型である駆動用トランジスタ４０２はオフになる。
信号線Ｓｂに与えられるビデオ信号の電位がＬｏのとき、駆動用トランジスタ４０２の
ゲート電圧Ｖｇｓ（Ｂ）はＶＳＳ（Ｂ）−ＶＤＤ（Ｂ）＝−３Ｖ−９Ｖ＝−１２Ｖとなる
。よってｐチャネル型である駆動用トランジスタ４０２はオンになる。逆に信号線Ｓｂに
与えられるビデオ信号の電位がＨｉのとき、駆動用トランジスタ４０２のゲート電圧Ｖｇ
ｓはＶＤＤ（ＬＳ）−ＶＤＤ（Ｂ）＝９Ｖ−７Ｖ＝２Ｖとなる。よって閾値が−２Ｖだと
仮定すると、ｐチャネル型である駆動用トランジスタ４０２はオフになる。
本実施例では、ＶＤＤ（Ｒ）＞ＶＤＤ（Ｇ）＞ＶＤＤ（Ｂ）である。また、ｐチャネル
型である駆動用トランジスタ４０２がオンのときのＶｇｓ（Ｇ）＞Ｖｇｓ（Ｒ）＝Ｖｇｓ
（Ｂ）である。これらの条件により、発光素子に印加される順方向バイアスの電圧の絶対
値が、Ｒが最も大きく、Ｂが最も小さかったとすると、Ｒの輝度の補正の幅を最も大きく
することができ、Ｂの輝度の補正の幅を最も抑えることができる。
なお本実施例で示したタイミングチャートはほんの一例であり、本発明の発光装置のタ
イミングチャートは本実施例で示したものに限定されない。
また本実施例では、走査線を１つだけ示し、該走査線を共有しているＲＧＢに対応した
３つの画素のみを示しているが、本発明はこれに限定されない。
図１０（Ｂ）に示した画素についても本発明の構成を適用することができる。
図６を用いて、画素にトランジスタが３つ設けられている場合について説明する。図６
に示す画素は、図４（Ａ）に示す画素と基本的な動作は同じである。
走査線Ｇａが選択され、各画素のスイッチング用トランジスタ５０１がオンになると、
信号線Ｓｒ、Ｓｇ、Ｓｂに与えられているビデオ信号の電位ＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）
、ＶＳＳ（Ｂ）は、各画素の駆動用トランジスタ５０２のゲートに与えられる。
一方、電源線Ｖｒ、Ｖｇ、Ｖｂには、それぞれ電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、
ＶＤＤ（Ｂ）が与えられており、各電源電位ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、ＶＤＤ（Ｂ）
はそれぞれ対応する画素の駆動用トランジスタ５０２のソースに与えられている。
よって各画素の駆動用トランジスタ５０２のゲート電圧Ｖｇｓは、Ｒ用の画素だとＶＳ
Ｓ（Ｒ）−ＶＤＤ（Ｒ）、Ｇ用の画素だとＶＳＳ（Ｇ）−ＶＤＤ（Ｇ）、Ｂ用の画素だと
ＶＳＳ（Ｂ）−ＶＤＤ（Ｂ）となる。ここでＶＳＳ（Ｒ）＜ＶＤＤ（Ｒ）、ＶＳＳ（Ｇ）
＜ＶＤＤ（Ｇ）、ＶＳＳ（Ｂ）＜ＶＤＤ（Ｂ）であるのでゲート電圧Ｖｇｓは負となり、
閾値電圧が−２Ｖ、駆動用トランジスタ５０２がｐチャネル型だと仮定すると、駆動用ト
ランジスタ５０２はオンとなる。よって、発光素子は発光した状態になる。そして各画素
のゲート電圧は、保持容量５０３において保持される。
信号線Ｓｒ、Ｓｇ、Ｓｂに与えられている電位が、ビデオ信号の電位ＶＤＤ（ＬＳ）で
あったとすると、各画素の駆動用トランジスタ５０２のゲート電圧Ｖｇｓは、Ｒ用の画素
だとＶＤＤ（ＬＳ）−ＶＤＤ（Ｒ）、Ｇ用の画素だとＶＤＤ（ＬＳ）−ＶＤＤ（Ｇ）、Ｂ
用の画素だとＶＤＤ（ＬＳ）−ＶＤＤ（Ｂ）となる。ここでＶＤＤ（ＬＳ）は他のどの電
源線の電位以上に高く設定してあるので、ゲート電圧Ｖｇｓは全て０以上となり、閾値が
−２Ｖだと仮定すると駆動用トランジスタ５０２はオフとなる。よって、発光素子は消灯
した状態になる。
そして、走査線Ｇａの選択が終了し、走査線Ｇｂが選択されると、消去用トランジスタ
５０５がオンになるので、駆動用トランジスタ５０２のゲート電圧Ｖｇｓは全て０となり
、閾値が−２Ｖだと仮定すると、全ての駆動用トランジスタ５０２はオフとなる。よって
、走査線Ｇｂを共有している全ての画素の発光素子は、ビデオ信号の電位に関わらず、強
制的に消灯した状態になる。
なお本実施例では、発光素子に供給する電流を制御するトランジスタがｐチャネル型ト
ランジスタである場合を想定していが、ｎチャネル型トランジスタであっても良い。駆動
用トランジスタがｎチャネル型トランジスタの場合の各信号線、電源線の電位については
、実施の形態の図１３（Ａ）の画素において駆動用トランジスタがｎチャネル型トランジ
スタの場合の説明を参照することができる。
本実施例は、実施例１と組み合わせて実施することが可能である。
本実施例では、駆動用トランジスタの動作領域と、発光素子に印加される電圧との関係
について説明する。
本発明では、電源線の電位だけではなく、駆動用トランジスタのゲート電圧Ｖｇｓを対
応する色ごとに異ならせることで、発光素子に印加される電圧ＶELを各色毎に異ならせる
。よって、ゲート電圧を制御することで発光素子に印加される電圧ＶELを制御できるよう
な動作領域で、駆動用トランジスタを動作させることが望ましい。
図７を参照する。図７（Ａ）は、本発明の発光装置の画素において、駆動用トランジス
タ６０１および発光素子６０２の接続構成のみを図示したものである。また図７（Ｂ）に
、図７（Ａ）で示した駆動用トランジスタ６０１および発光素子６０２の電圧電流特性を
示す。なお図７（Ｂ）で示す駆動用トランジスタ６０１の電圧電流特性のグラフは、ソー
スとドレインの間の電圧であるＶｄｓに対する、駆動用トランジスタ６０１のドレイン電
流の大きさを示しており、図７（Ｂ）には駆動用トランジスタ６０１のゲート電圧Ｖｇｓ
の値の異なる２つのグラフを示している。
図７（Ａ）に示したように、発光素子６０２の画素電極と対向電極の間にかかる電圧を
ＶEL、電源線に接続される端子６０３と発光素子６０２の対向電極の間にかかる電圧をＶ
Tとする。なおＶTは対向電極の電位と電源線の電位によって定まる固定の値である。また
、駆動用トランジスタ６０１のゲートに接続される端子６０４とソースとの間の電圧がゲ
ート電圧Ｖｇｓに相当する。
駆動用トランジスタ６０１はｎチャネル型トランジスタでもｐチャネル型トランジスタ
でもどちらでも良い。
駆動用トランジスタ６０１と発光素子６０２は直列に接続されているので、両素子を流
れる電流の値は同じである。従って、図７（Ａ）に示した駆動用トランジスタ６０１と発
光素子６０２とは、両素子の電圧電流特性を示すグラフの交点（動作点）において動作す
る。図７（Ｂ）において、ＶELは、対向電極の電位と動作点の電位との間の電圧になる。
Ｖｄｓは、端子６０３での電位と動作点の電位との間の電圧になる。つまり、ＶT＝ＶEL
＋Ｖｄｓである。
そして図７（Ｂ）に示したように、駆動用トランジスタ６０１の電圧電流特性は、Ｖｇ
ｓとＶｄｓの値によって２つの領域に分けられる。｜Ｖｇｓ−Ｖｔｈ｜＜｜Ｖｄｓ｜であ
る領域が飽和領域、｜Ｖｇｓ−Ｖｔｈ｜＞｜Ｖｄｓ｜である領域が線形領域である。なお
、Ｖｔｈは駆動用トランジスタ６０１のしきい値電圧である。
よって、動作点が線形領域にある場合｜ＶEL｜＞＞｜Ｖｄｓ｜であるので、Ｖｇｓを各
色毎に異ならせても、Ｖｇｓの違いがＶELの値に反映されにくい。しかし動作点が飽和領
域にある場合、｜Ｖｄｓ｜は｜ＶEL｜よりも大きいか、もしくは小さくても同じ程度のオ
ーダーを維持する。よって、Ｖｇｓを各色毎に異ならせたときに、Ｖｇｓの違いがＶELの
値に反映されやすく、輝度の補正を行ないやすい。
従って本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましい。
また動作点が飽和領域にある場合、駆動用トランジスタ６０１のドレイン電流Ｉｄは、
以下の式１に従う。なお式１において、β＝μＣ0Ｗ／Ｌであり、μは移動度、Ｃ0は単位
面積あたりのゲート容量、Ｗ／Ｌはチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比
である。
Figure 0005063769
式１から、飽和領域において電流ＩｄはＶｄｓによって変化せず、Ｖｇｓのみによって
定まることがわかる。従って、発光素子の劣化によってＶELが大きくなる代わりにＶｄｓ
が小さくなっても、Ｖｇｓが一定の値に保たれていれば、飽和領域での動作を維持するこ
とができるので、式１に従ってドレイン電流Ｉｄの値は一定に保たれる。
電流が一定に保たれおり、なおかつ発光素子の輝度と電流は比例の関係にあるので、発
光素子が劣化しても輝度の低下を抑えられる。
本実施例は、実施例１または２と組み合わせて実施することが可能である。
本実施例では本発明の発光装置の全体像について説明する。本発明の発光装置は、発光
素子が封止された状態にあるパネルと、該パネルにコントローラ、電源回路等を含むＩＣ
が実装された状態にあるモジュールとが含まれる。モジュールとパネルは、共に発光装置
の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。
図８（Ａ）に、コントローラ８０１及び電源回路８０２がパネル８００に実装されたモ
ジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８０
３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と、選択された画
素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。
またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられており、
コントローラ８０１または電源回路８０２から出力された各種信号及び電源電位は、ＦＰ
Ｃ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４、信号線駆動回路
８０５に供給される。
プリント基板８０６への電源電位及び各種信号は、複数の入力端子が配置されたインタ
ーフェース（I/F）部８０８を介して供給される。
なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣ８０７を用いて実装さ
れているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コ
ントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにしても良い。
また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体
が有する抵抗等によって、電源電位や信号にノイズがのったり、信号の立ち上がりが鈍っ
たりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子
を設けて、電源電位や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防
ぐようにしても良い。
図８（Ｂ）に、プリント基板８０６の構成をブロック図で示す。インターフェース８０
８に供給された各種信号と電源電位は、コントローラ８０１と、電源回路８０２に供給さ
れる。
コントローラ８０１は、Ａ／Ｄコンバータ８０９と、位相ロックドループ（PLL：Phase
Locked Loop）８１０と、制御信号生成部８１１と、ＳＲＡＭ（Static Random Access M
emory）８１２、８１３とを有している。なお本実施例ではＳＲＡＭを用いているが、Ｓ
ＲＡＭの代わりに、ＳＤＲＡＭや、高速でデータの書き込みや読み出しが可能であるなら
ばＤＲＡＭ（Dynamic Random Access Memory）も用いることが可能である。
インターフェース８０８を介して供給されたビデオ信号は、Ａ／Ｄコンバータ８０９に
おいてパラレル−シリアル変換され、Ｒ、Ｇ、Ｂの各色に対応するビデオ信号として制御
信号生成部８１１に入力される。また、インターフェース８０８を介して供給された各種
信号をもとに、Ａ／Ｄコンバータ８０９においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロ
ック信号ＣＬＫ、交流電圧（AC Cont）が生成され、制御信号生成部８１１に入力される
。
位相ロックドループ８１０では、インターフェース８０８を介して供給される各種信号
の周波数と、制御信号生成部８１１の動作周波数の位相とを合わせる機能を有している。
制御信号生成部８１１の動作周波数は、インターフェース８０８を介して供給された各種
信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部８１１の
動作周波数を位相ロックドループ８１０において調整する。
制御信号生成部８１１に入力されたビデオ信号は、一旦ＳＲＡＭ８１２、８１３に書き
込まれ、保持される。制御信号生成部８１１では、ＳＲＡＭ８１２に保持されている全ビ
ットのビデオ信号のうち、全画素に対応するビデオ信号を１ビット分づつ読み出し、パネ
ル８００の信号線駆動回路８０５に供給する。
また制御信号生成部８１１では、各ビット毎の、発光素子が発光する期間に関する情報
を、パネル８００の走査線駆動回路８０４に供給する。
また電源回路８０２は所定の電源電位を、パネル８００の信号線駆動回路８０５、走査
線駆動回路８０４及び画素部８０３に供給する。
次に電源回路８０２の詳しい構成について、図９を用いて説明する。本実施例の電源回
路８０２は、４つのスイッチングレギュレータコントロール８６０を用いたスイッチング
レギュレータ８５４と、シリーズレギュレータ８５５とからなる。
一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であ
り、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは
、降圧のみに用いられるが、スイッチングレギュレータに比べて出力される電源電位の精
度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路８０２では、両者
を組み合わせて用いる。
図９に示すスイッチングレギュレータ８５４は、スイッチングレギュレータコントロー
ル（ＳＷＲ）８６０と、アテニュエイター（減衰器：ＡＴＴ）８６１と、トランス（Ｔ）
８６２と、インダクター（Ｌ）８６３と、基準電源（Ｖｒｅｆ）８６４と、発振回路（Ｏ
ＳＣ）８６５と、ダイオード８６６と、バイポーラトランジスタ８６７と、可変抵抗８６
８と、容量８６９とを有している。
スイッチングレギュレータ８５４において外部のＬｉイオン電池（３．６Ｖ）等の電圧
が変換されることで、陰極に与えられる電源電位と、スイッチングレギュレータ８５４に
供給される電源電位が生成される。
またシリーズレギュレータ８５５は、バンドギャップ回路（ＢＧ）８７０と、アンプ８
７１と、オペアンプ８７２と、可変抵抗８８０〜８８５と、バイポーラトランジスタ８７
５とを有し、スイッチングレギュレータ８５４において生成された電源電位が供給されて
いる。
シリーズレギュレータ８５５では、スイッチングレギュレータ８５４において生成され
た電源電位を用い、バンドギャップ回路８７０において生成された一定の電位に基ずいて
、各色の発光素子の陽極に電流を供給する電源線及びビデオ信号のＨｉまたはＬｏのいず
れか一方の電位として用いる直流の電源電位を生成する。
具体的にＶＳＳ（Ｒ）、ＶＳＳ（Ｇ）、ＶＳＳ（Ｂ）、ＶＤＤ（Ｒ）、ＶＤＤ（Ｇ）、
ＶＤＤ（Ｂ）は、シリーズレギュレータ８５５において生成される。
本実施例は、実施例１〜３と組み合わせて実施することが可能である。
本発明の発光装置を用いた電子機器は、必要以上に電源線の電位を高めたり低めたりせ
ずとも、白色のバランスを保ち、パネルの消費電力を抑えることができる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Digital Versatile Disc）等
の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ
れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１２に示す。
図１２（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、ス
ピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置を表示部２０
０３に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバッ
クライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発
光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表
示装置が含まれる。
図１２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部
２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。
本発明の発光装置を表示部２１０２に用いることで、本発明のデジタルスチルカメラが完
成する。
図１２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、タッチパッド２２０
６等を含む。本発明の発光装置を表示部２２０３に用いることで、本発明のノート型パー
ソナルコンピュータが完成する。
図１２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置を表
示部２３０２に用いることで、本発明のモバイルコンピュータが完成する。
図１２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明の発光装置を表示部Ａ２４０３、Ｂ２４０４に用いることで、本発明の画像再生装
置が完成する。
図１２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置を表示部２５０
２に用いることで、本発明のゴーグル型ディスプレイが完成する。
図１２（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の発光装
置を表示部２６０２に用いることで、本発明のビデオカメラが完成する。
ここで図１２（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０
７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。本発明の発光装置を表示部２７０
３に用いることで、本発明の携帯電話が完成する。
なお、将来的に有機の電界発光材料の発光輝度が高くなれば、出力した画像情報を含む
光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも
可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。有機の電界発光材料の応答速度は非常に高いため、発光装置は動画表示に
好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜４に示したいずれの構成の発光装置
を用いても良い。

Claims (7)

  1. 第１及び第２の画素と、第１及び第２のレベルシフタ回路と、を有し、
    前記第１の画素は、第１の配線と電気的に接続され、
    前記第１の画素は、第２の配線と電気的に接続され、
    前記第１のレベルシフタ回路の第１の電源端子は、第３の配線と電気的に接続され、
    前記第１のレベルシフタ回路の第２の電源端子は、前記第２の配線と電気的に接続され、
    前記第２の画素は、第４の配線と電気的に接続され、
    前記第２の画素は、第５の配線と電気的に接続され、
    前記第２のレベルシフタ回路の第１の電源端子は、前記第３の配線と電気的に接続され、
    前記第２のレベルシフタ回路の第２の電源端子は、前記第５の配線と電気的に接続され、
    前記第１のレベルシフタ回路には、第１のビデオ信号が入力され、
    前記第２のレベルシフタ回路には、第２のビデオ信号が入力され、
    前記第１の配線は、前記第１のレベルシフタ回路によって増幅された前記第１のビデオ信号に応じた信号を伝達する機能を有し、
    前記第４の配線は、前記第２のレベルシフタ回路によって増幅された前記第２のビデオ信号に応じた信号を伝達する機能を有することを特徴とする表示装置。
  2. 第１の色に対応する第１の画素と、第１のレベルシフタ回路と、第１の信号線と、第１の電源線と、
    第２の色に対応する第２の画素と、第２のレベルシフタ回路と、第２の信号線と、第２の電源線と、を有し、
    前記第１の画素は、前記第１の信号線と電気的に接続され、且つ前記第１の電源線と電気的に接続され、
    前記第１のレベルシフタ回路の出力端子は、前記第１の信号線と電気的に接続され、
    前記第１のレベルシフタ回路の入力端子には、第１のビデオ信号が入力され、
    前記第１のレベルシフタ回路の第１の電源端子には、第１の電位が供給され、
    前記第１のレベルシフタ回路の第２の電源端子には、第２の電位が供給され、
    前記第２の画素は、前記第２の信号線と電気的に接続され、且つ前記第２の電源線と電気的に接続され、
    前記第２のレベルシフタ回路の出力端子は、前記第２の信号線と電気的に接続され、
    前記第２のレベルシフタ回路の入力端子には、第２のビデオ信号が入力され、
    前記第２のレベルシフタ回路の第１の電源端子には、前記第１の電位が供給され、
    前記第２のレベルシフタ回路の第２の電源端子には、第３の電位が供給され、
    前記第１の電源線には、前記第２の電位が供給され、
    前記第２の電源線には、前記第３の電位が供給されることを特徴とする表示装置。
  3. 請求項２において、
    前記第１のレベルシフタ回路は、前記第１のビデオ信号の振幅電圧を前記第１の電位及び前記第２の電位に応じて増幅させて前記第１の信号線に出力する機能を有し、
    前記第２のレベルシフタ回路は、前記第２のビデオ信号の振幅電圧を前記第１の電位及び前記第３の電位に応じて増幅させて前記第２の信号線に出力する機能を有することを特徴とする表示装置。
  4. 第１の色に対応する第１の画素と、第１のレベルシフタ回路と、第１の信号線と、第１の電源線と、
    第２の色に対応する第２の画素と、第２のレベルシフタ回路と、第２の信号線と、第２の電源線と、を有し、
    前記第１の画素は、前記第１の信号線と電気的に接続され、且つ前記第１の電源線と電気的に接続され、
    前記第１のレベルシフタ回路の入力端子には、第１のビデオ信号が入力され、
    前記第１のレベルシフタ回路の第１の電源端子には、第１の電位が供給され、
    前記第１のレベルシフタ回路の第２の電源端子には、第２の電位が供給され、
    前記第１のレベルシフタ回路は、前記第１のビデオ信号の振幅電圧を前記第１の電位及び前記第２の電位に応じて増幅する機能を有し、
    前記第１の信号線には、前記増幅された前記第１のビデオ信号に応じた信号が入力され、
    前記第２の画素は、前記第２の信号線と電気的に接続され、且つ前記第２の電源線と電気的に接続され、
    前記第２のレベルシフタ回路の入力端子には、第２のビデオ信号が入力され、
    前記第２のレベルシフタ回路の第１の電源端子には、前記第１の電位が供給され、
    前記第２のレベルシフタ回路の第２の電源端子には、第３の電位が供給され、
    前記第２のレベルシフタ回路は、前記第２のビデオ信号の振幅電圧を前記第１の電位及び前記第３の電位に応じて増幅する機能を有し、
    前記第２の信号線には、前記増幅された前記第２のビデオ信号に応じた信号が入力され、
    前記第１の電源線には、前記第２の電位が供給され、
    前記第２の電源線には、前記第３の電位が供給されることを特徴とする表示装置。
  5. 請求項１、３及び４のいずれか一項において、
    前記第１の画素は、第１の発光素子と、前記第１の発光素子への電流を制御する第１のトランジスタと、を有し、
    前記第２の画素は、第２の発光素子と、前記第２の発光素子への電流を制御する第２のトランジスタと、を有し、
    前記第１のトランジスタは、前記増幅された前記第１のビデオ信号に応じて制御され、
    前記第２のトランジスタは、前記増幅された前記第２のビデオ信号に応じて制御されることを特徴とする表示装置。
  6. 請求項５において、
    前記第１のトランジスタがオンのとき、前記第１のトランジスタは飽和領域で動作し、
    前記第２のトランジスタがオンのとき、前記第２のトランジスタは飽和領域で動作することを特徴とする表示装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第１のレベルシフタ回路は、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、を有し、
    前記第２のレベルシフタ回路は、第９のトランジスタと、第１０のトランジスタと、第１１のトランジスタと、第１２のトランジスタと、第１３のトランジスタと、第１４のトランジスタと、を有し、
    前記第３のトランジスタのソース及びドレインの一方は、前記第１のレベルシフタ回路の第１の電源端子及び前記第１のレベルシフタ回路の第２の電源端子の一方と電気的に接続され、
    前記第４のトランジスタのソース及びドレインの一方は、前記第１のレベルシフタ回路の第１の電源端子及び前記第１のレベルシフタ回路の第２の電源端子の一方と電気的に接続され、
    前記第４のトランジスタのゲートは、前記第１のレベルシフタ回路の出力端子と電気的に接続され、
    前記第５のトランジスタのソース及びドレインの一方は、前記第３のトランジスタのソース及びドレインの他方と電気的に接続され、
    前記第５のトランジスタのソース及びドレインの他方は、前記第１のレベルシフタ回路の出力端子と電気的に接続され、
    前記第５のトランジスタのゲートには、前記第１のビデオ信号が入力され、
    前記第６のトランジスタのソース及びドレインの一方は、前記第４のソース及びドレインの他方と電気的に接続され、
    前記第６のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートには、前記第１のビデオ信号の反転信号が入力され、
    前記第７のトランジスタのソース及びドレインの一方は、前記第１のレベルシフタ回路の第１の電源端子及び前記第１のレベルシフタ回路の第２の電源端子の他方と電気的に接続され、
    前記第７のトランジスタのソース及びドレインの他方は、前記第１のレベルシフタ回路の出力端子と電気的に接続され、
    前記第７のトランジスタのゲートには、前記第１のビデオ信号が入力され、
    前記第８のトランジスタのソース及びドレインの一方は、前記第１のレベルシフタ回路の第１の電源端子及び前記第１のレベルシフタ回路の第２の電源端子の他方と電気的に接続され、
    前記第８のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第８のトランジスタのゲートには、前記第１のビデオ信号の反転信号が入力され、
    前記第９のトランジスタのソース及びドレインの一方は、前記第２のレベルシフタ回路の第１の電源端子及び前記第２のレベルシフタ回路の第２の電源端子の一方と電気的に接続され、
    前記第１０のトランジスタのソース及びドレインの一方は、前記第２のレベルシフタ回路の第１の電源端子及び前記第２のレベルシフタ回路の第２の電源端子の一方と電気的に接続され、
    前記第１０のトランジスタのゲートは、前記第２のレベルシフタ回路の出力端子と電気的に接続され、
    前記第１１のトランジスタのソース及びドレインの一方は、前記第９のトランジスタのソース及びドレインの他方と電気的に接続され、
    前記第１１のトランジスタのソース及びドレインの他方は、前記第２のレベルシフタ回路の出力端子と電気的に接続され、
    前記第１１のトランジスタのゲートには、前記第２のビデオ信号が入力され、
    前記第１２のトランジスタのソース及びドレインの一方は、前記第１０のソース及びドレインの他方と電気的に接続され、
    前記第１２のトランジスタのソース及びドレインの他方は、前記第９のトランジスタのゲートと電気的に接続され、
    前記第１２のトランジスタのゲートには、前記第２のビデオ信号の反転信号が入力され、
    前記第１３のトランジスタのソース及びドレインの一方は、前記第２のレベルシフタ回路の第１の電源端子及び前記第２のレベルシフタ回路の第２の電源端子の他方と電気的に接続され、
    前記第１３のトランジスタのソース及びドレインの他方は、前記第２のレベルシフタ回路の出力端子と電気的に接続され、
    前記第１３のトランジスタのゲートには、前記第２のビデオ信号が入力され、
    前記第１４のトランジスタのソース及びドレインの一方は、前記第２のレベルシフタ回路の第１の電源端子及び前記第２のレベルシフタ回路の第２の電源端子の他方と電気的に接続され、
    前記第１４のトランジスタのソース及びドレインの他方は、前記第９のトランジスタのゲートと電気的に接続され、
    前記第１４のトランジスタのゲートには、前記第２のビデオ信号の反転信号が入力されることを特徴とする表示装置。
JP2010260962A 2002-09-05 2010-11-24 表示装置 Expired - Fee Related JP5063769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010260962A JP5063769B2 (ja) 2002-09-05 2010-11-24 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002259912 2002-09-05
JP2002259912 2002-09-05
JP2010260962A JP5063769B2 (ja) 2002-09-05 2010-11-24 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003313400A Division JP2004118184A (ja) 2002-09-05 2003-09-05 発光装置とその駆動方法

Publications (2)

Publication Number Publication Date
JP2011085942A JP2011085942A (ja) 2011-04-28
JP5063769B2 true JP5063769B2 (ja) 2012-10-31

Family

ID=31973085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260962A Expired - Fee Related JP5063769B2 (ja) 2002-09-05 2010-11-24 表示装置

Country Status (7)

Country Link
US (3) US7112927B2 (ja)
JP (1) JP5063769B2 (ja)
KR (1) KR100958048B1 (ja)
CN (2) CN101707044B (ja)
AU (1) AU2003260952A1 (ja)
TW (1) TWI354975B (ja)
WO (1) WO2004023445A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352133B2 (en) * 2002-08-05 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4144436B2 (ja) 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP4534052B2 (ja) * 2003-08-27 2010-09-01 奇美電子股▲ふん▼有限公司 有機ｅｌ基板の検査方法
US7876302B2 (en) * 2004-07-26 2011-01-25 Seiko Epson Corporation Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device
US7589707B2 (en) * 2004-09-24 2009-09-15 Chen-Jean Chou Active matrix light emitting device display pixel circuit and drive method
US20060071887A1 (en) * 2004-10-01 2006-04-06 Chen-Jean Chou Active matrix display and drive method thereof
US20060187378A1 (en) * 2005-02-18 2006-08-24 Bong Ban S Organic light emitting diode (OLED) backlight
KR100729060B1 (ko) * 2005-03-31 2007-06-14 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
TWI386887B (zh) * 2007-08-31 2013-02-21 Tpo Displays Corp 顯示裝置及電子系統
WO2013136998A1 (ja) 2012-03-14 2013-09-19 シャープ株式会社 表示装置
KR101902500B1 (ko) * 2012-04-16 2018-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 테스트 방법
KR102061554B1 (ko) 2013-05-28 2020-01-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102034769B1 (ko) * 2013-05-30 2019-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
US10297191B2 (en) 2016-01-29 2019-05-21 Samsung Display Co., Ltd. Dynamic net power control for OLED and local dimming LCD displays
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
KR102362880B1 (ko) * 2017-07-03 2022-02-15 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP6872571B2 (ja) * 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
CN111726909B (zh) * 2020-06-05 2021-06-08 深圳爱克莱特科技股份有限公司 一种led灯的七色通道控制系统及方法
CN112435630A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9215929D0 (en) 1992-07-27 1992-09-09 Cambridge Display Tech Ltd Electroluminescent devices
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
US5652600A (en) 1994-11-17 1997-07-29 Planar Systems, Inc. Time multiplexed gray scale approach
US5598021A (en) 1995-01-18 1997-01-28 Lsi Logic Corporation MOS structure with hot carrier reduction
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
US5812105A (en) 1996-06-10 1998-09-22 Cree Research, Inc. Led dot matrix drive method and apparatus
JPH1039791A (ja) 1996-07-22 1998-02-13 Mitsubishi Electric Corp 有機エレクトロルミネッセンス表示装置
JP4086925B2 (ja) 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10214060A (ja) 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JPH10232649A (ja) 1997-02-21 1998-09-02 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
TW441136B (en) 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10288965A (ja) 1997-04-14 1998-10-27 Casio Comput Co Ltd 表示装置
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
US6175345B1 (en) 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JPH1197705A (ja) 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP3543170B2 (ja) 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
WO2000023976A1 (en) 1998-10-16 2000-04-27 Sarnoff Corporation Linear array of light-emitting elements
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP3850005B2 (ja) 1999-03-03 2006-11-29 パイオニア株式会社 スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
JP2000284749A (ja) 1999-03-30 2000-10-13 Dainippon Printing Co Ltd 画像表示装置
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100675622B1 (ko) 1999-08-16 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광표시장치
TW482992B (en) * 1999-09-24 2002-04-11 Semiconductor Energy Lab El display device and driving method thereof
JP4906017B2 (ja) 1999-09-24 2012-03-28 株式会社半導体エネルギー研究所 表示装置
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6392617B1 (en) * 1999-10-27 2002-05-21 Agilent Technologies, Inc. Active matrix light emitting diode display
GB2360870A (en) 2000-03-31 2001-10-03 Seiko Epson Corp Driver circuit for organic electroluminescent device
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
CN1658266A (zh) 2000-07-07 2005-08-24 精工爱普生株式会社 驱动电流驱动元件的驱动电路及其方法
TWI292143B (en) 2000-07-07 2008-01-01 Seiko Epson Corp Circuit, driver circuit, organic electroluminescent display device electro-optical device, electronic apparatus, method of controlling the current supply to an organic electroluminescent pixel, and method for driving a circuit
US6879110B2 (en) 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
JP2002108285A (ja) 2000-07-27 2002-04-10 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4906022B2 (ja) 2000-08-10 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型ｅｌ表示装置及び電子機器
SG114502A1 (en) 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
JP4024557B2 (ja) * 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
US7352133B2 (en) 2002-08-05 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置

Also Published As

Publication number Publication date
AU2003260952A1 (en) 2004-03-29
US20060186832A1 (en) 2006-08-24
KR100958048B1 (ko) 2010-05-14
US20100289840A1 (en) 2010-11-18
US8248330B2 (en) 2012-08-21
US7112927B2 (en) 2006-09-26
CN101707044A (zh) 2010-05-12
US7796099B2 (en) 2010-09-14
TWI354975B (en) 2011-12-21
US20040046718A1 (en) 2004-03-11
CN101707044B (zh) 2014-04-09
KR20050057173A (ko) 2005-06-16
WO2004023445A1 (en) 2004-03-18
TW200406733A (en) 2004-05-01
JP2011085942A (ja) 2011-04-28
CN1679072A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
JP5063769B2 (ja) 表示装置
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
KR101089050B1 (ko) 반도체 장치
US20120069059A1 (en) Organic Light Emitting Diode Display Device and Low Power Driving Method Thereof
JP4823477B2 (ja) 表示装置及びその駆動方法
US8274458B2 (en) Method of driving light-emitting device
US9613565B2 (en) Light emitting device
JP4447230B2 (ja) 発光装置及びそれを用いた電子機器
JP2004118184A (ja) 発光装置とその駆動方法
JP2002049354A (ja) 自発光装置およびそれを用いた電気器具
JP4463509B2 (ja) 発光装置
JP2008191685A (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees