JP4425574B2 - 素子基板及び発光装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関する。
【０００２】
【従来の技術】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため近年、発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、ＯＬＥＤ（Organic Light Emitting Diode）や、ＦＥＤ（Field Emission Display）に用いられているＭＩＭ型の電子源素子（電子放出素子）等を含んでいる。
【０００３】
なお発光装置とは、パネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、パネルが完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【０００４】
発光素子の１つであるＯＬＥＤ（Organic Light Emitting Diode）は、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０００５】
次に、一般的な発光装置の画素の構成とその駆動について簡単に説明する。図７に示した画素は、スイッチング用トランジスタ７００、消去用トランジスタ７０８、駆動用トランジスタ７０１と、容量素子７０２と、発光素子７０３とを有している。スイッチング用トランジスタ７００は、ゲートが第１の走査線７０５に接続されており、ソースとドレインが一方は信号線７０４に、もう一方は駆動用トランジスタ７０１のゲートに接続されている。駆動用トランジスタ７０１は、ソースが電源線７０６に接続されており、ドレインが発光素子７０３の陽極に接続されている。消去用トランジスタ７０８は、ゲートが第２の走査線７０９に接続されており、ソースが電源線７０６に、ドレインが駆動用トランジスタ７０１のゲートに接続されている。発光素子７０３の陰極は対向電極７０７に接続されている。容量素子７０２は駆動用トランジスタ７０１のゲートとソース間の電位差を保持するように設けられている。また、電源線７０６、対向電極７０７には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。
【０００６】
第１の走査線７０５の信号によりスイッチング用トランジスタ７００がオンになると、信号線７０４に入力されたビデオ信号が駆動用トランジスタ７０１のゲートに入力される。この入力されたビデオ信号の電位と電源線７０６の電位差が駆動用トランジスタ７０１のゲート・ソース間電圧Ｖｇｓとなり、発光素子７０３に電流が供給され、発光素子７０３が発光する。
【０００７】
【発明が解決しようとする課題】
ところで、例えば、ポリシリコンを用いたトランジスタは、電界効果移動度が高く、オン電流が大きいので、発光装置のトランジスタとして適している。しかし、ポリシリコンを用いたトランジスタは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問題点を有している。
【０００８】
図７に示した画素において、駆動用トランジスタ７０１のドレイン電流が画素毎にばらつくと、ビデオ信号の電位が同じであっても駆動用トランジスタ７０１のドレイン電流が画素間で異なり、結果的に発光素子７０３の輝度ムラが生じてしまうという問題があった。
【０００９】
ドレイン電流のばらつきを抑制する手段として、特願２００３−００８７１９号で提案した、駆動用トランジスタ７０１のＬ／Ｗ（Ｌ：チャネル長、Ｗ：チャネル幅）を大きくする方法がある。ここで、駆動用トランジスタ７０１の飽和領域におけるドレイン電流Ｉｄｓは式１で与えられる。
【００１０】
【式１】
Ｉｄｓ＝β（Ｖｇｓ−Ｖｔｈ）²／２
【００１１】
式１から、駆動用トランジスタ７０１の飽和領域におけるドレイン電流ＩｄｓはＶｇｓの僅かな変化に対しても流れる電流に大きく影響するため、発光素子７０３が発光している期間に駆動用トランジスタ７０１のゲート・ソース間に保持した電圧Ｖｇｓが変化しないように注意する必要がある。そのためには駆動用トランジスタ７０１のゲート・ソース間に設けられた容量素子７０２の容量を大きくすることや、スイッチング用トランジスタ７００、消去用トランジスタ７０８のオフ電流を低く抑える必要がある。
【００１２】
スイッチング用トランジスタ７００、消去用トランジスタ７０８のオフ電流を低く抑えること、且つ、大きな容量を充電するためにスイッチング用トランジスタ７００、消去用トランジスタ７０８のオン電流を高くすることはトランジスタ作製プロセスにおいては難しい課題である。
【００１３】
また、スイッチング用トランジスタ７００、消去用トランジスタ７０８のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ７０１のＶｇｓが変化してしまうという問題もある。これは、駆動用トランジスタ７０１のゲートにつく寄生容量によるものである。
【００１４】
本発明は上述した問題に鑑み、スイッチング用トランジスタ７００、消去用トランジスタ７０８のオフ電流を低く抑えたり、容量素子７０２の容量も大きくしたりしなくても、発光素子に流れる電流に影響しない。また、寄生容量による影響も受けにくい、且つ、駆動用トランジスタ７０１の特性のばらつきに起因する、画素間における発光素子７０３の輝度ムラを抑えることができる発光装置及び素子基板の提案を課題とする。
【００１５】
【課題を解決するための手段】
本発明では、駆動用トランジスタのゲートは、第１の走査線又は第２の走査線に接続する。前記駆動用トランジスタのゲートと第１の走査線を接続した時には、スイッチング用トランジスタがオフしている期間に、前記駆動用トランジスタはオンし、前記駆動用トランジスタは飽和領域で動作し、電流を流せる状態にしておく。また、前記駆動用トランジスタのゲートと第２の走査線を接続した時には、消去用トランジスタがオフしている期間に、前記駆動用トランジスタはオンし、前記駆動用トランジスタは飽和領域で動作し、電流を流せる状態にしておく。そして、前記駆動用トランジスタと直列に線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する。
【００１６】
前記電流制御用トランジスタは線形領域で動作するため前記電流制御用トランジスタのソース・ドレイン間電圧Ｖｄｓは小さく、前記電流制御用トランジスタのゲート・ソース間電圧Ｖｇｓの僅かな変動は、発光素子に流れる電流に影響しない。発光素子に流れる電流は飽和領域で動作する前記駆動用トランジスタにより決定される。前記駆動用トランジスタのゲートの電位は前記第２の走査線の電位であり、前記駆動用トランジスタのソースの電位は前記電流制御用トランジスタのドレインの電位であり、前記駆動用トランジスタのＶｇｓは発光素子が発光している期間不変である。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、前記スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、前記電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００１７】
また、前記スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００１８】
【発明の実施の形態】
（実施の形態１）
図１に、本発明の発光装置が有する画素の一実施形態を示す。図１に示す画素は、発光素子１０４と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）１０１と、発光素子１０４に流れる電流値を制御する駆動用トランジスタ１０２、発光素子１０４への電流の供給を制御する電流制御用トランジスタ１０３、電流制御用トランジスタ１０３を強制的にオフさせるためのトランジスタ（消去用トランジスタ）１０６とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子１０５を設けても良い。
【００１９】
駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は同じ極性を有し、消去用トランジスタ１０６及び駆動用トランジスタ１０２は互いに異なる極性を有する。スイッチング用トランジスタ１０１および消去用トランジスタ１０６はN型トランジスタを用いてもよいし、P型トランジスタを用いてもよい。
【００２０】
本発明では、駆動用トランジスタ１０２を飽和領域で、電流制御用トランジスタ１０３を線形領域で動作させる。
【００２１】
また、駆動用トランジスタ１０２のＬをＷより長く、電流制御用トランジスタ１０３のＬをＷと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ１０２のＷに対するＬの比が５以上にするとよい。また、駆動用トランジスタ１０２のチャネル長をＬ１、チャネル幅をＷ１、電流制御用トランジスタ１０３のチャネル長をＬ２、チャネル幅をＷ２とすると、Ｌ１／Ｗ１：Ｌ２／Ｗ２＝Ｘ：１のとき、Ｘは５以上６０００以下とするのが望ましい。例としては、Ｌ１／Ｗ１＝５００μｍ／３μｍ、Ｌ２／Ｗ２＝３μｍ／１００μｍという場合が挙げられる。
【００２２】
また、駆動用トランジスタ１０２にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
【００２３】
スイッチング用トランジスタ１０１のゲートは、第1の走査線Ｇaｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１０３のゲートに接続されている。消去用トランジスタ1０６のゲートは、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用トランジスタ1０６のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が電流制御用トランジスタ１０３のゲートに接続されている。駆動用トランジスタ１０２のゲートは第２の走査線Ｇeｊ（ｊ＝１〜ｙ）に接続されている。そして駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０２及び電流制御用トランジスタ１０３のドレイン電流として発光素子１０４に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子１０４と接続されている。本実施の形態では、電流制御用トランジスタ１０３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ１０２のドレインが発光素子１０４の画素電極に接続される。
【００２４】
なお駆動用トランジスタ１０２のソースを電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用トランジスタ１０３のドレインを発光素子１０４の画素電極に接続してもよい。
【００２５】
発光素子１０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図１のように、陽極が駆動用トランジスタ１０２と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子１０４の対向電極と、電源線Ｖｉ（ｉ＝１〜ｘ）のそれぞれには、発光素子１０４に順バイアス方向の電流が供給されるように、電位差が設けられている。
【００２６】
容量素子１０５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ１０３のゲートに接続されている。容量素子１０５はスイッチング用トランジスタ１０１が非選択状態（オフ状態）にある時、容量素子１０５の電極間の電位差を保持するために設けられている。なお図１では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子１０５を設けない構成にしても良い。
【００２７】
図１では駆動用トランジスタ１０２および電流制御用トランジスタ１０３をＰ型トランジスタとし、駆動用トランジスタ１０２のドレインと発光素子１０４の陽極とを接続した。逆に駆動用トランジスタ１０２および電流制御用トランジスタ１０３をＮ型トランジスタとするならば、駆動用トランジスタ１０２のソースと発光素子１０４の陰極とを接続する。この場合、発光素子１０４の陰極が画素電極、陽極が対向電極となる。
【００２８】
次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間、データ保持期間、消去期間とに分けて説明することができる。図１９（Ａ）に、書き込み期間においてビデオ信号によって駆動用トランジスタ１０２及び電流制御用トランジスタ１０３がオンの場合の動作を、図１９（Ｂ）に、書き込み期間において電流制御用トランジスタ１０３がオフの場合の動作を示す。また図１９（Ｃ）に、保持期間において電流制御用トランジスタ１０３がオンの場合の動作を、図１９（Ｄ）に、消去期間における動作を示す。なお、図１９（Ａ）〜図１９（Ｄ）では動作を分かり易くするために、スイッチング素子として用いるスイッチング用トランジスタ１０１と、電流制御用トランジスタ１０３と、消去用トランジスタ１０６とをスイッチとして示す。
【００２９】
まず書き込み期間において第１の走査線Ｇaｊ（ｊ＝１〜ｙ）の電位を制御することで、第１の走査線Ｇaｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０１をオンにする。そして、信号線Ｓｉ（１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ１０１を介して電流制御用トランジスタ１０３のゲートに入力される。なお、このとき第２の走査線Ｇeｊ（ｊ＝１〜ｙ）にゲートが接続されている消去用トランジスタ１０６はオフ状態であり、駆動用トランジスタ１０２は、消去用トランジスタ１０６と極性が異なるため、オン状態である。
【００３０】
ビデオ信号によって電流制御用トランジスタ１０３がオンになる場合は、図１９（Ａ）に示すように、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子１０４に供給される。このとき電流制御用トランジスタ１０３は線形領域で動作しているため、発光素子１０４に流れる電流は、飽和領域で動作する駆動用トランジスタ１０２と発光素子１０４の電圧電流特性によって決まる。そして発光素子１０４は、供給される電流に見合った高さの輝度で発光する。
【００３１】
また、図１９（Ｂ）に示すように、ビデオ信号によって電流制御用トランジスタ１０３がオフになる場合は、発光素子１０４への電流の供給は行なわれず、発光素子１０４は発光しない。
【００３２】
データ保持期間では、第１の走査線Ｇaｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ１０１をオフにし、書き込み期間において電流制御用トランジスタ１０３のゲートに書き込まれたビデオ信号の電位を保持する。なお第２の走査線Ｇeｊ（ｊ＝１〜ｙ）の電位は書き込み期間時と同電位である。書き込み期間において電流制御用トランジスタ１０３をオンにした場合、ビデオ信号の電位は容量素子１０５によって保持されているので、図１９（Ｃ）に示すように、発光素子１０４への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ１０３をオフにした場合、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０４への電流の供給は行なわれていない。
【００３３】
消去期間では、図１９（Ｄ）に示すように、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）の電位を制御することで、消去用トランジスタ１０６をオン、駆動用トランジスタ１０２をオフにする。電源線Ｖ（１〜ｘ）の電位が消去用トランジスタ１０６を介して電流制御用トランジスタ１０３のゲートに与えられるため、電流制御用トランジスタ１０３がオフになる。よって、電源線Ｖ（１〜ｘ）から発光素子１０４に電流が供給されない状態を作り出すことができる。
【００３４】
電流制御トランジスタ１０３のゲート電位は保持されるので、消去期間中、消去用トランジスタ１０６をオンしつづけてもよいし、消去期間よりも短い期間だけオンさせてもよい。
【００３５】
なお、駆動用トランジスタ１０２のゲートは、1行前の第２の走査線に接続しても良いし、1行後の第２の走査線に接続しても良い。
【００３６】
上記構成により、電流制御用トランジスタ１０３は線形領域で動作するため電流制御用トランジスタ１０３のソース・ドレイン間電圧Ｖｄｓは小さく、電流制御用トランジスタ１０３のゲート・ソース間電圧Ｖｇｓの僅かな変動は、発光素子１０４に流れる電流に影響しない。発光素子１０４に流れる電流は飽和領域で動作する駆動用トランジスタ１０２により決定される。よって、電流制御用トランジスタ１０３のゲート・ソース間に設けられた容量素子１０５の容量を大きくしたり、スイッチング用トランジスタ１０１のオフ電流を低く抑えなくても、発光素子１０４に流れる電流に影響しない。また、電流制御用トランジスタ１０３のゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００３７】
なおアクティブマトリクス型の発光装置は、ビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされている。図２０に、アクティブマトリクス型の発光装置における駆動方法の分類を、体系的に示す。
【００３８】
図２０に示すように、アクティブマトリクス型の発光装置における駆動方法は、大まかに、ビデオ信号がデジタルのものと、アナログのものとに分類できる。そしてアナログに分類される発光装置は、さらに、発光素子に流す電流値をアナログ的に変調させる電流変調と、インバータのオンとオフの長さを変化させることで、階調を表現する時間変調とに分類される。電流変調の発光装置は、Ｔｒ特性補正回路ありのものと、なしのものに分類できる。Ｔｒ特性補正回路とは、駆動用トランジスタの特性ばらつきを補正する回路であり、閾値のみ補正する回路や電流値（閾値、移動度等すべて含む）を補正する回路がある。
【００３９】
電流変調に分類されるＴｒ特性補正回路ありの発光装置は、さらに電圧プログラミングで閾値補正をするものと、電流プログラミングで電流値補正をするものとに分類される。電圧プログラミングは、ビデオ信号を電圧で入力し、駆動用トランジスタの閾値のばらつきを補正するものである。一方、電流プログラミングは、駆動用トランジスタの電流値（閾値、移動度もすべて含む）のばらつきを補正するものである。ビデオ信号は電流で入力する。発光素子は電流駆動素子であり、電流によって発光輝度が決まるのでデータとして電流値を用いた方が直接的である。
【００４０】
そして、電流プログラミングで電流値補正をする発光装置は、さらに電流ミラー型と、電流ミラーを用いないタイプに分類される。電流ミラー型は、カレントミラー回路を利用したピクセル回路で、電流を設定するトランジスタと発光素子への電流供給を行うトランジスタを別々に配置する。ミラーとなる２つのトランジスタの特性が揃っていることが大前提となる。電流ミラーを用いないタイプの発光装置は、カレントミラー回路を用いず、１つのトランジスタで電流設定と発光素子への電流供給を行う。
【００４１】
一方、デジタルに分類される発光装置は、面積階調と時間諧調に分類される。面積階調は画素内にサブピクセルを設け、その発光面積に１：２：４：８：…のように重みをつけて、その選択により階調表示を行うものである。時間諧調は、１フレームを幾つかのサブフレームに分け、それぞれの発光時間に１：２：４：８：…のように重みをつけ、その選択によって階調表示を行うものである。
【００４２】
時間諧調は、DPS(Display Period Separated)駆動と、SES(Simultaneous Erasing Scan)駆動とに分類される。DPS駆動は、サブフレームがそれぞれ、データ書き込み期間(Addressing Period)と発光期間(Lighting Period)の２つの部分より構成される。DPS駆動については、” M .Mizukami, et al. ,6-Bit Digital VGA OLED, SID00 Digest,p.912”に記載されている。SES駆動は、消去用トランジスタを用いることで、データ書き込み期間と発光期間を重ねることができ、発光素子の発光期間を長くすることができる。SES駆動については、”K .Inukai, et al. , 4.0-in. TFT-OLED Displays and a Novel Digital Driving Method , SID00 Digest,p.924”に記載されている。
【００４３】
SES駆動はさらに、定電流駆動と定電圧駆動とに分類される。定電流駆動は発光素子を一定電流で駆動するものであり、発光素子の抵抗変化によらず、一定電流が流れる。定電圧駆動は、発光素子を一定電圧で駆動するものである。
【００４４】
定電流駆動の発光装置は、さらにＴｒ特性補正回路ありのものと、なしのものとに分類される。Ｔｒ特性補正回路ありの発光装置は、国際公開番号ＷＯ０３／０２７９９７に記載されている発光装置の駆動（ＣＣＴ１）のものと、特願２００２−０５６５５５号公報に記載されている発光装置の駆動（ＣＣＳＰ）のものとがある。Ｔｒ特性補正回路なしの発光装置は、さらに、駆動Ｔｒ ロングチャネル長のものと、発光時ゲート電位固定法のものとに分類される。駆動Ｔｒ ロングチャネル長については、特願２００２−０２５０６５号公報に記載されている。駆動Ｔｒ ロングチャネル長は、定電流駆動時の駆動用トランジスタの特性ばらつきを抑制するものである。ゲート長を超ロングにすることで、閾値近傍のＶｇｓを使わないため各画素の発光素子に流れる電値のばらつきを低減できる。
【００４５】
発光時ゲート電位固定法は、発光素子の発光期間、駆動用トランジスタのゲートを駆動用トランジスタがオンする電位で固定することで、駆動用トランジスタのＶｇｓを一定にし、表示不良を改善するものである。データは駆動用トランジスタと直列に配置された電流制御用トランジスタのゲートに入力される。そして発光時ゲート電位固定法の発光装置の発光装置にも、駆動Ｔｒ ロングチャネル長のものがある。本発明の発光装置は、発光時ゲート電位固定法の駆動Ｔｒ ロングチャネル長に分類される。
【００４６】
図２１に、ビデオ信号がデジタルの発光装置において、ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧を示す。図２１に示すように、発光素子の発光時において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。
【００４７】
ビデオ信号が定電圧（ＣＶ）のものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に流れる電流が一定のもの（ＣＶＣＣ）とがある。またビデオ信号が定電流（ＣＣ）のものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に流れる電流が一定のもの（ＣＣＣＣ）とがある。
【００４８】
（実施の形態２）
本実施の形態では、本発明の発光装置が有する画素の、図１とは異なる形態について説明する。
【００４９】
図２に示す画素は、発光素子２０４と、スイッチング用トランジスタ２０１、駆動用トランジスタ２０２、電流制御用トランジスタ２０３、消去用トランジスタ２０６とを有している。上記素子に加えて容量素子２０５を画素に設けても良い。
【００５０】
駆動用トランジスタ２０２及び電流制御用トランジスタ２０３は同じ極性を有し、スイッチング用トランジスタ２０１及び駆動用トランジスタ２０２は互いに異なる極性を有する。本発明では、駆動用トランジスタ２０２を飽和領域で、電流制御用トランジスタ２０３を線形領域で動作させる。
【００５１】
また、駆動用トランジスタ２０２のＬをＷより長く、電流制御用トランジスタ２０３のＬをＷと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ２０２のＷに対するＬの比が５以上にするとよい。
【００５２】
また、駆動用トランジスタ２０２にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
【００５３】
また、スイッチング用トランジスタ２０１および消去用トランジスタ２０６はN型トランジスタを用いてもよいし、P型トランジスタを用いてもよい。
【００５４】
スイッチング用トランジスタ２０１のゲートは、第1の走査線Ｇaｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ２０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ２０３のゲートに接続されている。また消去用トランジスタ２０６のゲートは、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されており、ソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が電流制御用トランジスタ１０３のゲートに接続されている。駆動用トランジスタ２０２のゲートは第１の走査線Ｇaｊ（ｊ＝１〜ｙ）に接続されている。そして駆動用トランジスタ２０２及び電流制御用トランジスタ２０３は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のドレイン電流として発光素子２０４に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子２０４と接続されている。本実施の形態では、電流制御用トランジスタ２０３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ２０２のドレインが発光素子２０４の画素電極に接続される。
【００５５】
なお駆動用トランジスタ２０２のソースを電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用トランジスタ１０３のドレインを発光素子２０４の画素電極に接続してもよい。
【００５６】
発光素子２０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図２のように、陽極が駆動用トランジスタ２０２と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子２０４の対向電極と、電源線Ｖｉ（ｉ＝１〜ｘ）のそれぞれには、発光素子２０４に順バイアス方向の電流が供給されるように、電位差が設けられている。
【００５７】
容量素子２０５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ２０３のゲートに接続されている。容量素子２０５はスイッチング用トランジスタ２０１が非選択状態（オフ状態）にある時、容量素子２０５の電極間の電位差を保持するために設けられている。なお図２では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子２０５を設けない構成にしても良い。
【００５８】
図２では駆動用トランジスタ２０２および電流制御用トランジスタ２０３をＰ型トランジスタとし、駆動用トランジスタ２０２のドレインと発光素子２０４の陽極とを接続した。逆に駆動用トランジスタ２０２および電流制御用トランジスタ２０３をＮ型トランジスタとするならば、駆動用トランジスタ２０２のソースと発光素子２０４の陰極とを接続する。この場合、発光素子２０４の陰極が画素電極、陽極が対向電極となる。
【００５９】
次に、図２に示した画素の駆動方法について説明する。図２に示す画素は、その動作を書き込み期間、データ保持期間、消去期間とに分けて説明することができる。
【００６０】
まず書き込み期間において第１の走査線Ｇaｊ（ｊ＝１〜ｙ）の電位を制御することで、第１の走査線Ｇaｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ２０１がオンになる。そして、信号線Ｓ（１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ２０１を介して電流制御用トランジスタ２０３のゲートに入力され、容量素子１０５によって保持される。なお、このとき第２の走査線Ｇeｊ（ｊ＝１〜ｙ）にゲートが接続されている消去用トランジスタ２０６はオフ状態であり、第１の走査線Ｇaｊ（ｊ＝１〜ｙ）にゲートが接続されている駆動用トランジスタ２０２は、スイッチング用トランジスタ２０１と極性が異なるためオフ状態である。
【００６１】
データ保持期間では、第１の走査線Ｇaｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ２０１をオフ、駆動用トランジスタをオンにし、書き込み期間において電流制御用トランジスタ２０３のゲートに書き込まれたビデオ信号の電位を保持する。なお第２の走査線Ｇeｊ（ｊ＝１〜ｙ）の電位は書き込み期間時と同電位である。
【００６２】
書き込まれたビデオ信号の電位により、電流制御用トランジスタ２０３がオンした場合、第１の走査線Ｇaｊ（ｊ＝１〜ｙ）の電位により駆動用トランジスタ２０２はオン状態のため、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子２０４に供給される。このとき電流制御用トランジスタ２０３は線形領域で動作しているため、発光素子２０４に流れる電流は、飽和領域で動作する駆動用トランジスタ２０２と発光素子２０４の電圧電流特性によって決まる。そして発光素子２０４は、供給される電流に見合った高さの輝度で発光する。逆に、書き込まれたビデオ信号の電位により、電流制御用トランジスタ２０３がオフした場合、発光素子２０４への電流の供給は行なわれていない。
【００６３】
消去期間では、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）の電位を制御することで、消去用トランジスタ２０６がオンになる。なお第１の走査線Ｇaｊ（ｊ＝１〜ｙ）の電位はデータ保持期間時と同電位である。電源線Ｖ（１〜ｘ）の電位が消去用トランジスタ２０６を介して電流制御用トランジスタ２０３のゲートに与えられるため、電流制御用トランジスタ２０３がオフになる。よって、電源線Ｖ（１〜ｘ）から発光素子２０４に電流が供給されない状態を作り出すことができる。
【００６４】
電流制御トランジスタ２０３のゲート電位は保持されるので、消去期間中消去用トランジスタ２０６をオンしつづけてもよいし、消去期間よりも短い期間だけオンさせてもよい。
【００６５】
なお、駆動用トランジスタ２０２のゲートは、1行前の第１の走査線に接続しても良いし、1行後の第１の走査線に接続しても良い。
【００６６】
上記構成により、電流制御用トランジスタ２０３は線形領域で動作するため電流制御用トランジスタの２０３ソース・ドレイン間電圧Ｖｄｓは小さく、電流制御用トランジスタ２０３のゲート・ソース間電圧Ｖｇｓの僅かな変動は、発光素子２０４に流れる電流に影響しない。発光素子２０４に流れる電流は飽和領域で動作する駆動用トランジスタ２０２により決定される。よって、電流制御用トランジスタ２０３のゲート・ソース間に設けられた容量素子２０５の容量を大きくしたり、スイッチング用トランジスタ２０１のオフ電流を低く抑えなくても、発光素子２０４に流れる電流に影響しない。また、電流制御用トランジスタ２０３のゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００６７】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が形成される前の一形態に相当する。
【００６８】
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００６９】
【実施例】
以下に、本発明の実施例について記載する。
【００７０】
[実施例１]
アクティブマトリクス型表示装置に本発明の画素構成が使用される場合、その構成と駆動について説明する。
【００７１】
図８に外部回路のブロック図とパネルの概略図を示す。
【００７２】
図８に示すように、アクティブマトリクス型表示装置は外部回路８００４及びパネル８０１０を有する。外部回路８００４はＡ／Ｄ変換部８００１、電源部８００２及び信号生成部８００３を有する。Ａ／Ｄ変換部８００１はアナログ信号で入力された映像データ信号をデジタル信号（ビデオ信号）に変換し、信号線駆動回路８００６へ供給する。電源部８００２はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路８００６、第１の走査線駆動回路８００７、第２の走査信号線駆動回路８０１２、発光素子８０１１、信号生成部８００３等に供給する。信号生成部８００３には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路８００６、第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２を駆動するためのクロック信号等を生成する。
【００７３】
外部回路８００４からの信号及び電源はＦＰＣを通し、パネル８０１０内のＦＰＣ接続部８００５から内部回路等に入力される。
【００７４】
また、パネル８０１０は基板８００８上に、ＦＰＣ接続部８００５、内部回路が配置され、また、発光素子８０１１を有する。内部回路は信号線駆動回路８００６、第１の走査線駆動回路８００７、第２の走査線駆動回路８０１２及び画素部８００９を有する。前記画素部８００９に本発明の実施形態に挙げたいずれかの画素構成を採用することができる。
【００７５】
基板中央には画素部８００９が配置され、その周辺には、信号線駆動回路８００６、第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２が配置されている。発光素子８０１１及び、前記発光素子の対向電極は画素部８００９全体面に形成されている。
【００７６】
動作について、図９及び図４を用い説明する。図９に第１の走査線駆動回路８００７のブロック図を、図４に信号線駆動回路８００６のブロック図を示す。
【００７７】
第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２はＤ−フリップフロップ９００１を複数段用いてなるシフトレジスタ９００２、レベルシフタ９００３及びバッファ９００４等を有する。
【００７８】
入力される信号はクロック信号線（Ｇ−ＣＫ）、反転クロック信号線（Ｇ−ＣＫＢ）及びスタートパルス（Ｇ−ＳＰ）とする。なお、第２の走査線駆動回路８０１２の構成は第１の走査線駆動回路８００７と同様とするが、前記スタートパルス（Ｇ−ＳＰ）のタイミング及びパルス幅はそれぞれ異なる。
【００７９】
また、信号線駆動回路８００６はＤ−フリップフロップ４００１を複数段用いてなるシフトレジスタ４００２、データラッチ回路４００３、ラッチ回路４００４、レベルシフタ４００５及びバッファ４００６等を有する。
【００８０】
入力される信号はクロック信号線（Ｓ−ＣＫ）、反転クロック信号線（Ｓ−ＣＫＢ）、スタートパルス（Ｓ−ＳＰ）、ビデオ信号（ＤＡＴＡ）及びラッチパルス（ＬａｔｃｈＰｕｌｓｅ）とする。
【００８１】
まず、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、第１の走査信号線駆動回路８００７のシフトレジスタ９００２より、順次サンプリングパルスが出力され、走査線Ｇ１〜Ｇｍが順に選択される。
【００８２】
次に、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、シフトレジスタ４００２より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路４００３へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。
【００８３】
最終段のデータラッチ回路４００３においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路４００３において保持されているビデオ信号は一斉にラッチ回路４００４へと転送される。その後、レベルシフタ４００５においてレベルシフトされ、バッファ４００６において整形された後、信号線Ｓ１からＳｎへ一斉に出力される。その際、走査線駆動回路８００７によって選択された第１の走査線の画素へ、Ｈレベル、Ｌレベルが入力され、発光素子８０１１の発光、非発光を制御する。
【００８４】
このとき、発光素子８０１１の発光期間においては、第２の走査線駆動回路８０１２からそれぞれの第２の走査線へ駆動用トランジスタがオンする電位が出力される。また、所望の発光期間が終了し、非発光期間に移ると、前記駆動用トランジスタがオフする電位が出力される。
【００８５】
本実施例にて示したアクティブマトリクス型表示装置はパネル８０１０と外部回路８００４が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、ＯＬＥＤを使用したものとしたが、ＯＬＥＤ以外の発光素子を利用した発光装置でもよい。また、信号線駆動回路８００６内にレベルシフタ４００５及びバッファ４００６が無くてもよいし、第１の走査線駆動回路８００７及び第２の走査線駆動回路８０１２内にレベルシフタ９００３及びバッファ９００４が無くてもよい。
【００８６】
[実施例２]
本実施例では、実施形態の図３において説明した、駆動トランジスタのゲート電極に印加される電圧を赤色、緑色、青色の画素ごとに分けることで、ホワイトバランス調節する方法を採用した場合の、第２の走査線駆動回路の一実施例について説明する。図１０に本実施例の走査線駆動回路のブロック図を示し、図３に本実施例の画素を示す。
【００８７】
第２の走査線駆動回路８０１２はＤ−フリップフロップ１００１を複数段用いてなるシフトレジスタ１００２、レベルシフタ１００３及びバッファ１００４等を有する。
【００８８】
入力される信号はクロック信号線（Ｇ−ＣＫ）、反転クロック信号線（Ｇ−ＣＫＢ）及びスタートパルス（Ｇ−ＳＰ）とする。
【００８９】
また、走査線Ｇｅｒｊ（ｊ＝１〜ｙ）、Ｇｅｇｊ（ｊ＝１〜ｙ）、Ｇｅｂｊ（ｊ＝１〜ｙ）ごとに接続されるバッファ１００４の電源線を分ける。具体的には前記走査線Ｇｅｒｊに接続されるバッファには電源線Ｒを接続し、前記走査線Ｇｅｇｊに接続されるバッファには電源線Ｇを接続し、前記走査線Ｇｅｂｊに接続されるバッファには電源線Ｂを接続する。また、バッファ１００４を設けない場合は、レベルシフタ１００３の電源線を走査線Ｇｅｒｊ、Ｇｅｇｊ、Ｇｅｂｊごとに分けてもよい。
【００９０】
また、赤の画素３０１の消去には走査線Ｇｅｒｊ、緑の画素３０２の消去には走査線Ｇｅｇｊ、青の画素３０３の消去には走査線Ｇｅｂｊを用いる。
【００９１】
[実施例３]
本実施例では、図１に示した画素の、上面図の一実施例について説明する。図５に本実施例の画素の上面図を示す。
【００９２】
５００１は信号線、５００２は電源線に相当し、５００４は第１走査線、５００３は第２走査線に相当する。本実施例では、信号線５００１と電源線５００２は同じ導電膜で形成し、第１走査線５００４と第２走査線５００３は同じ導電膜で形成する。また５００５はスイッチング用トランジスタであり、第１走査線５００４の一部がそのゲート電極として機能する。また、５００７は駆動用トランジスタであり、第２走査線５００３の一部がそのゲート電極として機能する。５００８は電流制御用トランジスタに相当する。駆動用トランジスタ５００７は、そのＬ／Ｗが電流制御用トランジスタ５００８よりも大きくなるように、活性層が曲がりくねっている。５００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）５０１０において発光する。
【００９３】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【００９４】
[実施例４]
本実施例では、駆動用トランジスタと電流制御用トランジスタがP型の場合における、画素の断面構造について説明する。
【００９５】
図１２（Ａ）に、駆動用トランジスタ１２２１がP型で、発光素子１２２２から発せられる光が陽極１２２３側に抜ける場合の、画素の断面図を示す。図１２（Ａ）では、発光素子１２２２の陽極１２２３と駆動用トランジスタ１２２１が電気的に接続されており、陽極１２２３上に電界発光層１２２４、陰極１２２５が順に積層されている。陰極１２２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層１２２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極１２２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極１２２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００９６】
陽極１２２３と、電界発光層１２２４と、陰極１２２５とが重なっている部分が発光素子１２２２に相当する。図１２（Ａ）に示した画素の場合、発光素子１２２２から発せられる光は、白抜きの矢印で示すように陽極１２２３側に抜ける。
【００９７】
図１２（Ｂ）に、駆動用トランジスタ１２０１がｎ型で、発光素子１２０２から発せられる光が陽極１２０５側に抜ける場合の、画素の断面図を示す。図１２（Ｂ）では、発光素子１２０２の陰極１２０３と駆動用トランジスタ１２０１が電気的に接続されており、陰極１２０３上に電界発光層１２０４、陽極１２０５が順に積層されている。陰極１２０３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層１２０４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極１２０３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極１２０５は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００９８】
陰極１２０３と、電界発光層１２０４と、陽極１２０５とが重なっている部分が発光素子１２０２に相当する。図１２（Ｂ）に示した画素の場合、発光素子１２０２から発せられる光は、白抜きの矢印で示すように陽極１２０５側に抜ける。
【００９９】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【０１００】
[実施例５]
本発明の画素構成を用いた駆動タイミングの一例を、図１１を用いて説明する。
【０１０１】
図１１（A）はデジタル時間階調方式を用い、４ビット階調を表現する場合の例である。データ保持期間Ｔｓ１〜Ｔｓ４は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２³：２²：２¹：２⁰＝８：４：２：１としている。
【０１０２】
動作について説明する。まず、書き込み期間Tｂ1において、１行目から順に第１の走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力され、その電位によって各画素の発光、非発光が制御される。ビデオ信号の書き込みが完了した行においては、直ちにデータ保持期間Ts1へと移る。同じ動作が、最終行まで行われ、期間Ta1が終了する。このとき、データ保持期間Ts1が終了した行から順に書き込み期間Tｂ2へ移る。
【０１０３】
ここで、書き込み期間よりも短いデータ保持期間を有するサブフレーム期間(ここではＳＦ４が該当する)においては、データ保持期間の終了後、直ちに次の期間が開始しないよう、消去期間２１０２を設ける。消去期間において発光素子は、強制的に非発光状態とされる。
【０１０４】
ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、発光の順番はTs１〜Ts４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。
【０１０５】
また、図１１（Ｂ）に書き込みパルス及び消去パルスの例を示す。前記消去パルスは消去パルス▲１▼に示すように、１行ずつパルスを入力し、消去期間中は容量手段等によって保持してもよいし、消去パルス▲２▼に示すように、消去期間中ずっと、Ｈレベルを入力しつづけてもよい。尚、図１１（Ｂ）に示すパルスはいずれもスイッチング用トランジスタ及び消去用トランジスタがＮ型である場合であり、前記スイッチング用トランジスタ及び前記消去用トランジスタがＰ型である場合は、図１１（Ｂ）のパルスはいずれも反転する。
【０１０６】
[実施例６]
本発明の表示装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。
【０１０７】
具体的に前記電子機器として、携帯情報端末（携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図６に示す。
【０１０８】
図６（Ａ）表示ディスプレイであり、筐体６００１、音声出力部６００２、表示部６００３等を含む。本発明の表示装置は表示部６００３に用いることができる。表示装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
【０１０９】
図６（Ｂ）はモバイルコンピュータであり、本体６１０１、スタイラス６１０２、表示部６１０３、操作ボタン６１０４、外部インターフェイス６１０５等を含む。本発明の表示装置は表示部６１０３に用いることができる。
【０１１０】
図６（Ｃ）はゲーム機であり、本体６２０１、表示部６２０２、操作ボタン６２０３等を含む。本発明の表示装置は表示部６２０２に用いることができる。
【０１１１】
図６（Ｄ）は携帯電話であり、本体６３０１、音声出力部６３０２、音声入力部６３０３、表示部６３０４、操作スイッチ６３０５、アンテナ６３０６等を含む。本発明の表示装置は表示部６３０４に用いることができる。
【０１１２】
以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１１３】
[実施例７]
図１３を用いて、本発明の発光装置の、画素の断面構造について説明する。図１３に、基板７０００上に形成されている駆動用トランジスタ７００１を示す。駆動用トランジスタ７００１は第１の層間絶縁膜７００２で覆われており、第１の層間絶縁膜７００２上には樹脂等で形成されたカラーフィルタ７００３と、コンタクトホールを介して駆動用トランジスタ７００１のドレインと電気的に接続されている配線７００４が形成されている。なお、駆動用トランジスタ７００１と配線７００４の間に電流制御用トランジスタが設けられていても良い。
【０１１４】
そしてカラーフィルタ７００３及び配線７００４を覆うように、第１の層間絶縁膜７００２上に、第２の層間絶縁膜７００５が形成されている。なお、第１の層間絶縁膜７００２または第２の層間絶縁膜７００５は、プラズマＣＶＤ法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第１の層間絶縁膜７００２または第２の層間絶縁膜７００５として用いても良い。或いは第１の層間絶縁膜７００２または第２の層間絶縁膜７００５として、有機樹脂膜を用いても良い。
【０１１５】
第２の層間絶縁膜７００５上には、コンタクトホールを介して配線７００４に電気的に接続されている配線７００６が形成されている。配線７００６の一部は発光素子の陽極として機能している。配線７００６は、第２の層間絶縁膜７００５を間に挟んで、カラーフィルタ７００３と重なる位置に形成する。
【０１１６】
また第２の層間絶縁膜７００５上には隔壁として用いる有機樹脂膜７００８が形成されている。有機樹脂膜７００８は開口部を有しており、該開口部において陽極として機能する配線７００６と電界発光層７００９と陰極７０１０が重なり合うことで発光素子７０１１が形成されている。電界発光層７００９は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、有機樹脂膜７００８及び陰極７０１０上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【０１１７】
また有機樹脂膜７００８は、電界発光層７００９が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、１００℃〜２００℃、０．５〜１時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０^-7Ｔｏｒｒ以下とし、可能であるならば３×１０^-8Ｔｏｒｒ以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
【０１１８】
また有機樹脂膜７００８の開口部における端部は、有機樹脂膜７００８上に一部重なって形成されている電界発光層７００９に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、０．２〜２μｍ程度であることが望ましい。
【０１１９】
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、配線７００６と陰極７０１０が電界発光層７００９に形成された穴においてショートするのを防ぐことができる。また電界発光層７００９の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
【０１２０】
なお図１３では、有機樹脂膜７００８として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜７００８を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜７００８を形成した場合、開口部における端部が、Ｓ字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、０．２〜２μｍとすることが望ましい。
【０１２１】
配線７００６は透明導電膜を用いることができる。ＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。図１３では配線７００６としＩＴＯを用いている。配線７００６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄して研磨しても良い。またＣＭＰ法を用いた研磨後に、配線７００６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【０１２２】
また陰極７０１０は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Ｌｉを添加することで仕事関数が小さくなったＩＴＯを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
【０１２３】
なお、実際には図１３まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材７０１２でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりすると発光素子の信頼性が向上する。そして本発明では、カバー材７０１２にカラーフィルタ７０１３を設けても良い。
【０１２４】
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。
【０１２５】
[実施例８]
本実施例では、図１に示した画素において、駆動用トランジスタ１０２と電流制御用トランジスタ１０３の位置を入れ替えた場合の、画素の構成について説明する。
【０１２６】
図１４に本実施例の画素の回路図を示す。なお図１において既に示した素子や配線については、図１４においても同じ符号を付して示す。図１４に示した画素と図１に示した画素は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０２及び電流制御用トランジスタ１０３のドレイン電流として、発光素子１０４に供給されるところは同じである。ただし図１４では、駆動用トランジスタ１０２のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用トランジスタのドレインが発光素子１０４の画素電極に接続されている点において、図１に示す画素と異なっている。
【０１２７】
本実施例のように、駆動用トランジスタ１０２のソースを第１の電源線Ｖｉに接続することで、駆動用トランジスタ１０２のゲート・ソース間電圧Ｖｇｓが固定される。つまり、発光素子１０４が劣化しても、当然、飽和領域で動作する駆動用トランジスタ１０２のゲート・ソース間電圧Ｖｇｓは変動せずに固定されたままである。よって、通常トランジスタは飽和領域において線形領域よりも、ゲート・ソース間電圧Ｖｇｓの変動に対するドレイン電流の変動量が大きいが、本実施例では、発光素子１０４が劣化しても、飽和領域で動作する駆動用トランジスタ１０２のドレイン電流が変動するのを防ぐことができる。
【０１２８】
逆に、図１に示した画素のように、電流制御用トランジスタ１０３のソースを第１の電源線Ｖｉに、駆動用トランジスタ１０２のドレインを発光素子１０４の画素電極に接続する場合、電流制御用トランジスタ１０３のゲート・ソース間電圧Ｖｇｓは第１の電源線Ｖｉの電位とビデオ信号の電位によって決まり、駆動用トランジスタ１０２のソース・ドレイン間電圧Ｖｄｓに左右されない。飽和領域で動作する駆動用トランジスタ１０２は、線形領域で動作する電流制御用トランジスタ１０３に比べて、ソース・ドレイン間電圧Ｖｄｓが大きいが、図１のように、電流制御用トランジスタ１０３のゲート・ソース間電圧Ｖｇｓが駆動用トランジスタ１０２のソース・ドレイン間電圧Ｖｄｓに左右されない画素の場合、第１の電源線Ｖｉの電位とビデオ信号の電位との間の電位差を抑えて電流制御用トランジスタ１０３を駆動させることができ、消費電力低減に貢献することができる。
【０１２９】
[実施例９]
本実施例では、図１４に示した画素の、上面図の一実施例について説明する。ただし本実施例では、図１４に示した画素において、発光素子１０４の画素電極と電流制御用トランジスタ１０３のドレインとの間に抵抗を設ける例について示す。図１５に本実施例の画素の上面図を示す。
【０１３０】
５１０１は信号線、５１０２は電源線に相当し、５１０４は第１の走査線、５１０３は第２の走査線に相当する。本実施例では、信号線５１０１と電源線５１０２とは同じ導電膜で形成し、第１の走査線５１０４と第２の走査線５１０３は同じ導電膜で形成する。また５１０５はスイッチング用トランジスタであり、第１の走査線５１０４の一部がそのゲート電極として機能する。また５１０６は消去用トランジスタであり、第２の走査線５１０３の一部がそのゲート電極として機能する。５１０７は駆動用トランジスタ、５１０８は電流制御用トランジスタに相当する。また５１１３は半導体膜で形成された抵抗に相当する。駆動用トランジスタ５１０７は、そのＬ／Ｗが電流制御用トランジスタ５１０８よりも大きくなるように、活性層が曲がりくねっている。５１０９は画素電極に相当し、画素電極５１０９と、電界発光層（図示せず）と、陰極（図示せず）とが重なる領域（発光エリア）において、発光する。
【０１３１】
抵抗５１１３を設けることで、発光素子の画素電極５１０９として用いる導電膜を成膜した後、該導電膜をパターニングして画素電極を形成する前において、該導電膜に帯電した電荷により駆動用トランジスタ５１０７のドレインの電位が急激に変化し、駆動用トランジスタ５１０７が破壊されるのを防ぐことができる。
【０１３２】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【０１３３】
[実施例１０]
本実施例では、図１と図３に示した画素において、発光素子と駆動用トランジスタ１０２のドレインとの間に抵抗を設けた場合の、画素の構成について説明する。
【０１３４】
図１６（Ａ）に、図１の画素に抵抗を設けた画素の構成を示す。なお図１において既に示した素子や配線については、図１６（Ａ）においても同じ符号を付して示す。図１６（Ａ）は図１と異なり、発光素子１０４の画素電極と駆動用トランジスタ１０２のドレインとの間に、抵抗１０９を有する。
【０１３５】
次に図１６（Ｂ）に、図１６（Ａ）に示した画素において、駆動用トランジスタ１０２のゲートに印加される電圧を、赤色、緑色、青色の画素ごとに分けることで、ホワイトバランス調節する方法を採用した場合の、画素の構成を示す。図１６（Ｂ）では、赤色に対応した画素３０１において、赤色（Ｒ）用の第２の電源線Ｗｒｊが、駆動用トランジスタ１０２のゲートに接続されている。また、緑色に対応した画素３０２において、緑色（Ｇ）用の第２の電源線Ｗｇｊが、駆動用トランジスタ１０２のゲートに接続されている。また、青色に対応した画素３０３において、青色（Ｂ）用の第２の電源線Ｗｂｊが、駆動用トランジスタ１０２のゲートに接続されている。
【０１３６】
抵抗１０９を設けることで、発光素子１０４の画素電極として用いる導電膜を成膜した後、該導電膜をパターニングして画素電極を形成する前において、該導電膜に帯電した電荷により駆動用トランジスタ１０２のドレインの電位が急激に変化し、駆動用トランジスタ１０２が破壊されるのを防ぐことができる。
【０１３７】
なお本発明の発光装置は、例えば、対角４〜４．３インチ、隣接する発光素子を分離するための、隔壁として用いる層間膜の幅を２０μｍとし、ＶＧＡ（６４０×４８０）２００ｄｐｉで、画素のサイズを４５×１３５μｍとすることができる。
【０１３８】
[実施例１１]
図１７（Ａ）に、駆動用トランジスタ９０１１がｎ型で、発光素子９０１２から発せられる光が陰極９０１３側に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、駆動用トランジスタ９０１１のドレインと電気的に接続された透明導電膜９０１７上に、発光素子９０１２の陰極９０１３が成膜されており、陰極９０１３上に電界発光層９０１４、陽極９０１５が順に積層されている。そして陽極９０１５を覆うように、光を反射または遮蔽するための遮蔽膜９０１６が成膜されている。陰極９０１３は、仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極９０１３として用いることができる。そして電界発光層９０１４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極９０１５は光を透過する必要はないが、例えばＩＴＯ、ＩＴＳＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ等の透明導電膜を用いても良いし、ＴｉまたはＴｉＮを用いても良い。そして遮蔽膜９０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０１３９】
陰極９０１３と、電界発光層９０１４と、陽極９０１５とが重なっている部分が発光素子９０１２に相当する。図１７（Ａ）に示した画素の場合、発光素子９０１２から発せられる光は、白抜きの矢印で示すように陰極９０１３側に抜ける。
【０１４０】
図１７（Ｂ）に、駆動用トランジスタ９０３１がｐ型で、発光素子９０３２から発せられる光が陰極９０３５側に抜ける場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用トランジスタ９０３１のドレインと電気的に接続された配線９０３７上に、発光素子９０３２の陽極９０３３が成膜されており、陽極９０３３上に電界発光層９０３４、陰極９０３５が順に積層されている。上記構成によって、陽極９０３３において光が透過しても、該光は配線９０３７において反射される。陰極９０３５は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極９０３５として用いることができる。そして電界発光層９０３４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極９０３３は光を透過する必要はないが、図１７（Ａ）と同様に、透明導電膜を用いて形成することができるし、ＴｉＮまたはＴｉを用いることもできる。
【０１４１】
陽極９０３３と、電界発光層９０３４と、陰極９０３５とが重なっている部分が発光素子９０３２に相当する。図１７（Ｂ）に示した画素の場合、発光素子９０３２から発せられる光は、白抜きの矢印で示すように陰極９０３５側に抜ける。
【０１４２】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【０１４３】
[実施例１２]
本実施例では、駆動用トランジスタと電流制御用トランジスタが共にボトムゲート型の場合の、画素の断面構造について説明する。
【０１４４】
なお本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはｐ型よりもｎ型の方が移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について説明する。
【０１４５】
図１８（Ａ）に、本実施例の画素の断面図を示す。６５０１は駆動用トランジスタ、６５０２は電流制御用トランジスタに相当する。駆動用トランジスタ６５０１は、絶縁表面を有する基板６５００上に形成されたゲート電極６５０３と、ゲート電極６５０３を覆うように基板６５００上に形成されたゲート絶縁膜６５０４と、ゲート絶縁膜６５０４を間に挟んでゲート電極６５０３と重なる位置に形成された半導体膜６５０５とを有している。半導体膜６５０５は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された２つの不純物領域６５０６ａ、６５０６ｂを有している。そして不純物領域６５０６ａは配線６５０６と接続されている。
【０１４６】
電流制御用トランジスタ６５０２は、駆動用トランジスタ６５０１と同様に、絶縁表面を有する基板６５００上に形成されたゲート電極６５１０と、ゲート電極６５１０を覆うように基板６５００上に形成されたゲート絶縁膜６５０４と、ゲート絶縁膜６５０４を間に挟んでゲート電極６５１０と重なる位置に形成された半導体膜６５１１とを有している。半導体膜６５１１は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された２つの不純物領域６５１２ａ、６５１２ｂを有している。そして不純物領域６５１２ａは、配線６５１３を介して駆動用トランジスタ６５０１が有する不純物領域６５０６ｂと接続されている。
【０１４７】
駆動用トランジスタ６５０１及び電流制御用トランジスタ６５０２は、共に絶縁膜で形成された保護膜６５０７で覆われている。そして、保護膜６５０７に形成されたコンタクトホールを介して、配線６５０８が画素電極６５０９と接続されている。また、駆動用トランジスタ６５０１及び電流制御用トランジスタ６５０２と、保護膜６５０７は層間絶縁膜６５２０で覆われている。層間絶縁膜６５２０は開口部を有しており、該開口部において陽極６５０９が露出している。陽極６５０９上には電界発光層６５２１と、陰極６５２２が形成されている。
【０１４８】
なお、図１８（Ａ）では、駆動用トランジスタと電流制御用トランジスタが共にｎ型である場合について説明したが、ｐ型であってもよい。この場合、駆動用トランジスタの閾値を制御するための不純物はｐ型を用いる。
【０１４９】
【発明の効果】
電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【０１５０】
また、スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示す図。
【図２】 本発明の一実施形態を示す図。
【図３】 本発明の画素の一構成例を示す図。
【図４】 信号線駆動回路の一構成例を示す図。
【図５】 本発明の上面図の一例を示す図。
【図６】 本発明が適用可能な電子機器の例を示す図。
【図７】 従来例を示す図。
【図８】 外部回路とパネルの概要を示す図。
【図９】 走査線駆動回路の一構成例を示す図。
【図１０】 走査線駆動回路の一構成例を示す図。
【図１１】 本発明の動作タイミングの一例を示す図。
【図１２】 本発明の断面構造の一例を示す図。
【図１３】 本発明の断面構造の一例を示す図。
【図１４】 本発明の一実施形態を示す図。
【図１５】 本発明の上面図の一例を示す図。
【図１６】 本発明の一実施形態を示す図。
【図１７】 本発明の断面構造の一例を示す図。
【図１８】 本発明の断面構造の一例を示す図。
【図１９】 本発明の画素の駆動方法を示す図。
【図２０】 アクティブマトリクス型の発光装置の駆動方法を示す図。
【図２１】 ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧。

Claims (20)

1. 発光素子と、第１のトランジスタ乃至第４のトランジスタとを画素に有し、
   前記第１のトランジスタのゲートは、第１の走査線に接続され、前記第１のトランジスタのソースとドレインは、一方が信号線に接続され、他方が前記第２のトランジスタのゲートに接続され、
   前記第２のトランジスタのソースとドレインは、一方が電源線に接続され、他方が前記第３のトランジスタのソースとドレインの一方に接続され、
   前記第３のトランジスタのゲートは、第２の走査線に接続され、前記第３のトランジスタのソースとドレインは、他方が前記発光素子に接続され、
   前記第４のトランジスタのゲートは、前記第２の走査線に接続され、前記第４のトランジスタのソースとドレインは、一方が前記電源線に接続され、他方が前記第２のトランジスタのゲートに接続され、
   前記第２のトランジスタを線形領域で動作させ、前記第３のトランジスタを飽和領域で駆動させることを特徴とする発光装置。
2. 発光素子と、第１のトランジスタ乃至第４のトランジスタとを画素に有し、
   前記第１のトランジスタのゲートは、第１の走査線に接続され、前記第１のトランジスタのソースとドレインは、一方が信号線に接続され、他方が前記第２のトランジスタのゲートに接続され、
   前記第２のトランジスタのソースとドレインは、一方が電源線に接続され、他方が前記第３のトランジスタのソースとドレインの一方に接続され、
   前記第３のトランジスタのゲートは、前記第１の走査線に接続され、前記第３のトランジスタのソースとドレインは、他方が前記発光素子に接続され、
   前記第４のトランジスタのゲートは、第２の走査線に接続され、前記第４のトランジスタのソースとドレインは、一方が前記電源線に接続され、他方が前記第２のトランジスタのゲートに接続され、
   前記第２のトランジスタを線形領域で動作させ、前記第３のトランジスタを飽和領域で駆動させることを特徴とする発光装置。
3. 請求項１において、
   前記第３のトランジスタ及び前記第４のトランジスタは、異なる極性を有することを特徴とする発光装置。
4. 請求項２において、
   前記第１のトランジスタ及び前記第３のトランジスタは、異なる極性を有することを特徴とする発光装置。
5. 請求項１乃至請求項４のいずれか１項において、
   前記第２のトランジスタ及び前記第３のトランジスタは、同じ極性を有することを特徴とする発光装置。
6. 請求項５において、
   前記第２のトランジスタ及び前記第３のトランジスタの極性が共にＰ型であり、
   前記第３のトランジスタのソースとドレインの他方は前記発光素子の陽極と接続されていることを特徴とする発光装置。
7. 請求項５において、
   前記第２のトランジスタ及び前記第３のトランジスタの極性が共にＮ型であり、
   前記第３のトランジスタのソースとドレインの他方は前記発光素子の陰極と接続されていることを特徴とする発光装置。
8. 請求項１乃至請求項７のいずれか１項において、
   前記第３のトランジスタはディプリーション型であることを特徴とする発光装置。
9. 請求項１乃至請求項８のいずれか１項において、
   前記第３のトランジスタはチャネル長がチャネル幅より長く、
   前記第２のトランジスタはチャネル長がチャネル幅と同じかチャネル幅より短いことを特徴とする発光装置。
10. 請求項９において、
    前記第３のトランジスタはチャネル幅に対するチャネル長の比が５以上であることを特徴とする発光装置。
11. 画素電極と、第１のトランジスタ乃至第４のトランジスタとを画素に有し、
    前記第１のトランジスタのゲートは、第１の走査線に接続され、前記第１のトランジスタのソースとドレインは、一方が信号線に接続され、他方が前記第２のトランジスタのゲートに接続され、
    前記第２のトランジスタのソースとドレインは、一方が電源線に接続され、他方が前記第３のトランジスタのソースとドレインの一方に接続され、
    前記第３のトランジスタのゲートは、第２の走査線に接続され、前記第３のトランジスタのソースとドレインは、他方が前記画素電極に接続され、
    前記第４のトランジスタのゲートは、前記第２の走査線に接続され、前記第４のトランジスタのソースとドレインは、一方が前記電源線に接続され、他方が前記第２のトランジスタのゲートに接続され、
    前記第２のトランジスタを線形領域で動作させ、前記第３のトランジスタを飽和領域で駆動させることを特徴とする素子基板。
12. 画素電極と、第１のトランジスタ乃至第４のトランジスタとを画素に有し、
    前記第１のトランジスタのゲートは、第１の走査線に接続され、前記第１のトランジスタのソースとドレインは、一方が信号線に接続され、他方が前記第２のトランジスタのゲートに接続され、
    前記第２のトランジスタのソースとドレインは、一方が電源線に接続され、他方が前記第３のトランジスタのソースとドレインの一方に接続され、
    前記第３のトランジスタのゲートは、前記第１の走査線に接続され、前記第３のトランジスタのソースとドレインは、他方が前記画素電極に接続され、
    前記第４のトランジスタのゲートは、第２の走査線に接続され、前記第４のトランジスタのソースとドレインは、一方が前記電源線に接続され、他方が前記第２のトランジスタのゲートに接続され、
    前記第２のトランジスタを線形領域で動作させ、前記第３のトランジスタを飽和領域で駆動させることを特徴とする素子基板。
13. 請求項１１において、
    前記第３のトランジスタ及び前記第４のトランジスタは、異なる極性を有することを特徴とする素子基板。
14. 請求項１２において、
    前記第１のトランジスタ及び前記第３のトランジスタは、異なる極性を有することを特徴とする素子基板。
15. 請求項１１乃至請求項１４のいずれか１項において、
    前記第２のトランジスタ及び前記第３のトランジスタは、同じ極性を有することを特徴とする素子基板。
16. 請求項１５において、
    前記第２のトランジスタ及び前記第３のトランジスタの極性が共にＰ型であり、
    前記画素電極は発光素子の陽極であることを特徴とする素子基板。
17. 請求項１５において、
    前記第２のトランジスタ及び前記第３のトランジスタの極性が共にＮ型であり、
    前記画素電極は発光素子の陰極であることを特徴とする素子基板。
18. 請求項１１乃至請求項１７のいずれか１項において、
    前記第３のトランジスタはディプリーション型であることを特徴とする素子基板。
19. 請求項１１乃至請求項１８のいずれか１項において、
    前記第３のトランジスタはチャネル長がチャネル幅より長く、
    前記第２のトランジスタはチャネル長がチャネル幅と同じかチャネル幅より短いことを特徴とする素子基板。
20. 請求項１９において、
    前記第３のトランジスタはチャネル幅に対するチャネル長の比が５以上であることを特徴とする素子基板。

Images