CN109410778B - 一种显示面板和显示装置 - Google Patents

Abstract

本发明提供一种显示面板和显示装置。显示面板包括衬底基板、驱动晶体管、第一存储电容、第二存储电容；驱动晶体管包括有源区、栅极，栅极位于有源区远离衬底基板的一侧，栅极在衬底基板上的正投影覆盖有源区在衬底基板上的正投影；第一存储电容包括第一电极、第二电极，第二电极位于第一电极远离衬底基板的一侧，第二电极在衬底基板上的正投影覆盖第一电极在衬底基板上的正投影；第二存储电容包括第三电极、第四电极，第四电极位于有源区靠近衬底基板的一侧，第四电极在衬底基板上的正投影覆盖第三电极在衬底基板上的正投影；显示面板包括第一金属板；第一金属板重复用作栅极、第一电极、第三电极；第二电极与第四电极接入同一电位。

Description

一种显示面板和显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

【背景技术】

图1是现有技术中显示面板100的平面示意图。图2是现有技术中显示面板100的剖面示意图。显示面板100包括半导体层POLY101、第一扫描线SCAN101、第二扫描线SCAN102、发射线EMIT101、参考线VREF101、第一金属板M101、电容电极层MC101、数据线DATA101、第一电源线PVDD101、衬底基板PI101、发光二极管。半导体层POLY101包括有源区AA101、其他有源区和连接线。半导体层POLY101的有源区AA101与第一金属板M101交叠构成驱动晶体管T103。半导体层POLY101的其他有源区与第一扫描线SCAN101、第二扫描线SCAN102、发射线EMIT101交叠构成第一晶体管T101、第二晶体管T102、第四晶体管T104、第五晶体管T105、第六晶体管T106、第七晶体管T107。电容电极层MC101与第一金属板M101交叠构成第一存储电容C101。存储电容C101位于驱动晶体管T103远离衬底基板PI101的一侧。驱动晶体管T103驱动发光二极管发光。

但是，数据线DATA101、第二扫描线SCAN102引起的寄生电容干扰驱动晶体管T103的驱动电流，串扰影响发光二极管的发光强度。

【发明内容】

为了解决上述问题，本发明提供一种显示面板和显示装置。

一方面，本发明提供一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括衬底基板、驱动晶体管、第一存储电容、第二存储电容；

所述驱动晶体管包括有源区、栅极，所述栅极位于所述有源区远离所述衬底基板的一侧，所述栅极在所述衬底基板上的正投影覆盖所述有源区中的沟道区在所述衬底基板上的正投影；

所述第一存储电容包括第一电极、第二电极，所述第二电极位于所述第一电极远离所述衬底基板的一侧，所述第二电极在所述衬底基板上的正投影覆盖所述第一电极在所述衬底基板上的正投影；

所述第二存储电容包括第三电极、第四电极，所述第四电极位于所述有源区靠近所述衬底基板的一侧，所述第四电极在所述衬底基板上的正投影覆盖所述第三电极在所述衬底基板上的正投影；

所述显示面板包括第一金属层，所述第一金属层经过图案化形成第一金属板；

所述第一金属板重复用作所述栅极、所述第一电极、所述第三电极；

所述第二电极与所述第四电极接入同一电位。

可选地，所述驱动晶体管的沟道宽长比大于等于3/25并且小于等于3/15。

可选地，所述像素驱动电路包括第一电源线；

所述第一电源线位于所述第二电极远离所述衬底基板的一侧，所述第一电源线在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影相交；

所述第二电极与所述第一电源线采用第一导通孔连接。

可选地，所述第一电源线在所述衬底基板上的正投影与所述第四电极在所述衬底基板上的正投影相交；

所述第四电极与所述第一电源线采用第二导通孔连接。

可选地，所述像素驱动电路包括第二电源线；

所述第二电源线与所述第四电极位于同一膜层，所述第二电源线连接所述第四电极；

所述第二电源线的延伸方向与所述第一电源线的延伸方向垂直，所述第二电源线与所述第一电源线接入同一恒定电压信号。

可选地，所述第四电极与所述有源区之间设置氮化硅。

可选地，所述第四电极与所述有源区在垂直于所述衬底基板的方向上相距150纳米至300纳米。

可选地，所述第四电极的表面面积大于所述第三电极的表面面积。

可选地，所述像素驱动电路包括第一连接部；

所述第一连接部包括所述第一金属板、第一连接线；

所述第一连接线在所述衬底基板上的正投影与所述第一金属板在所述衬底基板上的正投影相交；

所述第一连接线与所述第一金属板采用第三导通孔连接。

可选地，所述第一连接线位于所述有源区靠近所述衬底基板的一侧。

可选地，所述显示面板包括第一绝缘层；

所述第一绝缘层位于所述第一连接线的膜层与所述有源区的膜层之间；

所述第一绝缘层包括二氧化硅；

所述第一绝缘层的厚度大于等于500纳米并且小于等于600纳米。

可选地，所述第一连接线与所述第一电源线位于同一膜层。

可选地，所述像素驱动电路包括数据线；

所述数据线与所述第一电源线位于同一膜层；

所述第一连接线的线宽与所述数据线的线宽之比大于等于30％并且小于等于50％；

所述第一连接线的厚度与所述数据线的厚度之比大于等于15％并且小于等于30％。

可选地，所述第一连接部包括第二连接线；

所述第二连接线与所述有源区位于同一膜层，所述第二连接线在所述衬底基板上的正投影与所述第一连接线在所述衬底基板上的正投影相交；

所述第二连接线与所述第二连接线采用第四导通孔连接。

可选地，所述像素驱动电路包括第三连接线；

所述第三连接线与所述第二连接线位于同一膜层，所述第三连接线连接所述驱动晶体管的源极或者漏极；

所述第二连接线的线宽与所述第三连接线的线宽之比大于等于30％并且小于等于50％；

所述第二连接线的厚度与所述第三连接线的厚度之比大于等于15％并且小于等于30％。

另一方面，本发明提供一种显示装置，所述显示装置包括所述显示面板。

本发明提供一种显示面板，显示面板的存储电容不仅包括一个第一存储电容，还包括另一个第二存储电容；第一存储电容包括第一电极、第二电极；第二存储电容包括第三电极、第四电极；第一金属板重复用作第一电极、第三电极；第二电极与第四电极接入同一电位；第一存储电容与第二存储电容并联；显示面板的存储电容等于第一存储电容与第二存储电容之和。现有技术中显示面板的存储电容只是包括第一存储电容，显示面板的存储电容等于第一存储电容。本发明与现有技术相比，显示面板的存储电容变大。第一连接部与第二扫描线的第一寄生电容，或者，第一连接部与数据线的第二寄生电容，引起第一连接部的偏移电压，存储电容与偏移电压具有反比关系，偏移电压引起驱动晶体管的驱动电流偏移。在本发明的显示面板中，存储电容变大，偏移电压变小，驱动电流的偏移变小。因此，这里增大存储电容，减小第一寄生电容或者第二寄生电容对驱动电流的干扰，减小发光二极管的发光强度受到的串扰影响。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是现有技术中显示面板100的平面示意图；

图2是现有技术中显示面板100的剖面示意图；

图3是本发明实施例一种显示面板200的剖面示意图；

图4是本发明实施例一种显示面板200的平面示意图；

图5是本发明实施例一种显示面板200中半导体层的平面示意图；

图6是本发明实施例一种显示面板200中第一金属层的平面示意图；

图7是本发明实施例一种显示面板200中第二金属层的平面示意图；

图8是本发明实施例一种显示面板200中第三金属层的平面示意图；

图9是本发明实施例一种显示面板200中第四金属层的平面示意图；

图10是本发明实施例一种显示面板200中第一连接部的平面示意图；

图11是本发明实施例另一种显示面板200的平面示意图；

图12是本发明实施例另一种显示面板200中第三金属层的平面示意图；

图13是本发明实施例另一种显示面板200中第一连接部的平面示意图；

图14是本发明实施例另一种显示面板200的剖面示意图；

图15是本发明实施例一种显示装置300的平面示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述存储电容，但这些存储电容不应限于这些术语。这些术语仅用来将存储电容彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一存储电容也可以被称为第二存储电容，类似地，第二存储电容也可以被称为第一存储电容。

图3是本发明实施例一种显示面板200的剖面示意图。

如图3所示，本发明实施例提供一种显示面板200，显示面板200包括像素驱动电路，像素驱动电路包括衬底基板PI201、驱动晶体管T203、第一存储电容C201、第二存储电容C202；驱动晶体管T203包括有源区AA201、栅极MG203，栅极MG203位于有源区AA201远离衬底基板PI201的一侧，栅极MG203在衬底基板PI201上的正投影覆盖有源区AA201中的沟道区在衬底基板PI201上的正投影；第一存储电容C201包括第一电极MC201、第二电极MC202，第二电极MC202位于第一电极MC201远离衬底基板PI201的一侧，第二电极MC202在衬底基板PI201上的正投影覆盖第一电极MC201在衬底基板PI201上的正投影；第二存储电容C202包括第三电极MC203、第四电极MC204，第四电极MC204位于有源区AA201靠近衬底基板PI201的一侧，第四电极MC204在衬底基板PI201上的正投影覆盖第三电极MC203在衬底基板PI201上的正投影；显示面板200包括第一金属层，第一金属层经过图案化形成第一金属板M201；第一金属板M201重复用作栅极MG203、第一电极MC201、第三电极MC203；第二电极MC202与第四电极MC204接入同一电位。

图4是本发明实施例一种显示面板200的平面示意图；图5是本发明实施例一种显示面板200中半导体层的平面示意图；图6是本发明实施例一种显示面板200中第一金属层的平面示意图；图7是本发明实施例一种显示面板200中第二金属层的平面示意图；图8是本发明实施例一种显示面板200中第三金属层的平面示意图；图9是本发明实施例一种显示面板200中第四金属层的平面示意图；图10是本发明实施例一种显示面板200中第一连接部的平面示意图。

如图3至图10所示，显示面板200包括半导体层POLY201、第一金属层、第二金属层、第三金属层、第四金属层。半导体层POLY201包括驱动晶体管T203的有源区AA201、其他晶体管的有源区、连接线，驱动晶体管T203的有源区AA201或者其他晶体管的有源区包括沟道区、源区、漏区。第一金属层包括第一金属板M201、第一扫描线SCAN201、第二扫描线SCAN202、发射线EMIT201。第二金属层包括第二电极MC202、参考线VREF201。第三金属层包括第四电极MC204。第四金属层包括数据线DATA201、第一电源线PVDD201。

第一金属层位于半导体层POLY201远离衬底基板PI201的一侧。第二金属层位于第一金属层远离衬底基板PI201的一侧。第三金属层位于半导体层POLY201靠近衬底基板PI201的一侧。第四金属层位于第二金属层远离衬底基板PI201的一侧。

第一扫描线SCAN201与半导体层POLY201交叠构成第五晶体管T205、第七晶体管T207。第二扫描线SCAN202与半导体层POLY201交叠构成第二晶体管T202、第四晶体管T204。发射线EMIT201与半导体层POLY201交叠构成第一晶体管T201、第六晶体管T206。

第五晶体管T205的控制电极连接第一扫描线SCAN201，第五晶体管T205的第一电极连接参考线VREF201，第五晶体管T205的第二电极连接驱动晶体管T203的栅极MG203。第七晶体管T207的控制电极连接第一扫描线SCAN201，第七晶体管T207的第一电极连接参考线VREF201，第七晶体管T207的第二电极连接发光二极管。

第二晶体管T202的控制电极连接第二扫描线SCAN202，第二晶体管T202的第一电极连接数据线DATA201，第二晶体管T202的第二电极连接驱动晶体管T203的第一电极。第四晶体管T204的控制电极连接第二扫描线SCAN202，第四晶体管T204的第一电极连接驱动晶体管T203的栅极MG203，第四晶体管T204的第二电极连接驱动晶体管T203的第二电极。

第一晶体管T201的控制电极连接发射线EMIT201，第一晶体管T201的第一电极连接第一电源线PVDD201，第一晶体管T201的第二电极连接驱动晶体管T203的第一电极。第六晶体管T206的控制电极连接发射线EMIT201，第六晶体管T206的第一电极连接驱动晶体管T203的第二电极，第六晶体管T206的第二电极连接发光二极管。

显示面板200包括第一连接部。第一连接部包括第一金属板M201、第一连接线N201、第二连接线N202。第一连接线N201位于第四金属层。第一连接线N201在衬底基板PI201上的正投影与第一金属板M201在衬底基板PI201上的正投影相交。第一连接线N201与第一金属板M201采用第三导通孔连接。第二连接线N202位于半导体层POLY201。第二连接线N202在衬底基板PI201上的正投影与第一连接线N201在衬底基板PI201上的正投影相交。第二连接线N202与第一连接线N201采用第四导通孔连接。第一连接部连接栅极MG203、第一电极MC201、第三电极MC203、第五晶体管T205的第二电极、第四晶体管T204的第一电极。

显示面板200的像素驱动电路包括第一晶体管T201、第二晶体管T202、第四晶体管T204、第五晶体管T205、第六晶体管T206、第七晶体管T207、驱动晶体管T203、第一存储电容C201、第二存储电容C202、第一扫描线SCAN201、第二扫描线SCAN202、发射线EMIT201、参考线VREF201、数据线DATA201、第一电源线PVDD201、半导体层POLY201的连接线、第一连接部。

驱动晶体管T203驱动发光二极管发光。驱动晶体管T203的驱动电流I_D应当是I_D＝K×(V_PVDD-V_DATA)²，V_PVDD是第一电源线PVDD201的恒定电压信号，V_DATA是数据线DATA201的电位信号，K是驱动晶体管T203的结构参数，K＝1/2×C_OX×μ×W/L，C_OX是氧化层电容，μ是载流子迁移率，W/L是沟道宽长比。

但是，在显示面板200中，第一连接线N201与第二扫描线SCAN202耦合产生寄生电容，第二连接线N202与第二扫描线SCAN202耦合产生寄生电容，第一连接部与第二扫描线SCAN202耦合产生第一寄生电容C₁；第一连接线N201与数据线DATA201耦合产生寄生电容，第二连接线N202与数据线DATA201耦合产生寄生电容，第一连接部与数据线DATA201耦合产生第二寄生电容C₂。第一寄生电容C₁或者第二寄生电容C₂引起第一连接部的偏移电压ΔV，ΔV∝C₁/(C_ST+C₁)，或者，ΔV∝C₂/(C_ST+C₂)，C_ST是存储电容。偏移电压ΔV引起驱动晶体管T203的驱动电流I_D偏移，I_D＝K×(V_PVDD-V_DATA-ΔV)²。第一寄生电容C₁或者第二寄生电容C₂干扰驱动晶体管T203的驱动电流I_D，串扰影响发光二极管的发光强度。

本发明实施例提供一种显示面板200，显示面板200的存储电容C_ST不仅包括一个第一存储电容C201，还包括另一个第二存储电容C202；第一存储电容C201包括第一电极MC201、第二电极MC202；第二存储电容C202包括第三电极MC203、第四电极MC204；第一金属板M201重复用作第一电极MC201、第三电极MC203；第二电极MC202与第四电极MC204接入同一电位；第一存储电容C201与第二存储电容C202并联；显示面板200的存储电容C_ST等于第一存储电容C201与第二存储电容C202之和。现有技术中显示面板100的存储电容C_ST只是包括第一存储电容C101，显示面板100的存储电容C_ST等于第一存储电容C101。本发明实施例与现有技术相比，显示面板200的存储电容C_ST变大。第一连接部与第二扫描线SCAN202的第一寄生电容C₁，或者，第一连接部与数据线DATA201的第二寄生电容C₂，引起第一连接部的偏移电压ΔV，存储电容C_ST与偏移电压ΔV具有反比关系，偏移电压ΔV引起驱动晶体管T203的驱动电流I_D偏移。在本发明实施例的显示面板200中，存储电容C_ST变大，偏移电压ΔV变小，驱动电流I_D的偏移变小。因此，这里增大存储电容C_ST，减小第一寄生电容C₁或者第二寄生电容C₂对驱动电流I_D的干扰，减小发光二极管的发光强度受到的串扰影响。

在本发明实施例一种显示面板200中，驱动晶体管T203的沟道宽长比大于等于3/25并且小于等于3/15。

如上所述，驱动晶体管T203的驱动电流I_D＝K×(V_PVDD-V_DATA-ΔV)²＝K×(V_PVDD-V_DATA)²-2×K×ΔV×(V_PVDD-V_DATA)+K×ΔV²，K＝1/2×C_OX×μ×W/L。一方面，驱动晶体管T203的沟道宽长比W/L变小，结构参数K变小，驱动电流I_D中的偏移量K×ΔV²变小，第一寄生电容C₁或者第二寄生电容C₂对驱动电流I_D的干扰变小。另一方面，驱动晶体管T203设置足够的沟道宽长比W/L，具有足够的结构参数K，产生足够的驱动电流I_D的正常量K×(V_PVDD-V_DATA)²，确保发光二极管的发光强度足够。本发明实施例中驱动晶体管T203的沟道宽长比大于等于3/25并且小于等于3/15，沟道宽长比减小到适当的范围内，不但减小第一寄生电容C₁或者第二寄生电容C₂对驱动电流I_D的干扰，而且确保发光二极管的发光强度足够。

在本发明实施例一种显示面板200中，显示面板200的像素驱动电路包括第一电源线PVDD201；第一电源线PVDD201位于第二电极MC202远离衬底基板PI201的一侧，第一电源线PVDD201在衬底基板PI201上的正投影与第二电极MC202在衬底基板PI201上的正投影相交；第二电极MC202与第一电源线PVDD201采用第一导通孔连接。

在本发明实施例一种显示面板200中，第一电源线PVDD201在衬底基板PI201上的正投影与第四电极MC204在衬底基板PI201上的正投影相交；第四电极MC204与第一电源线PVDD201采用第二导通孔连接。

在本发明实施例一种显示面板200中，第二电极MC202连接第一电源线PVDD201，第四电极MC204连接第一电源线PVDD201；此外，第一金属板M201重复用作栅极MG203、第一电极MC201、第三电极MC203；第一存储电容C201与第二存储电容C202在第一电源线PVDD201与栅极MG203之间并联；显示面板200的存储电容C_ST等于第一存储电容C201与第二存储电容C202之和。现有技术中显示面板100的存储电容C_ST只是包括第一存储电容C101，显示面板100的存储电容C_ST等于第一存储电容C101。本发明实施例与现有技术相比，显示面板200的存储电容C_ST变大。

图11是本发明实施例另一种显示面板200的平面示意图；图12是本发明实施例另一种显示面板200中第三金属层的平面示意图。

如图11和图12所示，本发明实施例另一种显示面板200的像素驱动电路包括第二电源线PVDD202；第二电源线PVDD202与第四电极MC204位于同一膜层，第二电源线PVDD202连接第四电极MC204；第二电源线PVDD202的延伸方向与第一电源线PVDD201的延伸方向垂直，第二电源线PVDD202与第一电源线PVDD201接入同一恒定电压信号。

在本发明实施例另一种显示面板200中，第二电源线PVDD202连接第四电极MC204，第二电源线PVDD202与第一电源线PVDD201接入同一恒定电压信号；此外，第二电极MC202与第一电源线PVDD201连接，第一金属板M201重复用作第一电极MC201、第三电极MC203；因此，第一存储电容C201与第二存储电容C202并联；显示面板200的存储电容C_ST等于第一存储电容C201与第二存储电容C202之和。另外，在本发明实施例另一种显示面板200中，第一电源线PVDD201只连接第一存储电容C201而非既连接第一存储电容C201又连接第二存储电容C202，第一电源线PVDD201的负载较小，第一电源线PVDD201的压降较小，第一电源线PVDD201传输恒定电压信号V_PVDD的变化较小，第一电源线PVDD201所连多个像素驱动电路的驱动晶体管T203产生近似的驱动电流I_D，显示面板200的发光强度基本上均匀。

在本发明实施例一种显示面板200中，第四电极MC204与有源区AA201之间设置氮化硅。

氮化硅用作第二存储电容C202中第三电极MC203与第四电极MC204之间的绝缘介质。第二存储电容C202的电容量与其中绝缘介质的介电常数具有正比关系，绝缘介质的介电常数越大，第二存储电容C202的电容量越大。当第二存储电容C202采用氮化硅作为绝缘介质时，氮化硅的介电常数大于二氧化硅等其他常用绝缘介质的介电常数，第二存储电容C202的电容量增大。这就更进一步增大显示面板200的存储电容C_ST。

在本发明实施例一种显示面板200中，第四电极MC204与有源区AA201在垂直于衬底基板PI201的方向上相距150纳米至300纳米。

一方面，第四电极MC204与有源区AA201在垂直于衬底基板PI201的方向上的间距变小，第三电极MC203与第四电极MC204的间距变小，第二存储电容C202的电容量变大，显示面板200的存储电容C_ST变大。另一方面，第四电极MC204与有源区AA201在垂直于衬底基板PI201的方向上相隔足够的距离，第四电极MC204与有源区AA201不会构成晶体管。本发明实施例中第四电极MC204与有源区AA201在垂直于衬底基板PI201的方向上相距150纳米至300纳米，第四电极MC204与有源区AA201的间距减小到适当的范围内，不但增大显示面板200的存储电容C_ST，而且避免第四电极MC204与有源区AA201构成晶体管。

在本发明实施例一种显示面板200中，第四电极MC204的表面面积大于第三电极MC203的表面面积。

第二存储电容C202的电容量与其中第三电极MC203的表面面积、第四电极MC204的表面面积具有正比关系，第三电极MC203的表面面积、第四电极MC204的表面面积越大，第二存储电容C202的电容量越大。第一金属板M201重复用作栅极MG203、第三电极MC203，第三电极MC203的表面面积不可任意增大。因此，本发明实施例中第四电极MC204的表面面积大于第三电极MC203的表面面积，第四电极MC204的表面面积增大，第二存储电容C202的电容量增大。这就更进一步增大显示面板200的存储电容C_ST。

本发明实施例一种显示面板200的像素驱动电路包括第一连接部；第一连接部包括第一金属板M201、第一连接线N201；第一连接线N201在衬底基板PI201上的正投影与第一金属板M201在衬底基板PI201上的正投影相交；第一连接线N201与第一金属板M201采用第三导通孔连接。

在本发明实施例一种显示面板200中，第一连接部连接驱动晶体管T203的栅极MG203、第一存储电容C201的第一电极MC201、第二存储电容C202的第三电极MC203、第五晶体管T205的第二电极，其中的第一连接线N201连接驱动晶体管T203的栅极MG203、第一存储电容C201的第一电极MC201、第二存储电容C202的第三电极MC203。

图13是本发明实施例另一种显示面板200中第一连接部的平面示意图；图14是本发明实施例另一种显示面板200的剖面示意图。

如图13和图14所示，第一连接线N201位于有源区AA201靠近衬底基板PI201的一侧。

在本发明实施例另一种显示面板200中，第一连接线N201位于有源区AA201靠近衬底基板PI201的一侧。数据线DATA201位于第一连接线N201远离衬底基板PI201的一侧。在现有技术的显示面板100中，第一连接线与数据线DATA101位于同一膜层。本发明实施例与现有技术相比，第一连接线N201与数据线DATA201的间距变大；第一连接线N201与数据线DATA201的寄生电容变小；第一连接部与数据线DATA201的第二寄生电容C₂变小。如上所述，驱动晶体管T203的驱动电流I_D＝K×(V_PVDD-V_DATA-ΔV)²，偏移电压ΔV∝C₂/(C_ST+C₂)。在本发明实施例中，第二寄生电容C₂变小，偏移电压ΔV变小，驱动电流I_D的偏移变小。因此，这里减小第二寄生电容C₂对驱动电流I_D的干扰。

如图14所示，显示面板200包括第一绝缘层D201；第一绝缘层D201位于第一连接线N201的膜层与有源区AA201的膜层之间；第一绝缘层D201包括二氧化硅；第一绝缘层D201的厚度大于等于500纳米并且小于等于600纳米。

在本发明实施例另一种显示面板200中，第一绝缘层D201位于第一连接线N201的膜层与有源区AA201的膜层之间。第一绝缘层D201位于第一连接线N201的膜层与数据线DATA201的膜层之间。第一连接部、数据线DATA201、第一绝缘层D201构成第二寄生电容C₂。第一绝缘层D201中绝缘材料的介电常数越小，第二寄生电容C₂越小；第一绝缘层D201的厚度越大，第二寄生电容C₂越小。当第一绝缘层D201采用介电常数较小的二氧化硅并且第一绝缘层D201具有500纳米至600纳米的较大厚度时，第二寄生电容C₂较小，第二寄生电容C₂对驱动电流I_D的干扰较小。

如图10所示，在本发明实施例一种显示面板200中，第一连接线N201与第一电源线PVDD201位于同一膜层。第一电源线PVDD201与数据线DATA201位于同一膜层。第一连接线N201、第一电源线PVDD201、数据线DATA201位于如图9所示的第四金属层。第四金属层经过图案化形成第一连接线N201、第一电源线PVDD201、数据线DATA201。

本发明实施例一种显示面板200的像素驱动电路包括数据线DATA201；数据线DATA201与第一电源线PVDD201位于同一膜层；第一连接线N201的线宽与数据线DATA201的线宽之比大于等于30％并且小于等于50％；第一连接线N201的厚度与数据线DATA201的厚度之比大于等于15％并且小于等于30％。

在现有技术的显示面板100中，第一连接线的线宽与数据线DATA101的线宽基本上相同，第一连接线的厚度与数据线DATA101的厚度基本上相同。本发明实施例与现有技术相比，第一连接线N201的线宽或者厚度变小。

一方面，第一连接线N201的线宽或者厚度变小，第一连接线N201与数据线DATA201的寄生电容、第一连接线N201与第二扫描线SCAN202的寄生电容变小，第一连接部与数据线DATA201的第二寄生电容C₂、第一连接部与第二扫描线SCAN202的第一寄生电容C₁变小，第一寄生电容C₁、第二寄生电容C₂对驱动电流I_D的干扰变小。另一方面，第一连接线N201设置足够的线宽或者厚度，具有足够的电导率，确保导电连接性能。在本发明实施例中，第一连接线N201的线宽与数据线DATA201的线宽之比大于等于30％并且小于等于50％，第一连接线N201的厚度与数据线DATA201的厚度之比大于等于15％并且小于等于30％，第一连接线N201的线宽或者厚度减小到适当的范围内，不但减小第一寄生电容C₁、第二寄生电容C₂对驱动电流I_D的干扰，而且确保第一连接线N201的导电连接性能。

本发明实施例一种显示面板200包括第一连接部，第一连接部包括第二连接线N202；第二连接线N202与有源区AA201位于同一膜层，第二连接线N202在衬底基板PI201上的正投影与第一连接线N201在衬底基板PI201上的正投影相交；第二连接线N202与第二连接线N202采用第四导通孔连接。

在本发明实施例一种显示面板200中，第一连接部连接驱动晶体管T203的栅极MG203、第一存储电容C201的第一电极MC201、第二存储电容C202的第三电极MC203、第五晶体管T205的第二电极，其中的第二连接线N202连接第五晶体管T205的第二电极。此外，第二连接线N202与第一连接线N201互连。

本发明实施例一种显示面板200的像素驱动电路包括第三连接线N203；第三连接线N203与第二连接线N202位于同一膜层(半导体层POLY201)，第三连接线N203连接驱动晶体管T203的源极或者漏极；第二连接线N202的线宽与第三连接线N203的线宽之比大于等于30％并且小于等于50％；第二连接线N202的厚度与第三连接线N203的厚度之比大于等于15％并且小于等于30％。

在现有技术的显示面板100中，第二连接线的线宽与第三连接线的线宽基本上相同，第二连接线的厚度与第三连接线的厚度基本上相同。本发明实施例与现有技术相比，第二连接线N202的线宽或者厚度变小。

一方面，第二连接线N202的线宽或者厚度变小，第二连接线N202与数据线DATA201的寄生电容、第二连接线N202与第二扫描线SCAN202的寄生电容变小，第一连接部与数据线DATA201的第二寄生电容C₂、第一连接部与第二扫描线SCAN202的第一寄生电容C₁变小，第一寄生电容C₁、第二寄生电容C₂对驱动电流I_D的干扰变小。另一方面，第二连接线N202设置足够的线宽或者厚度，具有足够的电导率，确保导电连接性能。在本发明实施例中，第二连接线N202的线宽与第三连接线N203的线宽之比大于等于30％并且小于等于50％，第二连接线N202的厚度与第三连接线N203的厚度之比大于等于15％并且小于等于30％，第二连接线N202的线宽或者厚度减小到适当的范围内，不但减小第一寄生电容C₁、第二寄生电容C₂对驱动电流I_D的干扰，而且确保第二连接线N202的导电连接性能。

图15是本发明实施例一种显示装置300的平面示意图。

如图15所示，本发明提供一种显示装置300，显示装置300包括显示面板200。显示装置300是智能手机、平板电视等电子装置。显示面板200如上所述，不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括像素驱动电路，所述像素驱动电路包括衬底基板、驱动晶体管、第一存储电容、第二存储电容；

所述驱动晶体管包括有源区、栅极，所述栅极位于所述有源区远离所述衬底基板的一侧，所述栅极在所述衬底基板上的正投影覆盖所述有源区中的沟道区在所述衬底基板上的正投影；

所述第一存储电容包括第一电极、第二电极，所述第二电极位于所述第一电极远离所述衬底基板的一侧，所述第二电极在所述衬底基板上的正投影覆盖所述第一电极在所述衬底基板上的正投影；

所述第二存储电容包括第三电极、第四电极，所述第四电极位于所述有源区靠近所述衬底基板的一侧，所述第四电极在所述衬底基板上的正投影覆盖所述第三电极在所述衬底基板上的正投影；

所述显示面板包括第一金属层，所述第一金属层经过图案化形成第一金属板；

所述第一金属板重复用作所述栅极、所述第一电极、所述第三电极；

所述第二电极与所述第四电极接入同一电位；

所述像素驱动电路还包括第一电源线；

所述第一电源线位于所述第二电极远离所述衬底基板的一侧，所述第一电源线在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影相交；

所述第二电极与所述第一电源线采用第一导通孔连接。

2.根据权利要求1所述的显示面板，其特征在于，所述驱动晶体管的沟道宽长比大于等于3/25并且小于等于3/15。

3.根据权利要求1所述的显示面板，其特征在于，所述第一电源线在所述衬底基板上的正投影与所述第四电极在所述衬底基板上的正投影相交；

所述第四电极与所述第一电源线采用第二导通孔连接。

4.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路包括第二电源线；

所述第二电源线与所述第四电极位于同一膜层，所述第二电源线连接所述第四电极；

所述第二电源线的延伸方向与所述第一电源线的延伸方向垂直，所述第二电源线与所述第一电源线接入同一恒定电压信号。

5.根据权利要求1所述的显示面板，其特征在于，所述第四电极与所述有源区之间设置氮化硅。

6.根据权利要求1所述的显示面板，其特征在于，所述第四电极与所述有源区在垂直于所述衬底基板的方向上相距150纳米至300纳米。

7.根据权利要求1所述的显示面板，其特征在于，所述第四电极的表面面积大于所述第三电极的表面面积。

8.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路包括第一连接部；

所述第一连接部包括所述第一金属板、第一连接线；

所述第一连接线在所述衬底基板上的正投影与所述第一金属板在所述衬底基板上的正投影相交；

所述第一连接线与所述第一金属板采用第三导通孔连接。

9.根据权利要求8所述的显示面板，其特征在于，所述第一连接线位于所述有源区靠近所述衬底基板的一侧。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括第一绝缘层；

所述第一绝缘层位于所述第一连接线的膜层与所述有源区的膜层之间；

所述第一绝缘层包括二氧化硅；

所述第一绝缘层的厚度大于等于500纳米并且小于等于600纳米。

11.根据权利要求8所述的显示面板，其特征在于，所述第一连接线与所述第一电源线位于同一膜层。

12.根据权利要求11所述的显示面板，其特征在于，所述像素驱动电路包括数据线；

所述数据线与所述第一电源线位于同一膜层；

所述第一连接线的线宽与所述数据线的线宽之比大于等于30％并且小于等于50％；

所述第一连接线的厚度与所述数据线的厚度之比大于等于15％并且小于等于30％。

13.根据权利要求12所述的显示面板，其特征在于，所述第一连接部包括第二连接线；

所述第二连接线与所述有源区位于同一膜层，所述第二连接线在所述衬底基板上的正投影与所述第一连接线在所述衬底基板上的正投影相交；

所述第二连接线与所述第二连接线采用第四导通孔连接。

14.根据权利要求13所述的显示面板，其特征在于，所述像素驱动电路包括第三连接线；

所述第三连接线与所述第二连接线位于同一膜层，所述第三连接线连接所述驱动晶体管的源极或者漏极；

所述第二连接线的线宽与所述第三连接线的线宽之比大于等于30％并且小于等于50％；

所述第二连接线的厚度与所述第三连接线的厚度之比大于等于15％并且小于等于30％。

15.一种显示装置，其特征在于，所述显示装置包括权利要求1至14中任何一项所述的显示面板。

Images