WO2023201570A1 - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- WO2023201570A1 WO2023201570A1 PCT/CN2022/087910 CN2022087910W WO2023201570A1 WO 2023201570 A1 WO2023201570 A1 WO 2023201570A1 CN 2022087910 W CN2022087910 W CN 2022087910W WO 2023201570 A1 WO2023201570 A1 WO 2023201570A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transistor
- base substrate
- conductive
- orthographic projection
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 284
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板及显示装置，显示面板包括沿第一方向(X)和第二方向(Y)阵列分布的子像素单元，第一方向(X)和第二方向(Y)相交，子像素单元包括像素驱动电路和发光单元(OLED)，像素驱动电路连接发光单元(OLED)的第一电极，像素驱动电路包括驱动晶体管(T3)和电容(C)，电容(C)的第一电极连接第一电源线(VSS)，电容(C)的第二电极连接驱动晶体管(T3)的栅极，显示面板还包括：衬底基板(81)、第二导电层、第四导电层、公共电极层(6)，第二导电层位于衬底基板(81)的一侧，第二导电层包括多个第一导电部(21)，第一导电部(21)和像素驱动电路对应设置，第一导电部(21)用于形成与其对应的像素驱动电路中电容(C)的第一电极；第四导电层位于第二导电层背离衬底基板(81)的一侧，第四导电层包括多条第一电源线(VSS)，第一电源线(VSS)在衬底基板(81)上的正投影沿第一方向(X)间隔分布且沿第二方向(Y)延伸，第一导电部(21)通过过孔连接第一电源线(VSS)；公共电极层(6)位于第四导电层背离衬底基板(81)的一侧，公共电极层(6)用于形成发光单元(OLED)的第二电极，第一电源线(VSS)通过过孔连接公共电极层(6)。该显示面板可以降低由于公共电极层(6)自身电阻造成的压降。 (图3)
Description
本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。
相关技术中，显示面板中的像素电路通常包括驱动晶体管，为使得驱动晶体管工作在饱和区，驱动晶体管的源漏极之间需要施加较大的跨压。然而，由于显示面板中公共电极层的方块电阻较大，从而导致显示面板需要提供较大的电源电压才能实现正常驱动，进而使得显示面板的功耗较大。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括沿第一方向和第二方向阵列分布的子像素单元，所述第一方向和所述第二方向相交，所述子像素单元包括像素驱动电路和发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路包括驱动晶体管和电容，所述电容的第一电极连接第一电源线，所述电容的第二电极连接所述驱动晶体管的栅极，所述显示面板还包括：衬底基板、第二导电层、第四导电层、公共电极层，第二导电层位于所述衬底基板的一侧，所述第二导电层包括多个第一导电部，所述第一导电部和所述像素驱动电路对应设置，所述第一导电部用于形成与其对应的所述像素驱动电路中所述电容的第一电极；第四导电层位于所述第二导电层背离所述衬底基板的一侧，所述第四导电层包括多条所述第一电源线，所述第一电源线在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第二方向延伸，所述第一导电部通过过孔连接所述第一电源线；公共电极层位于所述第四导电层背 离所述衬底基板的一侧，所述公共电极层用于形成所述发光单元的第二电极，所述第一电源线通过过孔连接所述公共电极层。
本公开一种示例性实施例中，在所述第一方向上分布的至少部分所述第一导电部依次连接以形成第一导电线，所述第一导电线连接多条所述第一电源线。
本公开一种示例性实施例中，在所述第一方向上分布的所有所述第一导电部依次连接以形成第一导电线，所述第一导电线连接每一条所述第一电源线。
本公开一种示例性实施例中，在所述第一方向上分布的多个所述第一导电部形成在所述第一方向上间隔分布多条所述第一导电线；在所述第一方向和所述第二方向上均相邻的两所述第一导电线在所述第一方向上交错分布，交错分布的两所述第一导电线共同连接至少两条所述第一电源线。
本公开一种示例性实施例中，所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，所述第六晶体管为P型晶体管，所述第一电源线用于提供低电平电源信号。所述显示面板还包括：有源层，有源层位于所述衬底基板和所述第二导电层之间，所述有源层包括第六有源部，所述第六有源部用于形成所述第六晶体管的沟道区；所述第一电源线在所述衬底基板上的正投影与所述第六有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极。所述第二导电层还包括：第二导电部，第二导电部连接一稳定电源端。所述显示面板还包括：有源层，有源层位于所述衬底基板和所述第二导电层之间，所述有源层包括：第二有源部、第三子有源部，所述第二有源部包括第一子有源部和第二子有源部，所述第三子有源部连接于所述第一子有源部和所述第二子有源部之间，所述第一子有源部用于形成所述第二晶体管的第一沟道区，所述第二子有源部用于形成所述第二晶体管的第二沟道区；其中，所述第二导电部在所述衬底基板上的正投影和所述第三子有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述驱动晶体管的第一极连接第二电源线，所述第二导电部通过过孔连接所述第二电源线；所述第二导电层包括多个所述第二导电部，所述第二导电部与所述像素驱动电路对应设置，在所述第一方向上分布的至少部分所述第二导电部依次连接以形成第二导电线；所述显示面板还包括多条所述第二电源线，多条所述第二电源线在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第二方向延伸，所述第二导电线连接多条所述第二电源线。
本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极；所述有源层还包括第一有源部和第三有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区。所述显示面板还包括：第一导电层，第一导电层位于所述有源层和所述第二导电层之间，所述第一导电层包括：第一复位信号线、栅线、第三导电部，第一复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述栅线的部分结构用于形成所述第二晶体管的栅极；所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；其中，所述第一复位信号线在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影远离所述第三导电部在所述衬底基板上的正投影的一侧，所述第二导电部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：第三导电层，第三导电层位于所述第二导电层和所述第四导电层之间，所述第三导电层包括第一桥接部，所述第一桥接部通过过孔连接所述第三导电部且连接所述第二晶体管的第一极；所述第二导电部包括：第一子导电部，所述第一子导电部在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一 桥接部在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：数据线，数据线在所述衬底基板上的正投影沿所述第二方向延伸。所述第二导电部还包括：第二子导电部，第二子导电部连接于所述第一子导电部，所述第二子导电部在所述衬底基板上的正投影沿所述第二方向延伸，且位于所述第一桥接部在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述驱动晶体管连接第二电源线，所述像素驱动电路还包括第二晶体管，第四晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极。所述显示面板还包括：有源层、第一导电层、第三导电层，有源层位于所述衬底基板和所述第二导电层之间，所述有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层位于所述有源层和所述第二导电层之间，所述第一导电层包括第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；第三导电层位于所述第二导电层和所述第四导电层之间，所述第三导电层包括第一桥接部，所述第一桥接部通过过孔连接所述第三导电部且连接所述第二晶体管的第一极；所述第二方向为列方向，在同一列像素驱动电路中，所述第二电源线在所述衬底基板上的正投影沿所述第二方向延伸，所述数据线在所述衬底基板上的正投影沿所述第二方向延伸，且所述第二电源线在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影和所述第一桥接部在所述衬底基板上的正投影之间，所述第一电源线在所述衬底基板上的正投影位于所述第一桥接部在所述衬底基板上的正投影远离所述第二电源线在所述衬底基板上的正投影的一侧；在相邻列像素驱动电路中，本列像素驱动电路中的所述第一电源线在所述衬底基板上的正投影位于相邻列像素驱动电路中所述数据线在所述衬底基板上的正投影和本列像素驱动电路中所述第一桥接部在所述 衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极。所述显示面板还包括：有源层、第一导电层、第三导电层，有源层位于所述衬底基板和所述第二导电层之间，所述有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层位于所述有源层和所述第二导电层之间，所述第一导电层包括第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；第三导电层位于所述第二导电层和所述第四导电层之间，所述第三导电层包括第一桥接部，所述第一桥接部通过过孔连接所述第三导电部且连接所述第二晶体管的第一极。所述第四导电层还包括：第四导电部，第四导电部连接所述第一电源线，且所述第四导电部在所述衬底基板上的正投影与所述第一桥接部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管、第七晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一极。所述显示面板还包括：有源层、第一导电层，有源层位于所述衬底基板和所述第二导电层之间，所述有源层包括第一有源部、第七有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区。第一导电层位于所述有源层和所述第二导电层之间，所述第一导电层包括：第一复位信号线、第二复位信号线，第一复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；其中，所述第一方向为行方向，在相邻行像素驱动电路中，上一行像素驱动电路中的所述第二复位信号线共用为本行像素驱动电路中的所述第一复位信号线。
本公开一种示例性实施例中，所述有源层还包括：第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区。所述第一导电层还包括：第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极。所述第二导电层还包括：所述第一初始信号线、所述第二初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸；所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸。其中，在同一行像素驱动电路中，所述第三导电部在所述衬底基板上的正投影位于所述第一初始信号线在所述衬底基板上的正投影和所述第二初始信号线在所述衬底基板上的正投影之间，且所述第一初始信号线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第三导电部在所述衬底基板上的正投影的一侧；在相邻行像素驱动电路中，上一行像素驱动电路中的所述第二初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第一初始信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一复位信号线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述第一有源部包括第四子有源部和第五子有源部，所述有源层还包括连接于所述第四子有源部和所述第五子有源部之间的第六子有源部；上一行像素驱动电路中所述第二初始信号线在所述衬底基板上的正投影与本行像素驱动电路中所述第六子有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管；所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管栅极；所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；所述第五晶体管的第一极连接第二电源线，第二极连接所述驱动晶体管的第一极；所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极； 所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为P型晶体管。
本公开一种示例性实施例中，所述显示面板还包括：有源层、第一导电层。有源层位于所述衬底基板和所述第二导电层之间，所述有源层包括：第三有源部、第四有源部、第五有源部、第六有源部、第七有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区。第一导电层位于所述有源层和所述第二导电层之间，所述第一导电层包括：栅线、使能信号线、第二复位信号线、第三导电部。栅线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第四有源部在所述衬底基板上的正投影，所述栅线的部分结构用于形成所述第四晶体管的栅极；使能信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第五有源部在所述衬底基板上的正投影和所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，且所述使能信号线的另外部分结构用于形成所述第六晶体管的栅极；第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；第三导电部所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；其中，在同一行像素驱动电路中，所述使能信号线在所述衬底基板上的正投影位于所述第三导电部在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合 本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；
图2为图1所示像素驱动电路一种驱动方法中各节点的时序图；
图3为本公开显示面板一种示例性实施例的结构版图；
图4为图3中第二导电层的结构版图；
图5为图3中第四导电层的结构版图；
图6为图3中公共电极的结构版图；
图7为图3中第二导电层和第四导电层的结构版图；
图8为本公开显示面板另一种示例性实施例的结构版图；
图9为图8中第二导电层的结构版图；
图10为图8中第二导电层和第四导电层的结构版图；
图11为本公开显示面板另一种示例性实施例的结构版图；
图12为图11中第二导电层的结构版图；
图13为图11中第二导电层和第四导电层的结构版图；
图14为本公开显示面板另一种示例性实施例的结构版图；
图15为图14中有源层的结构版图；
图16为图14中第一导电层的结构版图；
图17为图14中第二导电层的结构版图；
图18为图14中第三导电层的结构版图；
图19为图14中第四导电层的结构版图；
图20为图14中有源层、第一导电层的结构版图；
图21为图14中有源层、第一导电层、第二导电层的结构版图；
图22为图14中有源层、第一导电层、第二导电层、第三导电层的结构版图；
图23为图14所示显示面板沿虚线AA剖开的部分剖视图；
图24为本公开显示面板另一种示例性实施例中的结构版图；
图25为图24中像素电极层的结构版图；
图26为本公开显示面板另一种示例性实施例中像素电极层的结构版图。
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接节点N，栅极连接第一复位信号端Re1；第二晶体管T2第一极连接驱动晶体管T3的栅极，第二极连接驱动晶体管T3的第二极；栅极连接栅极驱动信号端Gate；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接栅极驱动信号端Gate；第五晶体管T5的第一极连接第二电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2。电容C的第一电极连接第一电源端VSS，电容C的第二电极连接驱动晶体管T3的栅极。该像素驱动电路可以连接一发光单元OLED，该像素驱动电路用于驱动该发光单元OLED发光，发光单元OLED的第一电极可以连接第六晶体管T6的第二极，发光单元OLED的第二电极可以连接第一电源端VSS。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管 T5、第六晶体管T6、第七晶体管T7可以均为P型晶体管。
如图2所示，为图1所示像素驱动电路一种驱动方法中各节点信号的时序图。其中，Gate表示栅极驱动信号端Gate信号的时序，Re1表示第一复位信号端Re1信号的时序，Re2表示第二复位信号端Re2信号的时序，EM表示使能信号端EM信号的时序，Da表示数据信号端Da信号的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入第一初始信号。在补偿阶段t2：第二复位信号端Re2、栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，第二初始信号端Vinit2向第六晶体管T6的第二极输入第二初始信号。在发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在节点N的电压Vdata+Vth作用下驱动发光单元发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
本示例性实施例还提供一种显示面板，所述显示面板可以子像素单元，所述子像素单元包括像素驱动电路和发光单元，所述像素驱动电路连接所述发光单元的第一电极，该像素驱动电路可以如图1所示。该显示面板还可以包括依次层叠设置的衬底基板、第二导电层、第四导电层、公共电极层，如图3-7所示，图3为本公开显示面板一种示例性实施例的结构版图，图4为图3中第二导电层的结构版图，图5为图3中第四导电层的结构版图，图6为图3中公共电极的结构版图，图7为图3中第二导电层和第四导电层的结构版图。本示例性实施例中，该显示面板包括沿第一方向X和第二方向Y阵列分布的多个子像素单元，相应的，该显示面板包括沿第一 方向X和第二方向Y阵列分布的多个像素驱动电路。其中，第一方向X和第二方向Y相交，例如，第一方向X可以为行方向，第二方向Y可以为列方向。
如图3、4、7所示，所述第二导电层可以包括多个第一导电部21，所述第一导电部21和所述像素驱动电路对应设置，所述第一导电部21可以用于形成与其对应的所述像素驱动电路中所述电容C的第一电极。
如图3、5、7所示，所述第四导电层可以包括多条第一电源线VSS，第一电源线VSS可以提供图1中的第一电源端VSS。所述第一电源线VSS在所述衬底基板上的正投影可以沿所述第一方向X间隔分布且沿所述第二方向Y延伸，所述第一导电部21可以通过过孔H连接所述第一电源线VSS。其中，黑色方块表示过孔的位置，本示例性实施例仅对部分过孔位置进行了标注。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。
如图3、6所示，公共电极层6可以为一整体结构，第一电源线VSS可以在显示面板的边沿走线区通过过孔与公共电极层6连接。
本示例性实施例中，第一电源线VSS的至少部分结构位于显示面板的显示区，第一电源线VSS可以降低由于公共电极层6自身电阻造成的压降，从而可以使得图1中第一电源端VSS和第二电源端VDD在保证驱动晶体管工作在饱和区的前提下，降低显示面板的功耗。此外，该显示面板将电容C的第一电极(第一导电部21)连接到第一电源线VSS，从而可以降低第一电源线VSS的自身电阻，进而可以进一步降低由于公共电极层6自身电阻造成的压降。
本示例性实施例中，如图8-10所示，图8为本公开显示面板另一种示例性实施例的结构版图，图9为图8中第二导电层的结构版图，图10为图8中第二导电层和第四导电层的结构版图。
本示例性实施例中，图8所示显示面板和图3所示显示面板区别在于，在所述第一方向X上分布的所有所述第一导电部21依次连接以形成第一导电线D1，所述第一导电线D1连接每一条所述第一电源线VSS。该设置可以使得第一电源线VSS和第一导电线D1形成网格结构，从而可以进一 步降低由于公共电极层6自身电阻造成的压降。
应该理解的是，在其他示例性实施例中，在所述第一方向X上分布的第一导电部21也可仅部分依次连接以形成第一导电线，所述第一导电线可以连接多条所述第一电源线。例如，如图11-13所示，图11为本公开显示面板另一种示例性实施例的结构版图，图12为图11中第二导电层的结构版图，图13为图11中第二导电层和第四导电层的结构版图。本示例性实施例中，在所述第一方向X上分布的多个所述第一导电部21可以形成在所述第一方向X上间隔分布多条所述第一导电线D1。在所述第一方向X和所述第二方向Y上均相邻的两第一导电线D1可以在所述第一方向X上交错分布，即在所述第一方向X和所述第二方向Y上均相邻的两第一导电线D1在衬底基板上的正投影在第二方向Y上无限移动所覆盖的区域部分相交。第一导电线D1可以连接两条第一电源线VSS。该设置同样可以使得第一电源线VSS和第一导电线D1形成网格结构。
应该理解的是，在其他示例性实施例中，该显示面板中的像素驱动电路还可以为其他结构，只要像素驱动电路中电容C的第一电极和发光单元的公共电极连接同一信号端，该显示面板均可以通过上述方案降低由于公共电极自身电阻造成的压降。例如，图1所示像素驱动电路中，第一晶体管T1、第二晶体管T2还可以为N型晶体管，该设置可以降低节点N通过第一晶体管T1和第二晶体管T2的漏电流。
本示例性实施例中，显示面板还可以包括：有源层、第一导电层、第三导电层，其中，衬底基板、有源层、第一导电层、第二导电层、第三导电层、第四导电层、公共电极依次层叠设置，且上述结构层之间还可以设置有绝缘层。如图14-22所示，图14为本公开显示面板另一种示例性实施例的结构版图，图15为图14中有源层的结构版图，图16为图14中第一导电层的结构版图，图17为图14中第二导电层的结构版图，图18为图14中第三导电层的结构版图，图19为图14中第四导电层的结构版图，图20为图14中有源层、第一导电层的结构版图，图21为图14中有源层、第一导电层、第二导电层的结构版图，图22为图14中有源层、第一导电层、第二导电层、第三导电层的结构版图。
如图14、15、20所示，有源层可以包括第一有源部71、第二有源部 72、第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77。其中，第一有源部71用于形成第一晶体管T1的沟道区，第二有源部72用于形成第二晶体管T2的沟道区，第三有源部73用于形成驱动晶体管T3的沟道区，第四有源部74用于形成第四晶体管T4的沟道区，第五有源部75用于形成第五晶体管T5的沟道区，第六有源部76用于形成第六晶体管T6的沟道区，第七有源部77用于形成第七晶体管T7的沟道区。其中，第一有源部71包括第四子有源部714和第五子有源部715，第二有源部72包括第一子有源部721和第二子有源部722。有源层还可以包括连接于第四子有源部714和第五子有源部715之间的第六子有源部716、连接于第一子有源部721和第二子有源部722之间的第三子有源部723、连接于第二有源部72和第一有源部71之间的第八有源部78、连接于第四有源部74远离第三有源部73一侧的第九有源部79、连接于第一有源部71远离第二有源部72一侧的第十有源部710、连接于第六有源部76和第七有源部77之间的第十一有源部711、连接于第五有源部75远离第三有源部73一侧的第十二有源部712、连接于第七有源部77远离第六有源部76一侧的第十三有源部713。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。
如图14、16、20所示，第一导电层可以包括：第一复位信号线Re1、第二复位信号线Re2、栅线Gate、使能信号线EM、第三导电部13。其中，第一复位信号线Re1用于提供图1中的第一复位信号端，第二复位信号线Re2用于提供图1中的第二复位信号端，栅线Gate用于提供图1中的栅极驱动信号端，使能信号线EM用于提供图1中的使能信号端。第一复位信号线Re1在衬底基板上的正投影可以沿第一方向X延伸且覆盖第一有源部71在衬底基板上的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的栅极。第二复位信号线Re2在衬底基板上的正投影可以沿第一方向X延伸且覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构用于形成第七晶体管T7的栅极。使能信号线EM在衬底基板上的正投影可以沿第一方向X延伸且覆盖第五有源部75在衬底基 板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构用于形成第六晶体管T6的栅极。栅线Gate在衬底基板上的正投影沿第一方向X延伸且覆盖第二有源部72在衬底基板上的正投影、第四有源部74在衬底基板上的正投影，栅线Gate的部分结构用于形成第二晶体管T2的栅极，栅线Gate的另外部分结构用于形成第四晶体管T4的栅极。第三导电部13在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第三导电部13用于形成驱动晶体管T3的栅极。第三导电部13还可以共用为电容C的第二电极。其中，第三导电部13在衬底基板上的正投影可以位于栅线Gate在衬底基板上的正投影和使能信号线EM在衬底基板上的正投影之间。第一复位信号线Re1在衬底基板上的正投影可以位于栅线Gate在衬底基板上的正投影远离第三导电部13在衬底基板上的正投影的一侧。第二复位信号线Re2在衬底基板上的正投影可以位于使能信号线EM在衬底基板上的正投影远离第三导电部13在衬底基板上的正投影的一侧。在相邻行像素驱动电路中，上一行像素驱动电路中的所述第二复位信号线Re2可以共用为本行像素驱动电路中的所述第一复位信号线Re1，该设置可以减小像素驱动电路在第二方向上的尺寸。此外，该显示面板可以利用第一导电层为掩膜对有源层进行导体化处理，即有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，有源层中未被第一导电层覆盖的区域形成导体结构。
如图14、17、21所示，第二导电层可以包括第一初始信号线Vinit1、第二初始信号线Vinit2、第一导电部21、第二导电部22。第一初始信号线Vinit1可以用于提供图1中的第一初始信号端，第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影均可以沿第一方向X延伸。第一导电部21在衬底基板上的正投影可以与第三导电部13在衬底基板上的正投影至少部分交叠，第一导电部21可以用于形成电容C的第一电极，其中，在第一方向X上分布的多个第一导电部21可以依次连接以形成第一导电线D1。在第一方向X上分布的多个第二导电部22可以依次连接以形成第二导电线D2。在同一行像素驱动电路中，所 述第二导电部22在所述衬底基板上的正投影可以位于所述第一复位信号线Re1在所述衬底基板上的正投影和所述栅线Gate在所述衬底基板上的正投影之间。在同一行像素驱动电路中，第三导电部13在所述衬底基板上的正投影可以位于所述第一初始信号线Vinit1在所述衬底基板上的正投影和所述第二初始信号线Vinit2在所述衬底基板上的正投影之间，且所述第一初始信号线Vinit1在所述衬底基板上的正投影位于所述第一复位信号线Re1在所述衬底基板上的正投影远离所述第三导电部13在所述衬底基板上的正投影的一侧。在相邻行像素驱动电路中，上一行像素驱动电路中的所述第二初始信号线Vinit2在所述衬底基板上的正投影可以位于本行像素驱动电路中所述第一初始信号线Vinit1在所述衬底基板上的正投影和本行像素驱动电路中所述第一复位信号线Re1在所述衬底基板上的正投影之间，该设置可以进一步减小像素驱动电路在第二方向上的尺寸。如图14、17、21所示，第二导电部22可以包括的第三子导电部223，第三子导电部223在衬底基板上的正投影与第三子有源部723在衬底基板上的正投影至少部分交叠，第二导电部22可以连接一稳定电压源，第三子导电部223可以对第三子有源部723起到稳压作用，从而可以改善由于第三子有源部723电压变化产生向第二晶体管T2源漏极漏电的问题。上一行像素驱动电路中第二初始信号线Vinit2在衬底基板上的正投影可以与本行像素驱动电路中第六子有源部716在衬底基板上的正投影至少部分交叠，第二初始信号线Vinit2可以对第六子有源部716起到稳压作用，从而可以改善由于第六子有源部716电压变化产生向第一晶体管T1源漏极漏电的问题。
如图14、18、22所示，第三导电层可以包括第二电源线VDD、第一桥接部31、第二桥接部32、第三桥接部33、第四桥接部34、第五桥接部35、第六桥接部36。其中，第二电源线VDD可以用于提供图1所示像素驱动电路中的第二电源端。第二电源线VDD在衬底基板上的正投影可以沿第二方向延伸，第二电源线VDD可以通过过孔连接第二导电部22，以向第二导电部22提供稳定电压源。应该理解的是，在其他示例性实施例中，还可以通过其他信号线向第二导电部22提供稳定电压源，例如，可以通过第一电源线VSS、第一初始信号线Vinit1、第二初始信号线Vinit2向第二导 电部22提供稳定电压源。第二电源线VDD和第二导电线D2还可以形成网格结构，从而可以降低由于第二电源线VDD自身电阻降造成的压降。第二电源线VDD还可以通过过孔连接第十二有源部712，以连接第五晶体管T5的第一极和第二电源端。第一桥接部31可以分别通过过孔H连接第三导电部13和第八有源部78，以连接驱动晶体管T3的栅极和第一晶体管T1的第二极、第二晶体管T2的第一极。如图17所示，第一导电部21上可以设置有开口211，连接于第一桥接部31和第三导电部13的过孔在衬底基板上的正投影可以位于开口211在衬底基板上的正投影以内，以避免该过孔内的导电结构与第一导电部21连接。第二桥接部32可以通过过孔连接第一导电部21，以连接电容的第一电极。第三桥接部33可以分别通过过孔连接第十三有源部713和第二初始信号线Vinit2，以连接第七晶体管的第一极和第二初始信号端。第四桥接部34可以分别通过过孔连接第十有源部710和第一初始信号线Vinit1，以连接第一晶体管T1的第一极和第一初始信号端。第五桥接部35可以通过过孔连接第十一有源部711，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第六桥接部36可以通过过孔连接第九有源部79，以连接第四晶体管T4的第一极。如图14、17、18、22所示，第二导电部22还可以包括第一子导电部221，第一子导电部221连接于第三子导电部223，第一子导电部221在衬底基板上的正投影可以沿第一方向X延伸，且位于第一桥接部31在衬底基板上的正投影和所述第一复位信号线Re1在衬底基板上的正投影之间，即第一子导电部221在衬底基板上的正投影在第二方向Y上无限移动所覆盖区域和第一桥接部31在衬底基板上的正投影在第二方向Y上无限移动所覆盖区域至少部分相交，第一子导电部221可以屏蔽第一复位信号线Re1对第一桥接部31的噪音影响，从而提高图1所示像素驱动电路中节点N电压的稳定性。本示例性实施例中，第一子导电部221在衬底基板上的正投影在第二方向Y上无限移动所覆盖区域可以覆盖第一桥接部31在衬底基板上的正投影在第二方向Y上无限移动所覆盖区域。
如图14、19所示，第四导电层可以包括：第一电源线VSS、数据线Da、第七桥接部47。其中，第一电源线VSS用于提供图1所示像素驱动电路中的第一电源端，数据线Da用于提供图1所示像素驱动电路中的数据 信号端。第一电源线VSS在衬底基板上的正投影、数据线Da在衬底基板上的正投影均可以沿第二方向Y延伸。每列像素驱动电路可以对应设置一条第一电源线VSS和一条数据线Da。应该理解的是，在其他示例性实施例中，多列像素驱动电路也可以对应设置一条第一电源线VSS。第一电源线VSS可以通过过孔连接第二桥接部32，以连接第一电源端和电容C的第一电极。数据线Da可以通过过孔连接第六桥接部36，以连接第四晶体管T4的第一极和数据信号端。如图14、19所示，第四导电层还可以包括第四导电部44，第四导电部44连接于第一电源线VSS，第四导电部44在衬底基板上的正投影可以与第一桥接部31在衬底基板上的正投影至少部分交叠，第四导电部44可以屏蔽其他信号线对第一桥接部31的噪音影响。本示例性实施例中，第四导电部44在衬底基板上的正投影可以覆盖第一桥接部31在衬底基板上的正投影。如图14所示，第二电源线VDD在衬底基板上的正投影可以位于数据线Da在衬底基板上的正投影和第一桥接部31在衬底基板上的正投影之间，第一电源线VSS在衬底基板上的正投影可以位于第一桥接部31在衬底基板上的正投影远离第二电源线VDD在衬底基板上的正投影的一侧，本列像素驱动电路中的所述第一电源线VSS在所述衬底基板上的正投影位于相邻列像素驱动电路中所述数据线Da在所述衬底基板上的正投影和本列像素驱动电路中所述第一桥接部31在所述衬底基板上的正投影之间。第二电源线VDD可以屏蔽本列像素驱动电路中数据线Da对本列像素驱动电路中第一桥接部31的噪音影响，第一电源线VSS可以屏蔽相邻列像素驱动电路中数据线Da对本列像素驱动电路中第一桥接部31的噪音影响。第一电源线VSS在衬底基板上的正投影还可以与第六有源部76在衬底基板上的正投影至少部分交叠。本示例性实施例中，第一电源线VSS可以提供低电平电源信号，第一电源线VSS可以提高第六晶体管T6的响应速度。第一电源线VSS还可以通过过孔连接公共电极层。
如图14、17、18、22所示，第二导电部22还可以第二子导电部222，第二子导电部222连接于第一子导电部221远离第三子导电部223的一侧，第二子导电部222在衬底基板上的正投影可以沿第二方向Y延伸，且位于第一桥接部31在衬底基板上的正投影和所述数据线Da在衬底基板上的正投影之间，即第二子导电部222在衬底基板上的正投影在第一方向X上无 限移动所覆盖区域和第一桥接部31在衬底基板上的正投影在第一方向X上无限移动所覆盖区域至少部分相交，第二子导电部222可以屏蔽数据线Da对第一桥接部31的噪音影响。
需要说明的是，如图14、22所示，画于第三导电层背离衬底基板一侧的黑色方块表示第三导电层连接面向衬底基板一侧的其他层级的过孔；画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图23所示，为图14所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括缓冲层82、第一绝缘层83、第二绝缘层84、第一介电层85、钝化层86、第二介电层87，其中，衬底基板81、缓冲层82、有源层、第一绝缘层83、第一导电层、第二绝缘层84、第二导电层、第一介电层85、第三导电层、钝化层86、第二介电层87、第四导电层依次层叠设置。第一绝缘层83、第二绝缘层84可以氧化硅层，第一介电层85、第二介电层87可以为氮化硅层，钝化层86、缓冲层82的材料可以为氧化硅、氮化硅等。衬底基板81可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层、第四导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。
该显示面板还可以包括位于第四导电层和公共电极层之间的像素电极层。如图24、25所示，图24为本公开显示面板另一种示例性实施例中的结构版图，图25为图24中像素电极层的结构版图。像素电极层可以包括多个电极部，电极部可以用于形成发光单元的第一电极，多个所述电极部包括：多个R电极部R、多个G电极部G、多个B电极部B，在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个 所述G电极部连接于另一列像素驱动电路；连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离S1小于所述R电极部在所述衬底基板上的正投影在列方向的尺寸S2或者所述B电极部所述衬底基板上的正投影在列方向的尺寸S3。其中，该显示面板还可以包括位于电极层背离衬底基板一侧的像素定义层，R电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，G电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，B电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合。各个电极部可以通过过孔连接第七桥接部47，以连接第六晶体管T6的第二极。
如图24、25所述，R电极部R、B电极部B为六边形，G电极部G为五边形，应该理解的是，在其他示例性实施例中，R电极部R、B电极部B、G电极部G的边角还可以为弧形，该设置可以改善显示面板色偏的技术问题。
此外，在其他示例性实施例中，电极部还可以有他结构和分布方式，例如，如图26所示，为本公开显示面板另一种示例性实施例中像素电极层的结构版图。像素电极层可以包括多个电极部：R电极部R、G电极部G、B电极部B，各个电极部可以通过过孔连接第七桥接部47以连接第六晶体管的第二极。在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，多个所述R电极部和多个所述B电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离S1大于所述R电极部在所述衬底基板上的正投影在列方向的尺寸S2或者所述B电极部所述衬底基板上的正投影在列方向的尺寸S3。其中，R电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，G电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正 投影重合，B电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (18)
- 一种显示面板，其中，所述显示面板包括沿第一方向和第二方向阵列分布的子像素单元，所述第一方向和所述第二方向相交，所述子像素单元包括像素驱动电路和发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路包括驱动晶体管和电容，所述电容的第一电极连接第一电源线，所述电容的第二电极连接所述驱动晶体管的栅极，所述显示面板还包括：衬底基板；第二导电层，位于所述衬底基板的一侧，所述第二导电层包括多个第一导电部，所述第一导电部和所述像素驱动电路对应设置，所述第一导电部用于形成与其对应的所述像素驱动电路中所述电容的第一电极；第四导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第四导电层包括多条所述第一电源线，所述第一电源线在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第二方向延伸，所述第一导电部通过过孔连接所述第一电源线；公共电极层，位于所述第四导电层背离所述衬底基板的一侧，所述公共电极层用于形成所述发光单元的第二电极，所述第一电源线通过过孔连接所述公共电极层。
- 根据权利要求1所述的显示面板，其中，在所述第一方向上分布的至少部分所述第一导电部依次连接以形成第一导电线，所述第一导电线连接多条所述第一电源线。
- 根据权利要求2所述的显示面板，其中，在所述第一方向上分布的所有所述第一导电部依次连接以形成第一导电线，所述第一导电线连接每一条所述第一电源线。
- 根据权利要求2所述的显示面板，其中，在所述第一方向上分布的多个所述第一导电部形成在所述第一方向上间隔分布多条所述第一导电线；在所述第一方向和所述第二方向上均相邻的两所述第一导电线在所述第一方向上交错分布，交错分布的两所述第一导电线共同连接至少两条所述第一电源线。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，所述第六晶体管为P型晶体管，所述第一电源线用于提供低电平电源信号；所述显示面板还包括：有源层，位于所述衬底基板和所述第二导电层之间，所述有源层包括第六有源部，所述第六有源部用于形成所述第六晶体管的沟道区；所述第一电源线在所述衬底基板上的正投影与所述第六有源部在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第二导电层还包括：第二导电部，连接一稳定电源端；所述显示面板还包括：有源层，位于所述衬底基板和所述第二导电层之间，所述有源层包括：第二有源部、第三子有源部，所述第二有源部包括第一子有源部和第二子有源部，所述第三子有源部连接于所述第一子有源部和所述第二子有源部之间，所述第一子有源部用于形成所述第二晶体管的第一沟道区，所述第二子有源部用于形成所述第二晶体管的第二沟道区；其中，所述第二导电部在所述衬底基板上的正投影和所述第三子有源部在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求6所述的显示面板，其中，所述驱动晶体管的第一极连接第二电源线，所述第二导电部通过过孔连接所述第二电源线；所述第二导电层包括多个所述第二导电部，所述第二导电部与所述像素驱动电路对应设置，在所述第一方向上分布的至少部分所述第二导电部依次连接以形成第二导电线；所述显示面板还包括多条所述第二电源线，多条所述第二电源线在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第二方向延伸，所述第二导电线连接多条所述第二电源线。
- 根据权利要求6所述的显示面板，其中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极；所述有源层还包括第一有源部和第三有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区；所述显示面板还包括：第一导电层，位于所述有源层和所述第二导电层之间，所述第一导电层包括：第一复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；栅线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述栅线的部分结构用于形成所述第二晶体管的栅极；第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；其中，所述第一复位信号线在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影远离所述第三导电部在所述衬底基板上的正投影的一侧，所述第二导电部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影之间。
- 根据权利要求8所述的显示面板，其中，所述显示面板还包括：第三导电层，位于所述第二导电层和所述第四导电层之间，所述第三导电层包括第一桥接部，所述第一桥接部通过过孔连接所述第三导电部且连接所述第二晶体管的第一极；所述第二导电部包括：第一子导电部，所述第一子导电部在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一桥接部在所述衬底基板上的正投影和所述 第一复位信号线在所述衬底基板上的正投影之间。
- 根据权利要求9所述的显示面板，其中，所述显示面板还包括：数据线，在所述衬底基板上的正投影沿所述第二方向延伸；所述第二导电部还包括：第二子导电部，连接于所述第一子导电部，所述第二子导电部在所述衬底基板上的正投影沿所述第二方向延伸，且位于所述第一桥接部在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影之间。
- 根据权利要求1所述的显示面板，其中，所述驱动晶体管连接第二电源线，所述像素驱动电路还包括第二晶体管，第四晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：有源层，位于所述衬底基板和所述第二导电层之间，所述有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层，位于所述有源层和所述第二导电层之间，所述第一导电层包括第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；第三导电层，位于所述第二导电层和所述第四导电层之间，所述第三导电层包括第一桥接部，所述第一桥接部通过过孔连接所述第三导电部且连接所述第二晶体管的第一极；所述第二方向为列方向，在同一列像素驱动电路中，所述第二电源线在所述衬底基板上的正投影沿所述第二方向延伸，所述数据线在所述衬底基板上的正投影沿所述第二方向延伸，且所述第二电源线在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影和所述第一桥接部在所述衬底基板上的正投影之间，所述第一电源线在所述衬底基板上的正投影位于所述第一桥接部在所述衬底基板上的正投影远离所述第二电源线在所述衬底基板上的正投影的一侧；在相邻列像素驱动电路中，本列像素驱动电路中的所述第一电源线在 所述衬底基板上的正投影位于相邻列像素驱动电路中所述数据线在所述衬底基板上的正投影和本列像素驱动电路中所述第一桥接部在所述衬底基板上的正投影之间。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述显示面板还包括：有源层，位于所述衬底基板和所述第二导电层之间，所述有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层，位于所述有源层和所述第二导电层之间，所述第一导电层包括第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；第三导电层，位于所述第二导电层和所述第四导电层之间，所述第三导电层包括第一桥接部，所述第一桥接部通过过孔连接所述第三导电部且连接所述第二晶体管的第一极；所述第四导电层还包括：第四导电部，连接所述第一电源线，且所述第四导电部在所述衬底基板上的正投影与所述第一桥接部在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第一晶体管、第七晶体管，所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一极；所述显示面板还包括：有源层，位于所述衬底基板和所述第二导电层之间，所述有源层包括第一有源部、第七有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；第一导电层，位于所述有源层和所述第二导电层之间，所述第一导电层包括：第一复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；其中，所述第一方向为行方向，在相邻行像素驱动电路中，上一行像素驱动电路中的所述第二复位信号线共用为本行像素驱动电路中的所述第一复位信号线。
- 根据权利要求13所述的显示面板，其中，所述有源层还包括；第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；所述第一导电层还包括：第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；所述第二导电层还包括：所述第一初始信号线，在所述衬底基板上的正投影沿所述第一方向延伸；所述第二初始信号线，在所述衬底基板上的正投影沿所述第一方向延伸；其中，在同一行像素驱动电路中，所述第三导电部在所述衬底基板上的正投影位于所述第一初始信号线在所述衬底基板上的正投影和所述第二初始信号线在所述衬底基板上的正投影之间，且所述第一初始信号线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第三导电部在所述衬底基板上的正投影的一侧；在相邻行像素驱动电路中，上一行像素驱动电路中的所述第二初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第一初始信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一复位信号线在所述衬底基板上的正投影之间。
- 根据权利要求14所述的显示面板，其中，所述第一有源部包括 第四子有源部和第五子有源部，所述有源层还包括连接于所述第四子有源部和所述第五子有源部之间的第六子有源部；上一行像素驱动电路中所述第二初始信号线在所述衬底基板上的正投影与本行像素驱动电路中所述第六子有源部在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管；所述第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管栅极；所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极；所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；所述第五晶体管的第一极连接第二电源线，第二极连接所述驱动晶体管的第一极；所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为P型晶体管。
- 根据权利要求16所述的显示面板，其中，所述显示面板还包括：有源层，位于所述衬底基板和所述第二导电层之间，所述有源层包括：第三有源部、第四有源部、第五有源部、第六有源部、第七有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；第一导电层，位于所述有源层和所述第二导电层之间，所述第一导电 层包括：栅线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第四有源部在所述衬底基板上的正投影，所述栅线的部分结构用于形成所述第四晶体管的栅极；使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第五有源部在所述衬底基板上的正投影和所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，且所述使能信号线的另外部分结构用于形成所述第六晶体管的栅极；第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；第三导电部，所述第三导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三导电部用于形成所述驱动晶体管的栅极；其中，在同一行像素驱动电路中，所述使能信号线在所述衬底基板上的正投影位于所述第三导电部在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间。
- 一种显示装置，其中，包括权利要求1-17任一项所述的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/087910 WO2023201570A1 (zh) | 2022-04-20 | 2022-04-20 | 显示面板及显示装置 |
| CN202280000799.7A CN117280409A (zh) | 2022-04-20 | 2022-04-20 | 显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/087910 WO2023201570A1 (zh) | 2022-04-20 | 2022-04-20 | 显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2023201570A1 true WO2023201570A1 (zh) | 2023-10-26 |
Family
ID=88418950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2022/087910 WO2023201570A1 (zh) | 2022-04-20 | 2022-04-20 | 显示面板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117280409A (zh) |
| WO (1) | WO2023201570A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050094082A1 (en) * | 2003-09-19 | 2005-05-05 | Hee-Seop Kim | Liquid crystal display and thin film transistor array panel |
| US20100182223A1 (en) * | 2009-01-22 | 2010-07-22 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device |
| CN104299572A (zh) * | 2014-11-06 | 2015-01-21 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示面板 |
| CN106972043A (zh) * | 2016-01-14 | 2017-07-21 | 三星显示有限公司 | 显示面板及其制造方法 |
| US20210183982A1 (en) * | 2019-08-23 | 2021-06-17 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| CN113327543A (zh) * | 2021-05-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
-
2022
- 2022-04-20 WO PCT/CN2022/087910 patent/WO2023201570A1/zh unknown
- 2022-04-20 CN CN202280000799.7A patent/CN117280409A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050094082A1 (en) * | 2003-09-19 | 2005-05-05 | Hee-Seop Kim | Liquid crystal display and thin film transistor array panel |
| US20100182223A1 (en) * | 2009-01-22 | 2010-07-22 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device |
| CN104299572A (zh) * | 2014-11-06 | 2015-01-21 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示面板 |
| CN106972043A (zh) * | 2016-01-14 | 2017-07-21 | 三星显示有限公司 | 显示面板及其制造方法 |
| US20210183982A1 (en) * | 2019-08-23 | 2021-06-17 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| CN113327543A (zh) * | 2021-05-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117280409A (zh) | 2023-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2022160873A1 (zh) | 显示面板、显示装置 | |
| WO2022193712A1 (zh) | 显示面板、显示装置 | |
| CN114495835A (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| CN114373773A (zh) | 显示面板及显示装置 | |
| WO2022041227A1 (zh) | 显示面板及显示装置 | |
| WO2024027775A9 (zh) | 显示面板及显示装置 | |
| WO2023230885A1 (zh) | 显示面板及显示装置 | |
| WO2023201570A1 (zh) | 显示面板及显示装置 | |
| WO2022147679A9 (zh) | 显示面板、显示装置 | |
| WO2023159602A9 (zh) | 显示面板、显示装置 | |
| WO2024000273A9 (zh) | 显示面板及显示装置 | |
| WO2023245676A1 (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| WO2023050273A9 (zh) | 显示面板和显示装置 | |
| WO2023230871A9 (zh) | 显示面板及显示装置 | |
| WO2024045059A1 (zh) | 显示面板及显示装置 | |
| US20240161696A1 (en) | Display panel and display device | |
| WO2023206157A1 (zh) | 显示面板及显示装置 | |
| WO2024092496A1 (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| WO2024000442A9 (zh) | 显示面板及显示装置 | |
| WO2022204977A1 (zh) | 显示面板、显示装置 | |
| WO2024045037A1 (zh) | 显示面板及显示装置 | |
| WO2023109232A1 (zh) | 显示面板和显示装置 | |
| WO2023159503A1 (zh) | 像素电路及驱动方法、显示面板及驱动方法、显示装置 | |
| WO2024065591A1 (zh) | 显示面板及显示装置 | |
| WO2024011635A1 (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22937807 Country of ref document: EP Kind code of ref document: A1 |