CN114758613B - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。像素电路包括：数据写入模块、驱动晶体管和状态重置模块；驱动晶体管包括第一栅极和第二栅极，数据写入模块用于在数据写入阶段向驱动晶体管的第一栅极提供数据电压；状态重置模块用于在第一状态重置阶段向驱动晶体管的第二栅极写入第一导通电压以使驱动晶体管导通于线性工作区；以及，状态重置模块还用于在第二状态重置阶段向驱动晶体管的第二栅极写入第二导通电压以使驱动晶体管导通于饱和工作区；驱动晶体管用于在发光阶段根据数据电压生成驱动电流；其中，第一状态重置阶段和第二状态重置阶段位于发光阶段与数据写入阶段之间。本发明能够改善闪烁和运动模糊问题。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明实施例涉及显示技术，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的发展，显示面板的应用越来越广泛，相应的对显示面板的要求也越来越高。

然而，现有的显示面板在显示图像，尤其是低频显示时，会存在闪烁和运动模糊等问题，严重影响了显示效果。

发明内容

本发明提供一种像素电路及其驱动方法、显示面板，以改善低频时的闪烁和运动模糊等现象。

第一方面，本发明实施例提供了一种像素电路，所述像素电路包括：

数据写入模块、驱动晶体管和状态重置模块；

所述驱动晶体管包括第一栅极和第二栅极；所述数据写入模块用于在数据写入阶段向所述驱动晶体管的第一栅极提供数据电压；

所述状态重置模块用于在第一状态重置阶段向所述驱动晶体管的第二栅极写入第一导通电压以使所述驱动晶体管导通于线性工作区；以及所述状态重置模块还用于在第二状态重置阶段向所述驱动晶体管的第二栅极写入第二导通电压以使所述驱动晶体管导通于饱和工作区；所述驱动晶体管用于在发光阶段根据所述数据电压生成驱动电流；其中，所述第一状态重置阶段和所述第二状态重置阶段位于所述发光阶段与所述数据写入阶段之间。

可选地，所述状态重置模块包括第一晶体管，所述第一晶体管的第一端与所述驱动晶体管的第二栅极电连接，所述第一晶体管的第二端用于接入所述第一导通电压及所述第二导通电压，所述第一晶体管的控制端接入第一扫描信号。

可选地，所述状态重置模块还包括第一电容，所述第一晶体管的第一端通过所述第一电容与所述驱动晶体管的第二栅极电连接。

可选地，所述像素电路还包括第一发光控制模块、第二发光控制模块、发光模块、存储模块和阈值补偿模块；

所述数据写入模块的第一端接入数据电压，所述数据写入模块的第二端与所述驱动晶体管的第一端电连接，所述数据写入模块的控制端接入第二扫描信号；

所述第一发光控制模块的第一端接入第一电压信号，所述第一发光控制模块的第二端与所述驱动晶体管的第一端电连接，所述第一发光控制模块的控制端接入使能信号；

所述第二发光控制模块的第一端与所述驱动晶体管的第二端电连接，所述第二发光控制模块的第二端与所述发光模块的第一端电连接，所述第二发光控制模块的控制端接入所述使能信号，所述发光模块的第二端接入第二电压信号；

所述阈值补偿模块的第一端与所述驱动晶体管的第二端电连接，所述阈值补偿模块的第二端与所述驱动晶体管的第一栅极电连接，所述阈值补偿模块的控制端接入第三扫描信号；

所述存储模块的第一端接入所述第一电压信号，所述存储模块的第二端与所述驱动晶体管的第一栅极电连接。

可选地，所述第一扫描信号的导通电平的持续时间与所述使能信号的导通电平的持续时间部分交叠；所述第一晶体管的第二端接入所述使能信号；

或者，所述第一扫描信号的导通电平的持续时间位于所述使能信号的关断电平的持续时间内；所述第一晶体管的第二端接入导通信号，所述导通信号配置为在所述第一状态重置阶段为第一导通电压，在第二状态重置阶段为第二导通电压。

可选地，所述第一扫描信号的导通电平的持续时间与所述使能信号的导通电平的持续时间部分交叠；所述第一晶体管的第二端接入所述使能信号；

所述像素电路还包括第一初始化模块，所述第一初始化模块的第一端接入第一初始化信号，所述第一初始化模块的第二端与所述发光模块的第一端电连接，所述第一初始化模块的控制端接入所述第一扫描信号；

所述第一初始化信号的值小于所述第二电压信号的值。

可选地，所述像素电路配置为若驱动频率小于预设频率，在所述数据写入阶段和所述发光阶段之间包括至少一组所述第一状态重置阶段和所述第二状态重置阶段。

可选地，所述像素电路还包括第二初始化模块，所述第二初始化模块的第一端接入第二初始化信号，所述第二初始化模块的第二端与所述驱动晶体管的第一栅极电连接，所述第二初始化模块的控制端接入第四扫描信号；

耦合模块，所述耦合模块的第一端接入所述第二扫描信号，所述耦合模块的第二端与所述驱动晶体管的第二栅极电连接。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，用于驱动第一方面所述的像素电路，所述驱动方法包括：

在数据写入阶段，所述数据写入模块向所述驱动晶体管的第一栅极提供数据电压；

在发光阶段，所述驱动晶体管根据所述数据电压生成驱动电流；

其中，若所述像素电路的驱动频率小于预设频率，在所述数据写入阶段和所述发光阶段之间还包括至少一组第一状态重置阶段和第二状态重置阶段：

在第一状态重置阶段，所述状态重置模块将第一导通电压写入所述驱动晶体管的底栅以使所述驱动晶体管导通于线性工作区；

在第二状态重置阶段，所述状态重置模块将第二导通电压写入所述驱动晶体管的底栅以使所述驱动晶体管导通于饱和工作区。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面所述的像素电路。

本发明实施例的技术方案，采用的像素电路包括数据写入模块、驱动晶体管和状态重置模块；驱动晶体管包括第一栅极和第二栅极；数据写入模块用于在数据写入阶段将数据电压写入驱动晶体管的第一栅极；状态重置模块用于在第一状态重置阶段向驱动晶体管的第二栅极写入第一导通电压以使驱动晶体管导通于线性工作区；状态重置模块还用于在第二状态重置阶段向驱动晶体管的第二栅极写入第二导通电压以使驱动晶体管导通于饱和工作区；驱动晶体管用于在发光阶段根据数据电压生成驱动电流；其中，第一状态重置阶段和第二状态重置阶段位于发光阶段与数据写入阶段之间。在第一状态重置阶段控制驱动晶体管线性导通，在第二状态重置阶段控制驱动晶体管饱和导通，既能够改善不同像素电路中驱动晶体管的迟滞偏差，改善闪烁和运动模糊问题，又能够保证发光阶段驱动晶体管处于饱和导通状态，驱动晶体管能够产生准确的驱动电流，从而控制发光模块显示准确的灰阶。

附图说明

图1为本发明实施例提供的一种像素电路的电路结构示意图；

图2为本发明实施例提供的又一种像素电路的电路结构示意图之一；

图3为本发明实施例提供的又一种像素电路的电路结构示意图之二；

图4为本发明实施例提供的一种像素电路的时序图；

图5为本发明实施例提供的又一种像素电路的电路结构示意图；

图6为本发明实施例提供的又一种像素电路的时序图；

图7为本发明实施例提供的又一种像素电路的电路结构示意图；

图8为本发明实施例提供的又一种像素电路的时序图；

图9为本发明实施例提供的又一种像素电路的电路结构示意图；

图10为本发明实施例提供的一种显示面板的结构示意图；

图11为本发明实施例提供的一种像素电路的驱动方法的时序图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中提到的现有的显示面板在显示时容易出现闪烁和运动模糊等问题，发明人经过仔细研究发现，产生此技术问题的原因在于：显示面板中通常包含多个像素电路，像素电路中包含驱动晶体管和发光元件，相邻的像素电路中由于需要显示的灰度值不同，使得两个驱动晶体管栅极的电压不同，进而导致两个晶体管的迟滞偏差不同，在低频时由于驱动晶体管的栅极电位需要保持更长的时间，因此相邻两个驱动晶体管的迟滞偏差更大，进而产生严重的闪烁和运动模糊问题。

基于上述技术问题，本发明提出如下解决方案：

图1为本发明实施例提供的一种像素电路的电路结构示意图，参考图1，像素电路包括：状态重置模块101、数据写入模块102和驱动晶体管T0；驱动晶体管T0包括第一栅极和第二栅极，第二栅极与状态重置模块101连接；数据写入模块102用于在数据写入阶段向驱动晶体管T0的第一栅极提供数据电压Data；状态重置模块101用于在第一状态重置阶段向驱动晶体管T0的第二栅极写入第一导通电压以使驱动晶体管T0导通于线性工作区；以及状态重置模块101还用于在第二状态重置阶段向驱动晶体管T0的第二栅极写入第二导通电压以使驱动晶体管T0导通于饱和工作区；驱动晶体管T0用于在发光阶段根据数据电压Data生成驱动电流；其中，第一状态重置阶段和第二状态重置阶段位于发光阶段与数据写入阶段之间。

具体地，显示面板中包含多个像素电路，通过对各个像素电路写入相应的数据电压从而使得像素电路中的发光模块发出对应灰阶的光；如图1所示，像素电路中还可包括发光模块105，在每一帧显示时，像素电路在一帧内的驱动过程具体可包括顺序进行的数据写入阶段、第一状态重置阶段、第二状态重置阶段和发光阶段；在数据写入阶段，数据写入模块102向驱动晶体管T0的第一栅极提供数据电压Data，此时由于不同像素电路的数据电压Data可能不同，驱动晶体管T0的迟滞偏差也存在差异；在第一状态重置阶段，状态重置模块101将第一导通电压写入驱动晶体管T0的第二栅极，从而使得驱动晶体管T0处于导通状态，并且此时通过数据电压Data和第一导通电压的配合，使得驱动晶体管T0线性导通，也即驱动晶体管T0此时工作于线性区，能够快速的开启，从而消除不同像素电路中驱动晶体管T0的迟滞偏差，进而改善闪烁和运动模糊等问题；在第二状态重置阶段，通过状态重置模块101将第二导通电压写入驱动晶体管T0的第二栅极，使得驱动晶体管T0处于饱和导通状态，也即此时驱动晶体管T0工作于饱和区，保证驱动晶体管T0在发光阶段能够工作在饱和区；在发光阶段，驱动晶体管T0根据数据电压产生相应的驱动电流，进而驱动发光模块发光。示例性地，如图1中所示，第一导通电压和第二导通电压可由导通信号DT提供，只要控制导通信号DT在第一状态重置阶段的值为第一导通电压，在第二状态重置阶段的值为第二导通电压即可。由上述分析可知，通过设置驱动晶体管T0包括第一栅极和第二栅极，并且通过设置状态重置模块101，在第一状态重置阶段控制驱动晶体管T0线性导通，在第二状态重置阶段控制驱动晶体管T0饱和导通，既能够改善不同像素电路中驱动晶体管T0的迟滞偏差，改善闪烁和运动模糊问题，又能够保证发光阶段驱动晶体管T0处于饱和导通状态，驱动晶体管能够产生准确的驱动电流，从而控制发光模块显示准确的灰阶。驱动晶体管可以是包括顶栅和底栅的晶体管，其中，第一栅极可以是顶栅，第二栅极可以是底栅。

本实施例的技术方案，采用的像素电路包括数据写入模块、驱动晶体管和状态重置模块；驱动晶体管包括第一栅极和第二栅极；数据写入模块用于在数据写入阶段向驱动晶体管的第一栅极提供数据电压；数据写入模块用于在数据写入阶段将数据电压写入驱动晶体管的第一栅极；状态重置模块用于在第一状态重置阶段向驱动晶体管的第二栅极写入第一导通电压以使驱动晶体管导通于线性工作区；状态重置模块还用于在第二状态重置阶段向驱动晶体管的第二栅极写入第二导通电压以使驱动晶体管导通于饱和工作区；驱动晶体管用于在发光阶段根据数据电压生成驱动电流；其中，第一状态重置阶段和第二状态重置阶段位于发光阶段与数据写入阶段之间。在第一状态重置阶段控制驱动晶体管线性导通，在第二状态重置阶段控制驱动晶体管饱和导通，既能够改善不同像素电路中驱动晶体管的迟滞偏差，改善闪烁和运动模糊问题，又能够保证发光阶段驱动晶体管处于饱和导通状态，驱动晶体管能够产生准确的驱动电流，从而控制发光模块显示准确的灰阶。

可选地，图2为本发明实施例提供的又一种像素电路的电路结构示意图之一，参考图2，状态重置模块101包括第一晶体管T1，第一晶体管T1的第一端与驱动晶体管的第二栅极电连接，第一晶体管T1的第二端用于接入第一导通电压及第二导通电压，第一晶体管T1的控制端接入第一扫描信号S1。

具体地，本实施例中可仅利用第一晶体管T1即可实现状态重置模块101的功能，第一晶体管T1可以是N型晶体管，也可以是P型晶体管，第一晶体管T1优选为P型晶体管，当第一扫描信号S1为低电平时第一晶体管导通，从而将导通信号DT写入驱动晶体管T0的第二栅极，进而控制驱动晶体管的工作状态。本实施例中状态重置模块101的结构简单，有利于降低像素电路的成本。

可选地，图3为本发明实施例提供的又一种像素电路的电路结构示意图之二，参考图3，状态重置模块101还包括第一电容C1，第一晶体管T1的第一端通过第一电容C1与驱动晶体管T0的第二栅极电连接。

具体地，在低频显示时，发光阶段的时间较长，因此需要驱动晶体管T0的底栅长期保持在使得驱动晶体管T0处于饱和导通的电位，也即需要保持将第二导通电压写入驱动晶体管T0的第二栅极；由于第一晶体管T1的控制端接入的是第一扫描信号S1，需要第一扫描信号S1的脉冲持续较长时间，既不利于扫描驱动电路的设计，又会使得第一晶体管T1长时间导通，降低第一晶体管T1的寿命；本实施例通过设置第一电容C1，在写入第一导通电压和第二导通电压时，第一电容C1能够将相应的电压耦合到驱动晶体管T0的第二栅极，从而控制驱动晶体管处于对应的工作状态；在发光阶段，由于第一晶体管T1关断，第一电容C1能够保持住驱动晶体管T0的第二栅极的电位，从而不需要第一晶体管T1长期开启，也即不必设置第一扫描信号S1的脉冲持续时间较长，进而也不会产生扫描驱动电路设计困难以及第一晶体管T1使用寿命较短的问题。

可选地，继续参考图3，像素电路还包括第一发光控制模块103、第二发光控制模块104、发光模块105、存储模块107和阈值补偿模块106；数据写入模块102的第一端接入数据电压Data，数据写入模块102的第二端与驱动晶体管T0的第一端电连接，数据写入模块102的控制端接入第二扫描信号S2；第一发光控制模块103的第一端接入第一电压信号VDD，第一发光控制模块103的第二端与驱动晶体管T0的第一端电连接，第一发光控制模块103的控制端接入使能信号EM；第二发光控制模块104的第一端与驱动晶体管T0的第二端电连接，第二发光控制模块104的第二端与发光模块105的第一端电连接，第二发光控制模块104的控制端接入使能信号EM，发光模块105的第二端接入第二电压信号VSS；阈值补偿模块106的第一端与驱动晶体管T0的第二端电连接，阈值补偿模块106的第二端与驱动晶体管T0的第一栅极电连接，阈值补偿模块106的控制端接入第三扫描信号S3；存储模块107的第一端接入第一电压信号VDD，存储模块107的第二端与驱动晶体管T0的第一栅极电连接。

具体地，本实施例中，发光模块105例如可以是OLED(Organic Light EmittingDiode，有机发光二极管)、Micro-LED或Mini-LED等；阈值补偿模块106用于补偿驱动晶体管T0的阈值电压，从而使得驱动晶体管T0产生的驱动电流与驱动晶体管T0的阈值电压无关，保证显示面板的显示均匀性；存储模块107用于维持驱动晶体管T0的第一栅极的电位。数据写入模块102和阈值补偿模块106采用相同类型(均为N型或均为P型)的晶体管时，第二扫描信号S2可复用为第三扫描信号S3；数据写入模块102和阈值补偿模块106采用不同类型的晶体管(如数据写入模块为P型，阈值补偿模块为N型)时两者不可复用；以下将结合具体时序对本实施例进行详细说明(以阈值补偿模块为高电平导通，其它模块为低电平导通为例，在其它一些实施方式中，也可采用相反的导通方式)。

可选地，第一扫描信号S1的导通电平的持续时间位于使能信号EM的关断电平的持续时间内；第一晶体管T1的第二端接入导通信号DT，导通信号DT配置为在第一状态重置阶段为第一导通电压，在第二状态重置阶段为第二导通电压。

具体地，图4为本发明实施例提供的一种像素电路的时序图，图4与图3相对应，结合图3和图4，像素电路的驱动过程可包括数据写入阶段t2、状态重置阶段t3和发光阶段t4；

在数据写入阶段t2，第二扫描信号S2为低电平，第三扫描信号S3为高电平，此时数据写入模块102和阈值补偿模块106导通，且驱动晶体管T0此时处于导通状态，数据电压Data通过数据写入模块102、驱动晶体管T0和阈值补偿模块106之后写入驱动晶体管T0的第一栅极，当驱动晶体管T0第一栅极的电位与驱动晶体管的第一端电位差为驱动晶体管T0的阈值电压时，驱动晶体管T0关断，从而此时驱动晶体管T0的控制端电位为叠加了驱动晶体管T0阈值电压之后的值，存储模块107将该值进行存储。

状态重置阶段t3具体包括第一状态重置阶段t3_a和第二状态重置阶段t3_b；在状态重置阶段，使能信号EM始终为关断电平(本实施例为高电平)；

在第一状态重置阶段t3_a，使能信号EM为高电平，第一扫描信号S1为低电平，此时导通信号DT为第一导通电压，本实施例中第一导通电压可以是5V至7V的高电平，也即此时驱动晶体管T0的第二栅极为高电平，由于驱动晶体管T0的第一栅极为低电平，驱动晶体管T0的第一栅极与第二栅极之间的压差较大，使得|Vgs-Vth|＞|Vds|，其中，Vgs为驱动晶体管的栅源压差，Vth为驱动晶体管的阈值电压，Vds为驱动晶体管的源漏压差，也即此时驱动晶体管处于线性工作区，从而改善不同像素电路中驱动晶体管的迟滞偏差；

在第二状态重置阶段t3_b，使能信号EM仍然为高电平，第一扫描信号S1仍为低电平，此时导通信号DT为第二导通电压，本实施例中第二导通电压可以是低电平，也即此时驱动晶体管T0的第二栅极为低电平，由于驱动晶体管T0的第一栅极为低电平，驱动晶体管T0的第一栅极与第二栅极之间的压差较小，使得|Vgs-Vth|≤|Vds|，也即此时驱动晶体管处于饱和工作区，从而保证在后续发光阶段驱动晶体管能够正常产生驱动电流。

在发光阶段t4，使能信号EM为低电平，第一发光控制模块103和第二发光控制模块104导通，第一晶体管T1关断，驱动晶体管T0根据写入的数据电压生成驱动电流，进而驱动发光模块105发光。

需要说明的是，导通信号DT在除第一状态重置阶段和第二状态重置阶段以外的其它阶段可以是任意数值的电平。

可选地，图5为本发明实施例提供的又一种像素电路的电路结构示意图，图6为本发明实施例提供的又一种像素电路的时序图，图5与图6对应，结合图5和图6，第一扫描信号S1的导通电平的持续时间与使能信号EM的导通电平的持续时间部分交叠；第一晶体管T1的第二端接入使能信号EM。

具体地，与图3所对应的实施例不同的是，图3中需要额外的一个导通信号DT，也即需要在显示面板中额外布置一条信号线，而本实施例中通过设置第一晶体管T1的第二端接入使能信号EM，并且控制第一扫描信号S1的脉冲与使能信号EM的脉冲部分交叠，不必再额外设置导通信号DT；在本实施例中：

在数据写入阶段t2，第二扫描信号S2为低电平，第三扫描信号S3为高电平，此时数据写入模块102和阈值补偿模块106导通，且驱动晶体管T0此时处于导通状态，数据电压Data通过数据写入模块102、驱动晶体管T0和阈值补偿模块106之后写入驱动晶体管T0的第一栅极，当驱动晶体管T0第一栅极的电位与驱动晶体管的第一端电位差为驱动晶体管T0的阈值电压时，驱动晶体管T0关断，从而此时驱动晶体管T0的控制端电位为叠加了驱动晶体管T0阈值电压之后的值，存储模块107将该值进行存储。

状态重置阶段t3具体包括第一状态重置阶段t3_a和第二状态重置阶段t3_b；在状态重置阶段，使能信号EM始终为关断电平(本实施例为高电平)；

在第一状态重置阶段t3_a，使能信号EM为高电平，第一扫描信号S1为低电平，此时使能信号EM为高电平(第一导通电压)，本实施例中第一导通电压可以是5V至7V的高电平，也即此时驱动晶体管T0的第二栅极为高电平，由于驱动晶体管T0的第一栅极为低电平，驱动晶体管T0的第一栅极与第二栅极之间的压差较大，使得|Vgs-Vth|＞|Vds|，其中，Vgs为驱动晶体管的栅源压差，Vth为驱动晶体管的阈值电压，Vds为驱动晶体管的源漏压差，也即此时驱动晶体管处于线性工作区，从而改善不同像素电路中驱动晶体管的迟滞偏差；

在第二状态重置阶段t3_b，使能信号EM为低电平(第二导通电压)，第一扫描信号S1仍为低电平，也即此时驱动晶体管T0的第二栅极为低电平，由于驱动晶体管T0的第一栅极为低电平，驱动晶体管T0的第一栅极与第二栅极之间的压差较小，使得|Vgs-Vth|≤|Vds|，也即此时驱动晶体管处于饱和工作区，从而保证在后续发光阶段驱动晶体管能够正常产生驱动电流。

在发光阶段t4，使能信号EM为低电平，第一发光控制模块103和第二发光控制模块104导通，第一晶体管T1关断，驱动晶体管T0根据写入的数据电压生成驱动电流，进而驱动发光模块105发光。

可选地，图7为本发明实施例提供的又一种像素电路的电路结构示意图，参考图7，在图5所示的电路结构基础上，像素电路还可包括第一初始化模块109，第一初始化模块109的第一端接入第一初始化信号Vref1，第一初始化模块109的第二端与发光模块105的第一端电连接，第一初始化模块109的控制端接入第一扫描信号S1；第一初始化信号Vref1的值小于第二电压信号VSS的值。

具体地，在第一状态重置阶段和第二状态重置阶段第一初始化模块109导通，Vref1对发光模块105第一端的寄生电容放电，当寄生电容的残余电压被放电(消除)时，可以防止非预期的细小的发光，从而可以改善像素的黑色表现能力。另外，从图6所示的时序图可知，在第二状态重置阶段t3_b，第一发光控制模块103、第二发光控制模块104以及驱动晶体管T0均导通，且此时第一初始化模块109也导通，为了避免此时发光模块105偷亮，可设置第一初始化信号Vref1的值小于第二电压信号VSS的值，从而使得在第二状态重置阶段t3_b驱动电流从第一初始化模块109流过，而不是从发光模块流过，避免发光模块105偷亮。

需要说明的是，在图3所示电路的基础上，也可设置第一初始化模块109，连接方式与图5中相同，此时不必再设置第一初始化信号Vref1的值小于第二电压信号VSS的值。

可选地，若像素电路的驱动频率小于预设频率，在数据写入阶段和发光阶段之间还包括至少一组第一状态重置阶段和第二状态重置阶段。

具体地，像素电路的驱动频率越低，在一帧内发光阶段的时间占比也越大，发生闪烁现象的概率也越大，因此在低频时可设置多组第一状态重置阶段和第二状态重置阶段，从而周期性地对驱动晶体管的第二栅极进行状态重置，改善不同像素电路中驱动晶体管的迟滞偏差，改善闪烁和运动模糊问题。预设频率可根据具体情况设定，例如为60赫兹。

可选地，图8为本发明实施例提供的又一种像素电路的时序图，参考图8，使能信号EM与第一扫描信号S1为第一频率，第二扫描信号S2为第二频率，第二频率小于第一频率。

具体地，本实施例中像素电路驱动过程可包括多个插黑阶段，通过在发光阶段周期性地配置使能信号EM为高电平，从而控制发光模块EM周期性地变暗，进而可以改善低频状态下的显示效果；另外，由于第一扫描信号S1与使能信号EM的频率相同，则每个插黑阶段均对应一个状态重置阶段t3，从而能够在每一次插黑时均对驱动晶体管T0进行一次状态重置，进一步改善相邻像素电路中因数据电压不同而导致的驱动晶体管迟滞偏差不同的问题。

可选地，继续参考图7和图8，像素电路还包括第二初始化模块110，第二初始化模块110的第一端接入第二初始化信号Vref2，第二初始化模块110的第二端与驱动晶体管T0的第一栅极电连接，第二初始化模块110的控制端接入第四扫描信号S4；像素电路还包括耦合模块108，耦合模块108的第一端接入第二扫描信号S2，耦合模块108的第二端与驱动晶体管T0的第二栅极电连接。

具体地，第二初始化模块110可响应高电平导通，从而第二初始化信号Vref2可以对驱动晶体管T0的第一栅极进行初始化，消除上一帧残留电荷的影响；耦合模块108可以在数据写入阶段将低电平耦合到驱动晶体管T0的第一栅极，使得写入驱动晶体管T0的数据较大，可以提升发光模块的亮度。

示例性地，图9为本发明实施例提供的又一种像素电路的电路结构示意图，参考图9，数据写入模块102包括第二晶体管T2，第二晶体管T2的第一端作为数据写入模块102的第一端，第二晶体管T2的第二端作为数据写入模块102的第二端，第二晶体管T2的控制端作为数据写入模块102的控制端；第一发光控制模块103包括第三晶体管T3，第三晶体管T3的第一端作为第一发光控制模块103的第一端，第三晶体管T3的第二端作为第一发光控制模块103的第二端，第三晶体管T3的控制端作为第一发光控制模块103的控制端；第二发光控制模块104包括第四晶体管T4，第四晶体管T4的第一端作为第二发光控制模块104的第一端，第四晶体管T4的第二端作为第二发光控制模块104的第二端，第四晶体管T4的控制端作为第二发光控制模块104的控制端；阈值补偿模块106包括第五晶体管T5，第五晶体管T5的第一端作为阈值补偿模块106的第一端，第五晶体管T5的第二端作为阈值补偿模块106的第二端，第五晶体管T5的控制端作为阈值补偿模块106的控制端；存储模块107包括第二电容C2，第二电容C2的第一端作为存储模块107的第一端，第二电容C2的第二端作为存储模块107的第二端；耦合模块108包括第三电容C3，第三电容C3的第一端作为耦合模块108的第一端，第三电容C3的第二端作为耦合模块108的第二端；第一初始化模块109包括第六晶体管T6，第六晶体管T6的第一端作为第一初始化模块109的第一端，第六晶体管T6的第二端作为第一初始化模块109的第二端，第六晶体管T6的控制端作为第一初始化模块109的控制端；第二初始化模块110包括第七晶体管T7，第七晶体管T7的第一端作为第二初始化模块110的第一端，第七晶体管T7的第二端作为第二初始化模块110的第二端，第七晶体管T7的控制端作为第二初始化模块110的控制端。其中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6和驱动晶体管T0可以是LTPS晶体管，第五晶体管T5和第七晶体管T7可以是IGZO晶体管。

本发明实施例还提供了一种显示面板，如图10所示，图10为本发明实施例提供的一种显示面板的结构示意图，显示面板可包括横纵交错的扫描线与数据线(DL1-DLn)，扫描线用于提供对应的第一扫描信号、第二扫描信号、第三扫描信号或第四扫描信号，扫描线与扫描驱动电路30电连接，数据线与数据驱动电路20电连接，显示面板还可包括发光控制信号产生电路40及对应的使能信号线(EM1-EMk)，发光控制信号产生电路40生成本发明实施例中的第二使能信号；显示面板例如可以是手机、平板、显示器、MP3、MP4、智能手表、智能头盔或其它可穿戴设备等上的显示面板，因其包括本发明任意实施例提供的像素驱动电路，因而也具有相同的有益效果，在此不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，用于驱动本发明任意实施例提供的像素电路，图11为本发明实施例提供的一种像素电路的驱动方法的时序图，如图11所示，上述的驱动方法包括：

步骤S301，在数据写入阶段，数据写入模块向驱动晶体管的第一栅极提供数据电压；

步骤S304，在发光阶段，驱动晶体管根据数据电压生成驱动电流；

其中，若像素电路的驱动频率小于预设频率，在数据写入阶段和发光阶段之间还包括至少一组第一状态重置阶段和第二状态重置阶段：

步骤S302，在第一状态重置阶段，状态重置模块将第一导通电压写入驱动晶体管的第二栅极以使驱动晶体管导通于线性工作区；

步骤S303，在第二状态重置阶段，状态重置模块将第二导通电压写入驱动晶体管的第二栅极以使驱动晶体管导通于饱和工作区。

具体地，在驱动频率小于预设频率时，预设频率例如可以是60赫兹，此时像素电路工作在低频状态，产生闪烁运动模糊的概率较大；像素电路在一帧内的驱动过程具体可包括顺序进行的数据写入阶段、第一状态重置阶段、第二状态重置阶段和发光阶段；在数据写入阶段，数据写入模块向驱动晶体管的第一栅极提供数据电压，此时由于不同像素电路的数据电压可能不同，驱动晶体管的迟滞偏差也存在差异；在第一状态重置阶段，状态重置模块将第一导通电压写入驱动晶体管的第二栅极，从而使得驱动晶体管处于导通状态，并且此时通过数据电压和第一导通电压的配合，使得驱动晶体管线性导通，也即驱动晶体管此时工作于线性区，能够快速的开启，从而消除不同像素电路中驱动晶体管的迟滞偏差，进而改善闪烁和运动模糊等问题；在第二状态重置阶段，通过状态重置模块将第二导通电压写入驱动晶体管的第二栅极，使得驱动晶体管处于饱和导通状态，也即此时驱动晶体管工作于饱和区，保证驱动晶体管在发光阶段能够工作在饱和区；在发光阶段，驱动晶体管根据数据电压产生相应的驱动电流，进而驱动发光模块发光。当然，在其它一些实施方式中，例如驱动频率为高频或者在低频下不产生闪烁及运动模糊等情况下时，也可以不包括第一状态重置阶段及第二状态重置阶段。在驱动频率较低时，也可设置多组第一状态重置阶段和第二状态重置阶段，从而周期性地对驱动晶体管的第二栅极进行状态重置，改善不同像素电路中驱动晶体管的迟滞偏差，改善闪烁和运动模糊问题。

本实施例提供的像素电路的驱动方法，在第一状态重置阶段控制驱动晶体管线性导通，在第二状态重置阶段控制驱动晶体管饱和导通，既能够改善不同像素电路中驱动晶体管的迟滞偏差，改善闪烁和运动模糊问题，又能够保证发光阶段驱动晶体管处于饱和导通状态，驱动晶体管能够产生准确的驱动电流，从而控制发光模块显示准确的灰阶。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种像素电路，其特征在于，所述像素电路包括：

数据写入模块、驱动晶体管和状态重置模块；

所述驱动晶体管包括第一栅极和第二栅极；

所述数据写入模块用于在数据写入阶段向所述第一栅极提供数据电压；所述状态重置模块用于在第一状态重置阶段向所述第二栅极写入第一导通电压以使所述驱动晶体管导通于线性工作区，以及所述状态重置模块还用于在第二状态重置阶段向所述第二栅极写入第二导通电压以使所述驱动晶体管导通于饱和工作区；

所述驱动晶体管用于在发光阶段根据所述数据电压生成驱动电流；

其中，所述第一状态重置阶段和所述第二状态重置阶段位于所述发光阶段与所述数据写入阶段之间。

2.根据权利要求1所述的像素电路，其特征在于，所述状态重置模块包括第一晶体管，所述第一晶体管的第一端与所述驱动晶体管的第二栅极电连接，所述第一晶体管的第二端用于接入所述第一导通电压及所述第二导通电压，所述第一晶体管的控制端接入第一扫描信号。

3.根据权利要求2所述的像素电路，其特征在于，所述状态重置模块还包括第一电容，所述第一晶体管的第一端通过所述第一电容与所述驱动晶体管的第二栅极电连接。

4.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括第一发光控制模块、第二发光控制模块、发光模块、存储模块和阈值补偿模块；

所述数据写入模块的第一端接入数据电压，所述数据写入模块的第二端与所述驱动晶体管的第一端电连接，所述数据写入模块的控制端接入第二扫描信号；

所述第一发光控制模块的第一端接入第一电压信号，所述第一发光控制模块的第二端与所述驱动晶体管的第一端电连接，所述第一发光控制模块的控制端接入使能信号；

所述第二发光控制模块的第一端与所述驱动晶体管的第二端电连接，所述第二发光控制模块的第二端与所述发光模块的第一端电连接，所述第二发光控制模块的控制端接入所述使能信号，所述发光模块的第二端接入第二电压信号；

所述阈值补偿模块的第一端与所述驱动晶体管的第二端电连接，所述阈值补偿模块的第二端与所述驱动晶体管的第一栅极电连接，所述阈值补偿模块的控制端接入第三扫描信号；

所述存储模块的第一端接入所述第一电压信号，所述存储模块的第二端与所述驱动晶体管的第二栅极电连接。

5.根据权利要求4所述的像素电路，其特征在于，所述使能信号与所述第一扫描信号为第一频率，所述第二扫描信号为第二频率，所述第二频率小于所述第一频率。

6.根据权利要求4所述的像素电路，其特征在于，所述第一扫描信号的导通电平的持续时间与所述使能信号的导通电平的持续时间部分交叠；所述第一晶体管的第二端接入所述使能信号；

或者，所述第一扫描信号的导通电平的持续时间位于所述使能信号的关断电平的持续时间内；所述第一晶体管的第二端接入导通信号，所述导通信号配置为在所述第一状态重置阶段为第一导通电压，在第二状态重置阶段为第二导通电压。

7.根据权利要求6所述的像素电路，其特征在于，

所述第一扫描信号的导通电平的持续时间与所述使能信号的导通电平的持续时间部分交叠；所述第一晶体管的第二端接入所述使能信号；

所述像素电路还包括第一初始化模块，所述第一初始化模块的第一端接入第一初始化信号，所述第一初始化模块的第二端与所述发光模块的第一端电连接，所述第一初始化模块的控制端接入所述第一扫描信号；

所述第一初始化信号的值小于所述第二电压信号的值。

8.根据权利要求1所述的像素电路，其特征在于，所述像素电路配置为若驱动频率小于预设频率，在所述数据写入阶段和所述发光阶段之间包括至少一组所述第一状态重置阶段和所述第二状态重置阶段。

9.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括第二初始化模块，所述第二初始化模块的第一端接入第二初始化信号，所述第二初始化模块的第二端与所述驱动晶体管的第一栅极电连接，所述第二初始化模块的控制端接入第四扫描信号；

耦合模块，所述耦合模块的第一端接入所述第二扫描信号，所述耦合模块的第二端与所述驱动晶体管的第二栅极电连接。

10.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1-9任一项所述的像素电路，所述驱动方法包括：

在数据写入阶段，所述数据写入模块向所述驱动晶体管的第一栅极提供数据电压；

在发光阶段，所述驱动晶体管根据所述数据电压生成驱动电流；

其中，若所述像素电路的驱动频率小于预设频率，在所述数据写入阶段和所述发光阶段之间还包括至少一组第一状态重置阶段和第二状态重置阶段：

在第一状态重置阶段，所述状态重置模块将第一导通电压写入所述驱动晶体管的第二栅极以使所述驱动晶体管导通于线性工作区；

在第二状态重置阶段，所述状态重置模块将第二导通电压写入所述驱动晶体管的底栅以使所述驱动晶体管导通于饱和工作区。

11.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素电路。