CN103208259A - 显示面板 - Google Patents

Abstract

本发明为一种显示面板。显示面板包含：至少一触控感测像素以及一读取电路。该至少一触控感测像素包含：一第一栅线；一感测线；一触控感测单元，电连接于该第一栅线与一接地电压之间；一第一晶体管，电连接于该触控感测单元与该感测线；以及一修正电路，电连接于该第一晶体管，根据一参考电压与一临界电压来提供一修正偏压至该第一晶体管栅极。该读取电路电连接于该感测线，其响应于该感测线的电流变化而输出一触控读取信号。

Description

显示面板

技术领域

本发明是有关于一种显示面板，且特别是具触控功能的显示面板。

背景技术

随着触控技术与显示技术的集成，在面板上提供内嵌式(in-cell)触控感测的应用也日益普及。请参照图1A，其绘示在面板上以内嵌方式提供触控感测功能的示意图。此图式说明如何在既有的显示面板技术上，搭配触控感测电路而判断各像素是否产生触控操作的作法。

面板上提供了多个纵向的数据排线(Data line，简称为DL)与多条横向的选取排线/栅线(Gate Line，简称为GL)。数据排线DL用以提供画面显示的数据，而栅线则是以循序扫描的方式，驱动各列上的像素。

就显示技术的部分，面板上的每一个个别的彩色像素是通过三种颜色(红色R、绿色G、蓝色B)的子像素来产生，这些子像素响应数据线(data line)的数据以及选取电极的时钟而显示相对应的色光。这部分的作法与一般的显示技术大致相同，此处不予详述。

就触控感测的作法而言，面板针对每一列的像素均提供了触控感测电路101。每一个触控感测电路101均电连接于相对应的栅线GL、感测线(SenseLine，简称为SL)与输入电压VDD(电平电压)上。各个栅线将依序轮流被扫描，此时在该栅线上的晶体管将因此而驱动。

当读取电路102通过感测线SL读取由触控感测电路101传送的信息时，便可以根据感测线SL所反应的电性变化来判断是否产生触控。例如：在触控产生时，感测线SL的电压将会与未被触碰时的电压有差异。

读取电路102将感测线SL的电压变化传送至模拟数字转换器(未绘式)后，再通过相关的控制器(未绘式)与软件来识别触控操作的类型、提供对应的光标操作等。

请参见图1B，其是具触控功能的面板循序扫描各栅线并感测触控是否发生的示意图。由于每一个触控感测电路101均搭配相对应的栅线GL使用，因此，面板上扫描各个栅线GL的频率便与触控感测电路101读取的频率相当，例如，两者均为60Hz。

根据图1B可以看出，无论是用来致能栅线的重置信号(reset)，或是读取电路102读取栅线时，栅线GL[n]接受信号的时点均先于栅线GL[n+1]。若是读取电路102在对各栅线进行读取的过程中，在栅线GL[n]所对应的位置产生触控操作，触控感测电路101中的感测电压Vdet将发生改变。例如：未发生触控时，感测电压Vdet的电压将高于发生触控时的电压。

面板在使用过程中，各个像素内的晶体管的栅极电压可能会发生变动，随着寿命的增加，晶体管的栅极电压变化可能是变大，也可能是变小，而这些变化都将连带使得流经晶体管的导通电流发生变动。

当栅极电压VG上升时，将连带使晶体管的临界电压Vth上升，进而使导通电流的电流值下降；当栅极电压VG下降时，将连带使晶体管的临界电压Vth跟着下降，进而使导通电流Iro的电流值上升。换言之，随着长时间的电路操作，晶体管的临界电压容易产生变异，让触控感测电路的感测效果减弱。

目前市场上主要的薄膜晶体管液晶显示器(liquid crystal display，简称为LCD)技术包含非晶硅(amorphous silicon，简称为a-Si)薄膜晶体管液晶显示器，以及低温多晶硅(lower temperature poly-crystal silicon，简称为LTPS)薄膜晶体管液晶显示器两类。

其中，a-Si类型的薄膜晶体管液晶显示器具有产能大、生产制程较短、成本也较低等特性；而LTPS类型的薄膜晶体管液晶显示器则具有面板效能较佳、分辨率精细等优势。采用这两种技术类型的面板在提供触控感测功能时，都具有前述临界电压会影响导通电流的问题。因此，如何改善晶体管的临界电压变异情形，并延长晶体管的使用寿命是一个相当受到关切的问题。

发明内容

本发明的一方面为一种显示面板，包含：至少具有一触控感测像素，包含：一第一栅线；一感测线；一触控感测单元，电连接于该第一栅线与一接地电压之间；一第一晶体管，电连接于该触控感测单元与该感测线；以及一修正电路，电连接于该第一晶体管，根据一参考电压与一临界电压来提供一修正偏压至该第一晶体管栅极；以及一读取电路，电连接于该感测线，其响应该感测线的电流变化而输出一触控读取信号。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A，其绘示在面板上以内嵌方式提供触控感测功能的示意图。

图1B，其是具触控功能的面板循序扫描各栅线并感测触控是否发生的示意图。

图2A，其是根据本发明构想，在触控感测像素中提供修正电路的示意图。

图2B，其是根据本发明构想，在触控感测像素中提供第一种态样的修正电路的示意图。

图2C，其是根据本发明构想，在触控感测像素中提供第二种态样的修正电路的示意图。

图3A，其是以根据本发明构想的第二种电路态样为基础的电路架构示意图。

图3B，其是根据本发明构想的第一较佳实施例，辅以说明图3A的电路架构中，相关信号线的电压变化的波形图。

图4A，其是根据本发明构想的第一较佳实施例，在第一阶段提供输入电压作为感测电压的示意图。

图4B，其是根据本发明的第一较佳实施例，在第二阶段将感测电压降低至参考电压与临界电压之和的示意图。

图4C，其是根据本发明构想的第一较佳实施例，在第三阶段将感测电压维持在参考电压与临界电压之和的示意图。

图4D，其是根据本发明构想的第一较佳实施例，在第四阶段响应栅线被扫描时而导通晶体管的示意图。

图5A，其是根据本发明的第二较佳实施例的电路架构示意图。

图5B，其是说明本发明的第二较佳实施例在不同控制阶段的示意图。

图6A，其是根据本发明的第三较佳实施例的电路架构示意图。

图6B，其是说明本发明的第三较佳实施例在不同控制阶段的示意图。

图7A，其是根据本发明的第四较佳实施例的电路架构示意图。

图7B，其是说明本发明的第四较佳实施例在不同控制阶段的示意图。

图8A，其是根据本发明的第五较佳实施例的电路架构示意图。

图8B，其是说明本发明的第五较佳实施例在不同控制阶段的示意图。

图9A，其是根据本发明的第六较佳实施例的电路架构示意图。

图9B，其是说明本发明的第六较佳实施例在不同控制阶段的示意图。

[主要元件标号说明]

触控感测电路101

读取电路102

修正电路201、202、203

触控感测像素20、21、22、30、50、60、70、80、90

具体实施方式

根据前述说明可以得知，无论是非晶硅TFT LCD，或是低温多晶硅TFTLCD，在提供内嵌式触控感测功能时，均面临TFT的临界电压产生变异，并影响导通电流的现象。

请参见图2A，其是根据本发明构想，在触控感测像素中提供修正电路的示意图。触控感测像素20包含：栅线GL[n]、设置于栅线GL[n]与接地电压间的参考电容Cref与液晶电容Clc，电连接于感测线SL与输入电压的薄膜晶体管(thin film transistor，简称为TFT)TFT1，以及电连接于晶体管TFT1的修正电路201。以下先说明晶体管TFT1的操作，接着将说明修正电路201的用途。

栅线GL[n]通过参考电容Cref与液晶电容Clc连接至低电位Vcom，其中参考电容Cref的电容量维持固定，而液晶电容Clc会响应触控而产生电压变化。

简单来说，感测节点Sdec上的感测电压Vdet可以根据参考电容Cref与液晶电容Clc的分电压效应计算得出。若液晶电容Clc在未发生触控操作时，液晶电容Clc的原始电容值为Clc1、发生触控操作时，液晶电容Clc的触控电容值为Clc2，则感测电压Vdet的电压值为：

未发生触控操作时的感测电压

发生触控操作时的感测电压

由于原始电容值较触控电容值大(Clc1＞Clc2)，因此，当触控操作使液晶电容Clc的电容值下降时，也同时使感测电压Vdet下降。

读取电路包含积分器与模拟数字转换器，其中积分器是由放大器与电容所组成。放大器的负向输入端连接至感测线SL，因此，晶体管TFT1的导通电流Iro可以通过积分器来读出，并提供给后续的模拟数字转换器使用。

当栅线GL[n]被扫描时，参考电容Cref的电压值也会被耦合至晶体管TFT1的栅极，此时，若因为触控操作而使液晶电容Clc的电荷量发生改变时，将连带的影响感测电压Vdet。再者，由于感测节点Sdet连接至晶体管TFT1的栅极，因此，晶体管TFT1的导通电流Iro也将连带改变。

换言之，当使用者进行触控操作时，感测电压Vdet将发生改变，并影响晶体管TFT1的导通电流Iro，而导通电流Iro的变化将进一步被传送至读取电路。

在触控面板中，晶体管TFT1是操作在饱和区与线性区。而晶体管TFT1在这两个操作区间时的导通电流公式分别如下。

饱和区：ID＝K1(VGS-VTH)²(式1)

线性区：ID＝K1[2(VGS-VTH)×VDS-VDS²](式2)

根据前述公式可以看出，临界电压的变化与导通电流的大小呈现负相关。即，若临界电压VTH上升，导通电流I将跟着下降；反之，若临界电压VTH下降，导通电流I将跟着上升。然而，随着面板的使用，临界电压VTH可能会产生变动，若希望将晶体管TFT1的导通电流Iro维持在相对稳定的状态，必须避免导通电流Iro受到临界电压VTH的影响。

因此，本发明的构想是在触控感测像素20中，提供一个修正电路201。将修正电路201电连接于晶体管TFT1。通过修正电路201来提供一修正偏压予晶体管TFT1的栅极，避免晶体管TFT1的导通电流受到临界电压VTH的影响。亦即，通过修正电路201的使用，晶体管TFT1的导通电流的特性将获得改善。在实际应用中，修正电路201的实现方式可以相当弹性，以下举出几种可能的态样以及较佳实施例。

请参见图2B，其是根据本发明构想，在触控感测像素中提供第一种态样的修正电路的示意图。在此种电路态样中，触控感测像素21内的修正电路202被设置于晶体管的栅极与源极之间。在栅线GL[n]与接地电压间，串接了参考电容Cref与液晶电容Clc。而晶体管TFT1的漏极电连接于输入电压VDD、源极电连接于感测线SL、栅极则电连接于感测节点Sdet。

请参见图2C，其是根据本发明构想，在触控感测像素中提供第二种态样的修正电路的示意图。此图的架构大致与图2B类似，差别在于修正电路所设置的位置，在此图式中，触控感测像素21内的修正电路203是设置于感测节点Sdet与晶体管TFT1的漏极之间。

请参见图3A，其是以第二种电路态样为基础而举出的较佳实施例的电路架构示意图。在此较佳实施例中，触控感测像素30提供一个电连接于输入电压与晶体管TFT1的晶体管TFT2。

另外，此较佳实施例还另外提供第一开关SW1与第二开关SW2，两者均受第一电压重置信号RST1控制。其中，第一开关SW1耦接于晶体管TFT1与一电平电压之间；而第二开关电连接于感测线SL，并且选择性地与参考电压VREF或读取电路电连接。根据第一电压重置信号RST1的高、低电压电平，这些开关的操作可以区分为两种情形。

第一种情形是当第一电压重置信号RST1为高电压电平时，代表将第一开关SW1连接于输入电压VDD，并将第二开关SW2切换，使感测线于输入电路的输入端彼此导通。第二种情形则是当第一电压重置信号RST1为低电压电平时，代表将第一开关SW1为断路，而不接收输入电压VDD，此时将第二开关SW2切换，使感测线SL改为与参考电压VREF导通。

本发明的构想是，在提供触控感测功能的过程中，响应阶段的不同而开启、关闭第一开关SW1与第二开关SW2，据此而调整晶体管TFT1的栅极电压。详细的信号切换方式可以参见图3B与图4A～4D的说明。

请参见图3B，其是根据本发明构想的第一较佳实施例，辅以说明图3A的电路架构中，相关信号线的电压变化的波形图。在此波形图中，划分了四个阶段，其中第一阶段I与第二阶段II是指面板处于电压重置期间，而第三阶段III与第四阶段IV则代表面板正在进行栅线扫描的期间。由于第一阶段与第二阶段代表电压重置信号在电压重置期间的变化，因此第一阶段I又称为第一电压重置期间，第二阶段II又称为第二电压重置期间。

在第一阶段I，第一电压重置信号RST1与第二电压重置信号RST2均为高电压电平，在第二阶段II，仅有第二电压重置信号RST2仍保持在高电压电平。

当面板处于栅线扫描期间时，第一电压重置信号RST1保持在高电压电平，而第二电压重置信号RST2保持在低电压电平。此外，修正电路在栅线扫描期间将被禁能(disable)。第三阶段III是在栅线GL[n]尚未被致能的状态，因此，栅线GL[n]在第三阶段III是处于低电压电平；至于第四阶段IV则是栅线GL[n]被致能时的状态，在此阶段中，栅线GL[n]为高电压电平，惟响应触控的产生与否，栅线GL[n]的电压电平，可能会响应电容分压的结果而略高或略低。

关于图3B中各个阶段的详细操作，可以参见图4A～4D的电路来说明。为了便于说明电路的操作情形，在图4A～4D中，以虚线表示电流流通的方向，并利用叉号来代表薄膜晶体管为关闭状态。

请参见图4A，其是根据本发明的第一较佳实施例，在第一阶段提供输入电压作为感测节点的电压的示意图。

搭配图3B的说明，在第一阶段I期间，第一电压重置信号RST1为高电压电平，代表第一开关S1连接于输入电压VDD，而第二开关SW2使感测线SL于输入电路的输入端彼此导通。据此，晶体管TFT1的一端电连接至输入电压VDD。此外，由于第二电压重置信号RST2在第二阶段II仍维持在高电压电平，因此晶体管TFT2为导通状态。

因此，通过晶体管TFT2的导通，可以将输入电压VDD导通至感测节点Sdet，使感测节点Sdet的电压Vdet维持在VDD的电平。在这个阶段，晶体管TFT1因为第二开关SW2将感测线SL电连接于积分器所组成的读取电路。

请参见图4B，其是根据本发明的第一较佳实施例，在第二阶段将感测电压降低至参考电压与临界电压之和的示意图。搭配图3B，在第二阶段II期间，第一电压重置信号RST1为低电压电平，代表将第一开关S1为断路状态，而晶体管TFT1并不会由漏极接收输入电压VDD，此时切换第二开关S2，使感测线SL改为与参考电压VREF导通。此处的参考电压VREF是一个低电压电平。

在此阶段，由于第二电压重置信号RST2仍然保持在高电压电平，因此晶体管TFT2仍然将导通，但是在第二阶段II，在晶体管TFT2导通的电流方向与第一阶段I不同。由于先前在第一阶段I中，感测节点Sdet已经取得输入电压VDD，因此导通电流Iro将由感测节点Sdet流向晶体管TFT2与晶体管TFT1相连的漏极节点Vd。

再者，对于晶体管TFT1而言，由于其栅极电压是由感测节点Sdet的电压Vdet所提供，而此时的电压值为VDD，因此晶体管TFT1将导通，并产生导通电流Iro流至参考电压VREF。

当晶体管TFT1在栅漏极压差降至大约其临界电压的大小时，将停止导通。因此，当晶体管TFT1关闭时，感测节点Sdet的电压Vdet大致与参考电压VREF与临界电压VTH的总和(Vdet＝VREF+VTH)相当。

参考电压VREF可以根据应用的不同而采用不同的电压值，其电压会在小于VDD-Vth的范围内。

附带一提的是，第一阶段I与第二阶段II的操作是发生于电压重置期间，而这个电压重置期间的选择可以根据实际应用而不同。通常来说，每个画面在显示过程中，会有一段空白而未实际显示画面的时间(V-Blanking)，而这段时间便可以被用来作为电压重置期间，也就是用来将感测节点Sdet的电压提升至VREF+VTH的用途。需注意的是，电压重置修正期间并不一定只能利用V-Blanking的期间，关于提供电压重置期间的频率在后续讨论中会提到。

请参见图4C，其是根据本发明的第一较佳实施例，在第三阶段将感测电压维持在参考电压与临界电压之和的示意图。由图4C可以看出，在第三阶段III期间，晶体管TFT1与晶体管TFT2均呈现不导通的状态。

当第一电压重置信号RST1tl为高电压电平时，第一开关S1连接于输入电压VDD，并将第二开关S2导通，使感测线于输入电路的输入端彼此导通。第二电压重置信号RST2在第三阶段III为低电压电平，因此与第二电压重置信号RST2相连的晶体管TFT2也就因为栅极为低电压而被关闭。

当晶体管TFT2为关闭时，感测节点Sdet的电压处于浮动的状态，当栅线GL[n]未被扫描到之前，晶体管TFT1的栅极将维持在浮动状态而不会导通，此时，感测电压Vdet仍然维持在原本的电压，即，Vdet＝VREF+VTH。

请参见图4D，其是根据本发明的第一较佳实施例，在第四阶段响应栅线被致能时而导通晶体管的示意图。当第一电压重置信号RST1tl为高电压电平时，代表将第一开关SW1连接于输入电压VDD，并将第二开关SW2导通，使感测线于输入电路的输入端彼此导通。

在第四阶段时，栅线GL[n]被致能而拉高电压，将栅线GL[n]的电压变化幅度ΔV定义为：栅线的高电压电平VGH，与栅线的低电压电平VGL之间的差值(ΔV＝VGH-VGL)。而扫描到栅线GL[n]这个时候，栅线GL[n]的电压变化幅度即为ΔV。

当栅线GL[n]的电压提升时，将连带使晶体管TFT1导通。此时晶体管TFT1的导通电流将受到感测电压Vdet影响。对于感测节点Sdet来说，感测电压Vdet会受到参考电容Cref、液晶电容Clc以及电压变化幅度ΔV的影响。

当栅线G[N]上的电压变化至VGH，在感测节点Sdet上的电压便可以通过参考电容Cref与液晶电容Clc的分压计算得出：

$V\det =\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}}{\mathrm{Cref}+\mathrm{Clc}}\×\mathrm{\ΔV}$

综上所述，当晶体管TFT1被扫描到时，在其栅极端的电压会受到参考电压VREF、临界电压VTH与经由分压计算得出的电压变化幅度ΔV的影响。即使在触控感生的状态下，这个公式仍然成立，因为是否存在触控操作仅影响其中分压计算的部分(即，

)。

换言之，采用第一较佳实施例的触控感测像素30在扫描时，晶体管TFT1的栅极电压为 $V\det =\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}}{\mathrm{Cref}+\mathrm{Clc}}\×\mathrm{\ΔV}.$ 如此一来，无论是搭配前述式1(ID＝K1(VGS-VTH)²)计算在饱和区操作时的导通电流、或是搭配前述式2(ID＝K1[2(VGS-VTH)×VDS-VDS²])在线性区操作时的导通电流Iro时，临界电压VTH均可被抵销。也因为此种作法是以晶体管TFT1本身的临界电压VTH来抵销，因此对于a-Si TFT LCD或LTPS TFT LCD均可适用，而改善了已知技术的缺失。

以下的实施例，用以辅助说明本发明的构想可被弹性应用，因此不再逐一说明在各阶段时的细部操作，仅说明电路的架构与不同阶段下的信号转换。

请参见图5A，其是根据本发明的第二较佳实施例的电路架构示意图。此处提供了两个重置信号，分别是电连接于晶体管TFT3的栅极的第一电压重置信号RST1，与电连接于晶体管TFT2的栅极的第二电压重置信号RST2。

当第一重置信号RST1为高电压电平时，第二开关SW2连接至读取电路，当第一电压重置信号RST1为低电压电平时，则通过第二开关SW2将感测线SL导通至参考电压VREF。

对晶体管TFT1来说，栅极与源极仍然连接至感测节点Sdet与感测线SL，但是漏极则改为电连接至晶体管TFT2与晶体管TFT3之间的节点，因此，晶体管TFT2与晶体管TFT3在响应重置信号而导通或断路时，将连带影响晶体管TFT1的漏极电压Vd。在此架构上，再搭配栅线GL[n]的电压变化，便可以修正晶体管TFT1的导通电流Iro。

请参见图5B，其是说明本发明的第二较佳实施例在不同控制阶段的示意图。此处将第一阶段与第二阶段划分为电压重置期间，以及将第三阶段、第四阶段归类为栅线扫描期间。电压重置期间的选择可以视应用而调整，而栅线扫描期间则代表对个别的显示画面进行扫描的过程。由于第一阶段与第二阶段代表电压重置信号在电压重置期间的变化，因此第一阶段I又称为第一电压重置期间，第二阶段II又称为第二电压重置期间。

在第一阶段I，第一电压重置信号RST1与第二电压重置信号RST2均为高电压，因此，晶体管TFT2与晶体管TFT3均导通。通过晶体管TFT2、晶体管TFT3的导通，感测节点的电压Vdet在第一阶段I取得输入电压VDD。此时，晶体管TFT1并未导通，而其源极电压与栅极电压大致为VDD。

在第二阶段II，第一电压重置信号RST1被拉低而为低电压，第二电压重置信号RST2仍维持在高电压。晶体管TFT3因为第一电压重置信号RST为低电压而关闭，晶体管TFT2则因为第二电压重置信号RST2为高电压电平而导通。

由于第一电压重置信号RST1为低电压电平，第二开关SW2将晶体管TFT1的源极导通至参考电压VREF。因此，感测电压Vdet相当于参考电压VREF与临界电压VTH的总和(Vdet＝VREF+VTH)。

在第三阶段III，第一电压重置信号RST1恢复为高电压电平，第二电压重置信号RST2则降低至低电压电平。第二开关SW2响应第一电压重置信号RST1的电压电平改变，而重新将感测线SL连接至读取电路。晶体管TFT3在此时导通，晶体管TFT2关闭，此时感测电压Vdet仍维持为参考电压与临界电压的总和(VREF+VTH)。

在第四阶段IV，第一电压重置信号RST1与第二电压重置信号RST2均维持与第三阶段III相同。此时栅线GL[n]为被扫描的标的，因此栅线GL[n]的电压由低电压电平VOL上升至高电压电平VOH。同样将栅线GL[n]的电压变化幅度ΔV定义为高低电压电平之间的压差(ΔV＝VHL-VHL)。因此，感测电压Vdet将受到参考电容Cref、液晶电容Clc以及电压变化幅度ΔV的影响。

亦即，采用本发明构想的第二较佳实施例时，若触控感测像素50处于第四阶段IV，感测电压为： $V\det =\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}}{\mathrm{Cref}+\mathrm{Clc}}\×\mathrm{\ΔV}.$

也就是说，根据式1(Iro＝K1(VGS-VTH)²)、式2(Iro＝K1[2(VGS-VTH)×VDS-VDS²])可以看出，当晶体管TFT1导通时，无论是在饱和区或线性区的状态下，晶体管TFT1的临界电压VTH并不会影响导通电流Iro的大小。此种架构适合被应用在a-Si TFT LCD、LTPS TFT LCD制程中。

请参见图6A，其是根据本发明的第三较佳实施例的电路架构示意图。此种架构适合被应用在a-Si TFT LCD、LTPS TFT LCD制程中。此处提供了三个重置信号，分别是电连接于晶体管TFT3的栅极的第一电压重置信号RST1；电连接于晶体管TFT2的栅极的第二电压重置信号RST2；与电连接于晶体管TFT4的栅极的第三电压重置信号RST3。

当第一电压重置信号RST1为高电压电平时，第二开关SW2连接至读取电路，当第一电压重置信号RST1为低电压电平时，则通过第二开关SW2将感测线SL导通至参考电压VREF。

就电路连接方式而言，此图式中的晶体管TFT1、晶体管TFT2、晶体管TFT3连接方式与图5A类似。主要差别是，新增了晶体管TFT4，并提供第三电压重置信号RST3来控制晶体管TFT4的导通状态。

请参见图6B，其是说明本发明的第三较佳实施例在不同控制阶段的示意图。此处将第一阶段I与第二阶段II归类为电压重置期间，以及将第三阶段III、第四阶段IV归类为栅线扫描期间。由于第一阶段与第二阶段代表电压重置信号在电压重置期间的变化，因此第一阶段I又称为第一电压重置期间，第二阶段II又称为第二电压重置期间。

再者，电压重置期间的选择可以视应用而调整，而栅线扫描期间则代表对个别的显示画面进行扫描的过程。参考图6A、6B，第三较佳实施例的操作如下所述：

在第一阶段I，第一电压重置信号RST1与第三电压重置信号RST3均为高电压电平，而第二电压重置信号RST2为低电压电平。因此，晶体管TFT3与晶体管TFT4均导通，而晶体管TFT2为关闭。由于第一电压重置信号RST1为高电压电平，此时第二开关SW2将晶体管TFT1的源极(感测线SL)连接至读取电路。

通过晶体管TFT3、晶体管TFT4的导通，感测节点的电压Vdet电平相当于输入电压VDD。此时，晶体管TFT1并未导通，而其源极电压与栅极电压大致为VDD。

在第二阶段II，第一电压重置信号RST1与第三电压重置信号RST3均为低电压电平，第二电压重置信号RST2则提升至高电压电平。晶体管TFT3因为第一电压重置信号RST1为低电压电平而关闭，晶体管TFT4也因为第三电压重置信号RST3为低电压电平而关闭；晶体管TFT2则因为第二电压重置信号RST2为高电压电平而导通。

此时，第二开关SW2因为第一电压重置信号RST1为低电压电平，因而将晶体管TFT1的源极导通至参考电压VREF。因此，感测电压Vdet相当于参考电压与临界电压的和VREF+VTH。

在画面扫描期间的第三阶段III与第四阶段IV中，第一电压重置信号RST1持续保持在高电压电平、第二电压重置信号RST2与第三电压重置信号RST3均持续保持在低电压电平。第二开关SW2响应第一电压重置信号RST1在高电压电平而将感测线SL连接至读取电路。

在第三阶段III中，栅线GL[n]为低电压电平，根据各个重置信号的状态，晶体管TFT3将导通，而晶体管TFT2与晶体管TFT4均关闭，此时晶体管TFT1将导通至其VGS降低至临界电压的大小，也就是使感测电压Vdet维持在VREF+VTH的状态。

在第四阶段IV，栅线GL[n]上升至高电压电平VOH，而晶体管TFT1也将响应感测电压的上升而导通。此时晶体管TFT1的导通电流可依据前述式1与式2得出。同样的，当晶体管TFT1导通时，由于栅极电压包含了临界电压的成份，因此无论晶体管TFT1是在饱和区或线性区的状态下，临界电压并不会影响导通电流Iro的大小。此种架构适合被应用在a-Si TFT LCD、LTPS TFTLCD制程中。

请参见图7A，其是根据本发明的第四较佳实施例的电路架构示意图。此种架构适合被用在LTPS TFT制程中。此处提供了两个重置信号，分别是电连接于晶体管TFT2与晶体管TFT3的栅极的第一电压重置信号RST1，与电连接于晶体管TFT4的栅极的第三电压重置信号RST3。需留意的是，此处的晶体管TFT2为PMOS类型的TFT。

当第一电压重置信号RST1为高电压电平时，第二开关SW2连接至读取电路，当第一电压重置信号RST1为低电压电平时，则将第二开关SW2导通至参考电压VREF。

对晶体管TFT1来说，栅极与源极仍然连接至感测节点Sdet与感测线SL，但是漏极则改为电连接至晶体管TFT2与晶体管TFT3之间的节点，因此，晶体管TFT2与晶体管TFT3在响应重置信号而导通或断路时，将连带影响晶体管TFT1的漏极电压。在此架构上，再搭配栅线GL[n]的电压变化，便使晶体管TFT1的导通电流Iro受到控制。

请参见图7B，其是说明本发明的第四较佳实施例在不同控制阶段的示意图。此处将第一阶段I与第二阶段II归类为电压重置期间，以及将第三阶段III、第四阶段IV归类为栅线扫描期间。由于第一阶段与第二阶段代表电压重置信号在电压重置期间的变化，因此第一阶段I又称为第一电压重置期间，第二阶段II又称为第二电压重置期间。此外，电压重置期间的选择可以视应用而调整，而栅线扫描期间则代表对个别的显示画面进行扫描的过程。

在第一阶段I，第一电压重置信号RST1与第三电压重置信号RST3均为高电压电平，因此，晶体管TFT3与晶体管TFT4均导通，但是晶体管TFT2因为为pType的关系，则为关闭状态。通过晶体管TFT3、晶体管TFT4的导通，感测电压Vdet在第一阶段I取得输入电压VDD。此时，晶体管TFT1并未导通，而其源极电压与栅极电压均与输入电压VDD相当。

在第二阶段II，第一电压重置信号RST1与第二电压重置信号均为低电压电平。晶体管TFT3因为第一电压重置信号RST为低电压电平而关闭，此时晶体管TFT2则导通。晶体管TFT4同样因为第三电压重置信号RST3为低电压电平而关闭。第二开关SW2也因为第一电压重置信号RST1为低电压电平，因而将晶体管TFT1的源极导通至参考电压VREF。

在第二阶段II期间，感测电压Vdet将通过晶体管TFT1的导通而由输入电压Vdd降低至参考电压VREF与临界电压VTH的总和(Vdet＝VREF+VTH)。

在进行画面扫描的第三阶段III与第四阶段IV期间，第一电压重置信号RST1均维持在高电压电平，第三电压重置信号RST3则维持在低电压电平。而第二开关SW2也响应第一电压重置信号RST1的电平改变而重新连接至读取电路。

在第三阶段，晶体管TFT3导通，而晶体管TFT2、晶体管TFT4均关闭。此时栅线GL[n]为低电压电平，因此晶体管TFT1并未导通。晶体管TFT1的栅极电压，即，感测电压Vdet仍维持其电压电平为VREF+VTH。晶体管TFT1的漏极电压则响应晶体管TFT3的导通而为VDD。

在第四阶段IV，此时栅线GL[n]因为被扫描的关系，而由低电压VOL上升至高电压VOH。此时晶体管TFT1的导通电流Iro可依据前述式1与式2得出。同样的，当晶体管TFT1导通时，由于栅极电压包含了临界电压的成份，因此无论晶体管TFT1是在饱和区或线性区的状态下，临界电压并不会影响导通电流Iro的大小。此种架构适合被应用在LTPS TFT LCD制程中。

请参见图8A，其是根据本发明的第五较佳实施例的电路架构示意图。此种架构适合被应用在a-Si TFT LCD、LTPS TFT LCD制程。此处提供了三组重置信号：分别是电连接于晶体管TFT3与晶体管T5的栅极的第一电压重置信号RST1，电连接于晶体管TFT2的栅极的第二电压重置信号RST2；以及电连接于晶体管TFT4的栅极的第三电压重置信号RST3。

对晶体管TFT1来说，栅极仍然连接至感测节点Sdet，漏极电连接至晶体管TFT2与晶体管TFT3之间的节点，而源极则电连接于晶体管TFT4与晶体管TFT5之间的节点。在此架构上，再搭配栅线GL[n]的电压变化，便使晶体管TFT1的导通电流受到控制。

请参见图8B，其是说明本发明的第五较佳实施例在不同控制阶段的示意图。此处将第一阶段I与第二阶段II归类为电压重置期间，以及将第三阶段III、第四阶段IV归类为栅线扫描期间。电压重置期间的选择可以视应用而调整，而栅线扫描期间则代表对个别的显示画面进行扫描的过程。

在第一阶段I，第一电压重置信号RST1与第二电压重置信号RST2均为高电压电平，而第三电压重置信号RST3为低电压电平。因此，晶体管TFT2、晶体管TFT3、第五晶体管TFT5均导通，而晶体管TFT4为关闭。通过晶体管TFT2、晶体管TFT3的导通，感测节点的电压Vdet在第一阶段取得输入电压VDD。此时，晶体管TFT1并未导通，而其源极电压与栅极电压大致为VDD。

在第二阶段II，第一电压重置信号RST1为低电压电平，第二电压重置信号RST2仍维持在高电压电平，而第三电压重置信号RST3也提升至高电压电平。晶体管TFT3、晶体管TFT5因为第一电压重置信号RST为低电压电平而关闭；晶体管TFT2因为第二电压重置信号RST2为高电压电平而导通；晶体管TFT4因为第三电压重置信号RST3为高电压电平而导通。

通过晶体管TFT4的导通，晶体管TFT1的源极电压相当于参考电压VREF，而其栅极、源极之间的压差VGS相当于临界电压VTH的值。因此，感测电压Vdet相当于参考电压VREF与临界电压VTH的和(VREF+VTH)。

在第三阶段III与第四阶段IV，第一电压重置信号RST1恢复为高电压电平，第二电压重置信号RST2与第三电压重置信号RST3则降低至低电压电平。由于第一电压重置信号RST1为高电压电平，晶体管TFT3与晶体管TFT5均导通。由于第二电压重置信号RST2与第三电压重置信号RST3均为低电压电位，晶体管TFT2与晶体管TFT4均关闭，此时感测电压Vdet仍维持为参考电压与临界电压的和VREF+VTH。

在第四阶段IV，栅线GL[n]因为被扫描的关系，而由低电压VOL上升至高电压VOH。此时晶体管TFT1可被导通，且其导通电流可依据前述式1与式2得出。同样的，当晶体管TFT1导通时，由于栅极电压包含了临界电压的成份，因此无论晶体管TFT1是在饱和区或线性区的状态下，临界电压VTH并不会影响导通电流Iro的大小。此种架构适合被应用在a-Si类型的薄膜晶体管、LTPS类型的薄膜晶体管的制程中。

请参见图9A，其是根据本发明的第六较佳实施例的电路架构示意图。此种架构适合被应用在LTPS TFT LCD制程，需注意的是，晶体管TFT4为PMOS型态。此处提供了两个重置信号，分别是电连接于晶体管TFT3、晶体管TFT4、晶体管TFT5的栅极的第一电压重置信号RST1，与电连接于晶体管TFT2的栅极的第二电压重置信号RST2。

此图的晶体管排列方式大致与图8A类似，但是晶体管TFT4为p型的晶体管，由于p型晶体管与n型晶体管的导通条件不同，此处晶体管TFT4与晶体管TFT5便改为共享第一电压重置信号RST1。

请参见图9B，其是说明本发明的第六较佳实施例在不同控制阶段的示意图。此处将第一阶段I与第二阶段II归类为电压重置期间，以及将第三阶段III、第四阶段IV归类为栅线扫描期间。电压重置期间的选择可以视应用而调整，而栅线扫描期间则代表对个别的显示画面进行扫描的过程。

在第一阶段I，第一电压重置信号RST1与第二电压重置信号RST2均为高电压电平，因此，晶体管TFT3与晶体管TFT5均导通。通过晶体管TFT3的导通，感测电压Vdet在第一阶段I取得输入电压VDD。此时，晶体管TFT1并未导通，而其源极电压与栅极电压大致为VDD。

在第二阶段II，第一电压重置信号RST1为低电压电平，第二电压重置信号RST2仍维持在高电压电平。由于第一电压重置信号RST为低电压电平，因此晶体管TFT3、晶体管TFT5为关闭、晶体管TFT4为导通状态；晶体管TFT2则因为第二电压重置信号为高电压电平而导通。此时，感测电压Vdet相当于VREF+VTH。

在第三阶段III，第一电压重置信号RST1恢复为高电压电平，第二电压重置信号RST2则降低至低电压电平。晶体管TFT3、晶体管TFT5导通，晶体管TFT2、晶体管TFT4关闭，此时感测电压Vdet仍维持在VREF+VTH。此时晶体管TFT1并未导通。

在第四阶段IV，第一电压重置信号RST1与第二电压重置信号RST2均维持与第三阶段III相同。此时栅线GL[n]因为被扫描的关系，而由低电压VOL上升至高电压VOH。此时晶体管TFT1可被导通，且其导通电流Iro可依据前述式1与式2得出。同样地，当晶体管TFT1导通时，由于栅极电压包含了临界电压VTH的成份，因此无论晶体管TFT1是在饱和区或线性区的状态下，临界电压VTH并不会影响导通电流Iro的大小。此种架构适合被应用在a-Si TFTLCD、LTPS TFT LCD制程中。

根据以上的较佳实施例可以得知，本发明的构想是在第一晶体管与电平电压之间提供耦接的第一开关；以及在感测线耦接第二开关，第二开关的切换将使感测线选择性地与参考电压或读取电路电连接。第一开关与第二开关是由第一电压重置信号控制，通过这些开关的导通状态而控制修正电路的导通状态，进而提供修正偏压至晶体管TFT的栅极。须注意的是，由前述的较佳实施例也可以看出，实现修正电路、第一开关及第二开关的方式并不需要被限定。

例如：在图3A中，修正电路包含晶体管TFT2，而在图5A中，修正电路同样包含晶体管TFT2，但是第一开关便改采用晶体管TFT3。

在后续的较佳实施例中，图6A、7A除了延续图5A的作法外，还进一步改变了修正电路的设计。其中图6A较图5A多采用一个利用第三电压重置信号RST3控制导通状态的晶体管TFT4。图7A则是以相反型态的晶体管置换图6A的晶体管TFT2，并响应此置换而改用第一电压重置信号RST1控制晶体管TFT2的导通。

此外，图8A、9A则是就图5A的基础上，进一步改变了第二开关的设计。其中图8A较图5A多采用两个晶体管TFT4、TFT5，分别由第三电压重置信号RST3、第一电压重置信号RST1所控制。图9A则是以相反型态的晶体管置换图8A的晶体管TFT4，并响应此置换而改用第一电压重置信号RST1控制晶体管TFT4的导通。

进一步归纳前述的各个较佳实施例可以看出，本发明的构想是通过重置电压的切换，使感测电压Vdet包含临界电压VTH的成份，进而使晶体管TFT1在导通时，能够消除电流导通公式中的临界电压所造成的影响。即，通过修正电路的使用，在电压重置期间提供由参考电压VREF与临界电压VTH所组成的修正偏压至晶体管TFT1的栅极。

为便于说明以下重新引用晶体管TFT1分别在饱和区(Saturation Region)与线性区(Linear Region)操作时的电流导通公式如下：

当晶体管TFT1操作在饱和区时，其导通电流Iro的公式为式3：

Iro＝K1(VGS-VTH)²(式3)

由于晶体管TFT1的栅极电压VG(即，感测电压Vdet)相当于参考电压(VREF)、临界电压(VTH)与根据参考电容、液晶电容的比例关系计算得出的电压差量(变化电压)

因此，晶体管TFT1的栅极、源极压差VGS可以用 $(\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}\×V}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs})$ 来表示。

因此，式3所代表的导通电流公式可被进一步利用前述参数来代换，并得出式4：

$\mathrm{Iro}=K1{(\mathrm{VGS}-\mathrm{VTH})}^2$

$=K1{(\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs}-\mathrm{VTH})}^2$

$=K1{(\mathrm{VREF}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs})}^2$ (式4)

根据式4可以看出，当晶体管TFT1操作在饱和区时，晶体管TFT1的导通电流Iro将不会受到临界电压VTH的影响，即使晶体管TFT1被使用一段期间后，而使临界电压VTH的电压值产生变异(无论是变大或是变小)，对于晶体管TFT1上的导通电流Iro来说，都不会使临界电压VTH受到影响。

当栅线GL[n]被扫描时，其施加于上的脉冲宽度(gate pulse width)可以时间差量Δt来定义，而导通电流在这段期间累积的变化则用来作为读取电路使用。

对于液晶电容Clc而言，其储存电荷Q会响应触控操作而产生变动，而储存电荷Q的变动连带使其两端的电压改变。也就是说，感测节点Sdet的电压将发生变化，代表晶体管TFT1的栅极电压也受到影响，甚而影响晶体管TFT1的导通电流Iro。而感测线SL将进一步把导通电流Iro的变动所产生的影响，传送至读取电路的输入端，作为后续的模拟数字转换器使用。

$V=\frac{Q}{C}=\frac{1}{C}{\∫}_0^1\mathrm{Idt}$ (式5)

将式4的导通电流代入式5的电压计算公式，便可进一步得出读取电路所接收的电性变化，由于读取端的输入端连接至液晶电容Clc，而液晶电容Clc的电压变化可以用Vs(t)来代表。

$\mathrm{Vs}\left(t\right)=\frac{1}{C1}{\∫}_0^{1}K1{(\mathrm{VREF}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs})}^2\mathrm{dt}+\mathrm{Vs}\left(0\right)$ (式6)

另一方面，当晶体管TFT1操作在线性区时，其导通电流Iro的公式为式7：

Iro＝K1[2(VGS-VTH)×VDS-VDS²](式7)

由于感测电压Vdet(即，晶体管TFT1的栅极电压)相当于参考电压(VREF)、临界电压(VTH)与根据电容比例关系计算得出的电压差量(变化电压)

因此，晶体管TFT1的栅极、源极压差VGS可以用 $(\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs})$ 来表示。

因此，式7的导通电流公式可被进一步将VGS代入，并展开如式8：

$\mathrm{Iro}=K1[2(\mathrm{VGS}-\mathrm{VTH})\×\mathrm{VDS}-{\mathrm{VDS}}^2]$

$=K1[2(\mathrm{VREF}+\mathrm{VTH}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs}-\mathrm{VTH})\×(\mathrm{VDD}-\mathrm{Vs})-{(\mathrm{VDD}-\mathrm{Vs})}^2]$

$=K1[2(\mathrm{VREF}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs})\×(\mathrm{VDD}-\mathrm{Vs})-{(\mathrm{VDD}-\mathrm{Vs})}^2]$ (式8)

根据式8可以看出，由于晶体管TFT1的栅极电压具有临界电压VTH的成份，因此在导通电流公式中扣除的临界电压将被抵消。也就是说，当晶体管TFT1操作在线性区时，导通于晶体管TFT1的导通电流Iro将不会受到临界电压VTH的影响，即使晶体管TFT1被使用一段期间后，而使临界电压VTH的电压值变大，对于导通电流Iro来说，都不会使临界电压VTH受到影响。

同样的，根据液晶电容Clc的电压变化对于操作在积分模式的读取电路、后续的模拟数字转换器的影响可以利用式9来表示。当晶体管TFT1操作在线性区时，将式8在线性区的导通电流代入式9代表的输出电压时，便可进一步得出液晶电容的输出电压为：

$\mathrm{Vs}\left(t\right)=\frac{1}{C1}{\∫}_0^{1}K1{(\mathrm{VREF}+\frac{\mathrm{Cref}\×\mathrm{\ΔV}}{\mathrm{Cref}+\mathrm{Clc}}-\mathrm{Vs})}^2\mathrm{dt}+\mathrm{Vs}\left(0\right)$ (式9)

换言之，根据本发明的构想，在扫描前将晶体管TFT1的栅极电路通过设计的方式，以临界电压VTH来提供，作为后续抵消使用。同理，这样的设计也可适用于其它在显示面板中的薄膜晶体管。因此，无论是a-Si、LTPS类型的TFT LCD，本发明所提出的实施例可适用。

此外，根据本发明的构想，每一次电压重置期间的间隔时间可以根据应用的不同而调整。电压重置期间的频率可影响触控感测的灵敏度。当每一次电压重置期间彼此间的间隔越接近时，对于触控灵敏度的判断也更加敏锐。

举例来说，可能作为电压重置期间的时点可能为：在显示每个画面(frame)之前均进行、在经过一段预设期间后进行、在每次开机时进行等。这些时点的选择可以根据应用的特性来决定。

显示面板在显示画面时，每一个画面与画面之间不是直接相邻的，而会提供一些空白电平(blanking)的区间。若是在这些画面间的空白电平的显示期间(V-Blanking)进行重置时，相当于每显示一个画面便对感测电压Vdet进行重置，可实时修正晶体管TFT临界电压变化对触碰检测电流的影响，以达到最佳的触碰灵敏度。

若设定为每次开机时感测节点的电压重置，只需每次开机时重新检测触碰检测电路内的驱动TFT的临界电压变化，可维持一定的触碰灵敏度效果。此种方式较不需要反复的进行电压重置而较为省电。

与上述两者相较，一种较为折衷的作法则是，设定为每隔一段时间对VD电压重置，例如：设定每60个frame对感测电压进行重置，因此每隔60个frame即可重新修正TFT临界电压变化对触碰检测电流的影响。

前述的较佳实施例均说明了如何依据本发明的构想，改善在a-Si、LTPS面板上电流会因为临界电压与栅极电压的改变而影响显示效果的缺失，而能提升显示面板的寿命。辅以电压重置期间的密度/频率的选择，可以在触控敏锐度与省电的考虑下，选择较为恰当的组合。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (14)

1.一种显示面板，包含：

至少一触控感测像素，包含：

一第一栅线；

一感测线；

一触控感测单元，电连接于该第一栅线与一接地电压之间；

一第一晶体管，电连接于该触控感测单元与该感测线；以及

一修正电路，电连接于该第一晶体管，根据一参考电压与一临界电压来提供一修正偏压至该第一晶体管栅极；以及

一读取电路，电连接于该感测线，其响应该感测线的电流变化而输出一触控读取信号。

2.根据权利要求1所述的显示面板，其中该修正电路电连接于该第一晶体管的源极与栅极间，或电连接于该第一晶体管的漏极与栅极间。

3.根据权利要求1所述的显示面板，其中该触控感测单元包含：

一参考电容，电连接于该第一栅线与该修正电路；以及

一液晶电容，电连接于该修正电路与该接地电压，其中该液晶电容响应一触控操作而产生一变化电压。

4.根据权利要求1所述的显示面板，其中该至少一触控感测像素还包括：

一第一开关，耦接于该第一晶体管与一电平电压之间；以及

一第二开关，耦接于该感测线，并且选择性地与一参考电压或该读取电路电连接，

其中该等开关是由一第一电压重置信号控制。

5.根据权利要求4所述的显示面板，其中，

在第一电压重置期间，该修正电路被致能且该第一开关被导通，该第二开关被切换与该读取电路电连接，该第一晶体管的栅极被重置为该电平电压；

在一第二电压重置期间，该第一开关被断开，该第二开关被切换至与该参考电压电连接，使该第一晶体管的源极被重置为该参考电压；该第一晶体管的栅极被放电至该参考电压与该临界电压之和；

该第二电压重置期间在该第一电压重置期间之后。

6.根据权利要求5所述的显示面板，其中，

在一扫描期间，该修正电路被禁能，该第一开关被导通，该第二开关被切换与该读取电路电连接。

7.根据权利要求4所述的显示面板，其中该修正电路包含：

一第二晶体管，电连接于该第一晶体管的栅极与该电平电压之间，其是由一第二电压重置信号控制。

8.根据权利要求4所述的显示面板，其中该第一开关为一第三晶体管。

9.根据权利要求8所述的显示面板，其中该修正电路包含：

一第二晶体管，电连接于该第一晶体管的栅极与该第一开关之间，其是由一第二电压重置信号控制；

一第四晶体管，电连接于该第一晶体管的栅极与该电平电压之间，其是由一第三电压重置信号控制。

10.根据权利要求9所述的显示面板，其中，

在第一电压重置期间，该第四晶体管以及该第一开关被导通，该第二开关被切换至与该读取电路电连接，该第一晶体管的栅极被重置为该电平电压；

在一第二电压重置期间，该第一开关被断开，该第二开关被切换至与该参考电压电连接，使该第一晶体管的源极被重置为该参考电压；该第二晶体管被导通，该第一晶体管的栅极被放电至该参考电压与该临界电压之和；

该第二电压重置期间在第一电压重置期间之后。

11.根据权利要求10所述的显示面板，其中，

在一扫描期间，该第二晶体管被关闭，该第一开关被导通，该第二开关被切换至与该读取电路电连接；该扫描期间在该第二电压重置期间之后。

12.根据权利要求9所述的显示面板，其中该第二晶体管与该第一开关为相反型态的晶体管，该第一电压重置信号与第二电压重置信号为相同信号。

13.根据权利要求4所述的显示面板，其中该第二开关为一晶体管电路，该晶体管电路包括：

一第四晶体管，电连接于该第一晶体管的栅极与该参考电压之间，其是由一第三电压重置信号控制；以及

一第五晶体管，电连接于该第一晶体管的栅极与该感测线之间，其是由该第一电压重置信号控制。

14.根据权利要求13所述的显示面板，该第四晶体管与该第五晶体管为相反型态的晶体管，该第一重置信号与该第三重置信号为相同信号。

Images