KR101089050B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101089050B1
KR101089050B1 KR1020057021361A KR20057021361A KR101089050B1 KR 101089050 B1 KR101089050 B1 KR 101089050B1 KR 1020057021361 A KR1020057021361 A KR 1020057021361A KR 20057021361 A KR20057021361 A KR 20057021361A KR 101089050 B1 KR101089050 B1 KR 101089050B1
Authority
KR
South Korea
Prior art keywords
current
transistor
circuit
current source
semiconductor device
Prior art date
Application number
KR1020057021361A
Other languages
English (en)
Other versions
KR20060010791A (ko
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060010791A publication Critical patent/KR20060010791A/ko
Application granted granted Critical
Publication of KR101089050B1 publication Critical patent/KR101089050B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Amplifiers (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electronic Switches (AREA)

Abstract

부하(EL 화소나 신호선)에 전류를 공급하는 트랜지스터에 있어서, 불균일함의 영향을 받지 않고 정확한 전류를 공급할 수 있는 반도체 장치를 제공한다. 증폭 회로를 사용한 피드백 회로를 사용하여, 트랜지스터의 각 단자의 전압을 조절한다. 전류원 회로(電流源回路)로부터 전류 I데이터를 트랜지스터에 입력하고, 트랜지스터가 전류 I데이터를 흘리는 데 필요한 게이트·소스간 전압을, 피드백 회로를 사용하여 설정한다. 피드백 회로는 트랜지스터가 포화영역에서 동작하도록 제어한다. 그렇게 하면, 전류 I데이터를 흘리는 데 필요한 게이트 전압이 설정된다. 그리고, 설정된 트랜지스터를 사용하면, 정확한 전류를 부하(EL 화소나 신호선)에 공급할 수 있다. 또, 필요한 게이트 전압을 설정할 때, 증폭 회로를 사용하기 때문에, 빠르게 설정할 수 있다.
트랜지스터, 피드백회로, 게이트 전압, 증폭 회로, 반도체 장치

Description

반도체 장치{Semiconductor device}
본 발명은 부하에 공급하는 전류를 트랜지스터로 제어하는 기능을 설치한 반도체 장치에 관한 것으로, 특히 전류에 의해서 휘도가 변화하는 전류 구동형 발광 소자로 형성된 화소나, 화소를 구동하는 신호선 구동 회로를 포함하는 반도체 장치에 관한 것이다.
최근, 화소를 발광 다이오드(LED) 등의 발광 소자로 형성한, 소위 자발광형 표시 장치가 주목을 받고 있다. 이러한 자발광형 표시 장치에 사용되는 발광 소자로서는 유기 발광 다이오드(OLED(Organic Light Emitting Diode), 유기 EL 소자, 일렉트로 루미네선스(Electro Luminescence : EL) 소자 등이라고도 함)가 주목을 모으고 있고, 유기 EL 디스플레이 등에 사용되게 되었다.
OLED 등의 발광 소자는 자발광형이기 때문에, 액정 디스플레이와 비교하여 화소의 시인성이 높고, 백라이트가 불필요하며 응답 속도가 빠르다는 등의 이점이 있다. 또한 발광 소자의 휘도는 거기를 흐르는 전류치에 의해서 제어된다.
이러한 자발광형 발광 소자를 사용한 표시 장치에서는 그 구동 방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 알려져 있다. 전자는 구조는 간단하지만, 대형이며 또한 고휘도의 디스플레이의 실현이 어렵다는 등의 문제가 있어, 최근에는 발광 소자에 흐르는 전류를 화소 회로 내부에 설치한 박막 트랜지스터(TFT)에 의해서 제어하는 액티브 매트릭스 방식의 개발이 왕성하게 행하여지고 있다.
이러한 액티브 매트릭스 방식의 표시 장치의 경우, 구동 TFT의 전류 특성의 불균일함에 의해 발광 소자에 흐르는 전류가 변화하여 휘도가 불균일해진다고 하는 문제가 있었다.
요컨대, 이러한 액티브 매트릭스 방식의 표시 장치의 경우, 화소 회로에는 발광 소자에 흐르는 전류를 구동하는 구동 TFT가 사용되고 있고, 이들의 구동 TFT의 특성이 불균일해짐으로써 발광 소자에 흐르는 전류가 변화하여, 휘도가 불균일해진다고 하는 문제가 있었다. 그래서 화소 회로 내의 구동 TFT의 특성이 불균일하여도 발광 소자에 흐르는 전류는 변화하지 않고, 휘도의 불균일함을 억제하기 위한 여러가지의 회로가 제안되었다.
특허문헌 1 : 특허출원공표번호 2002-517806호 공보
특허문헌 2 : 국제공개 제01/06484호 팜플렛
특허문헌 3 : 특허출원공표번호 2002-514320호 공보
특허문헌 4 : 국제공개 제02/39420호 팜플렛
특허문헌 1 내지 4는 모두 액티브 매트릭스형 표시 장치의 구성을 개시한 것으로, 특허문헌 1 내지 3에는 화소 회로 내에 배치된 구동 TFT의 특성의 불균일함에 의해서 발광 소자에 흐르는 전류가 변화하지 않는 회로 구성이 개시되어 있다. 이 구성은 전류 기록형 화소, 또는 전류 입력형 화소 등이라고 불리고 있다. 또한 특허문헌 4에는 소스 드라이버 회로 내의 TFT의 불균일함에 의한 신호 전류의 변화를 억제하기 위한 회로 구성이 개시되어 있다.
도 6에, 특허문헌 1에 개시되어 있는 종래의 액티브 매트릭스형 표시 장치의 제 1 구성예를 도시한다. 도 6의 화소는 소스 신호선(601), 제 1 내지 제 3 게이트 신호선(602 내지 604), 전류 공급선(605), TFT(606 내지 609), 용량 소자(610), EL 소자(611), 영상 신호 입력용 전류원(電流源)(612)을 갖는다.
TFT(606)의 게이트 전극은 제 1 게이트 신호선(602)에 접속되고, 제 1 전극은 소스 신호선(601)에 접속되고, 제 2 전극은 TFT(607)의 제 1 전극, TFT(608)의 제 1 전극, 및 TFT(609)의 제 1 전극에 접속되어 있다. TFT(607)의 게이트 전극은 제 2 게이트 신호선(603)에 접속되고, 제 2 전극은 TFT(608)의 게이트 전극에 접속되어 있다. TFT(608)의 제 2 전극은 전류 공급선(605)에 접속되어 있다. TFT(609)의 게이트 전극은 제 3 게이트 신호선(604)에 접속되고, 제 2 전극은 EL 소자(611)의 양극(陽極)에 접속되어 있다. 용량 소자(610)는 TFT(608)의 게이트 전극과 전류 공급선(605)의 사이에 접속되어, TFT(608)의 게이트·소스간 전압을 유지한다. 전류 공급선(605) 및 EL 소자(611)의 음극에는 각각 소정의 전위가 입력되어, 서로 전위차를 갖는다.
도 7a 내지 7e를 참조하여, 신호 전류의 기록으로부터 발광까지의 동작에 관해서 설명한다. 도면 중, 각 부를 도시하는 도면 번호는 도 6에 준한다. 도 7a 내지 7c는 전류의 흐름을 모식적으로 도시하고 있다. 도 7d는 신호 전류의 기록시에 있어서의 각 경로를 흐르는 전류의 관계를 도시하고 있고, 도 7e는 마찬가지로 신호 전류의 기록시에, 용량 소자(610)에 축적되는 전압, 요컨대 TFT(608)의 게이트·소스간 전압에 관해서 도시하고 있다.
우선, 제 1 게이트 신호선(602) 및 제 2 게이트 신호선(603)에 펄스가 입력되어, TFT(606, 607)가 ON된다. 이 때, 소스 신호선(601)을 흐르는 전류, 즉 신호 전류를 I데이터라고 한다.
소스 신호선(601)에는 전류 I데이터가 흐르고 있기 때문에, 도 7a에 도시하는 바와 같이, 화소 내에서는 전류의 경로는 I1과 I2로 분리되어 흐른다. 이들의 관계를 도 7d에 도시하고 있다. 또, I데이터=I1+I2인 것은 말할 필요도 없다.
TFT(606)가 ON된 순간에는 아직 용량 소자(610)에는 전하가 유지되어 있지 않기 때문에, TFT(608)는 OFF되어 있다. 따라서, I2=0이 되고, I데이터=I1이 된다. 즉 이 동안은 용량 소자(610)에 있어서의 전하의 축적에 의한 전류만이 흐르고 있다.
그 후, 서서히 용량 소자(610)에 전하가 축적되어, 양 전극간에 전위차가 생기기 시작한다(도 7e). 양 전극의 전위차가 Vth가 되면(도 7e A점), TFT(608)가 ON되어, I2가 생긴다. 앞서 설명한 바와 같이, I데이터=I1+I2이기 때문에, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있고, 또 용량 소자에는 전하의 축적이 행하여진다.
용량 소자(610)에 있어서는 그 양 전극의 전위차, 요컨대 TFT(608)의 게이트·소스간 전압이 원하는 전압, 요컨대 TFT(608)가 I데이터의 전류를 흘릴 수 있을 만큼의 전압(Vgs)이 될 때까지 전하의 축적이 계속된다. 이윽고 전하의 축적이 종료하면(도 7e B점), 전류 I1은 흐르지 않게 되고, 또 TFT(608)는 그 때의 Vgs에 적당한 전류가 흘러, I데이터=I2가 된다(도 7b). 이렇게 해서, 정상상태에 도달한다. 이하에서 신호의 기록 동작이 완료된다. 마지막으로 제 1 게이트 신호선(602) 및 제 2 게이트 신호선(603)의 선택이 종료하여, TFT(606, 607)가 OFF된다.
계속해서, 발광 동작으로 이동한다. 제 3 게이트 신호선(604)에 펄스가 입력되어, TFT(609)가 ON된다. 용량 소자(610)에는 조금전에 기록한 Vgs가 유지되어 있기 때문에, TFT(608)는 ON되어 있고, 전류 공급선(605)으로부터, I데이터의 전류가 흐른다. 이것에 의해 EL 소자(611)가 발광한다. 이 때, TFT(608)가 포화영역에서 동작하도록 하여 두면, TFT(608)의 소스·드레인간 전압이 변화하였다고 해도, I데이터는 변함없이 흐를 수 있다.
이와 같이, 설정한 전류를 출력하는 동작을, 출력 동작이라고 부르기로 한다. 이상으로 일례를 개시한, 전류 기록형 화소의 메리트로서, TFT(608)의 특성 등에 불균일함이 있는 경우에도, 용량 소자(610)에는 전류 I데이터를 흘리는 데 필요한 게이트·소스간 전압이 유지되기 때문에, 원하는 전류를 정확하게 EL 소자에 공급할 수 있고, 따라서 TFT의 특성 불균일함에 기인한 휘도 불균일함을 억제하는 것이 가능하게 되는 점이 있다.
이상의 예는 화소 회로 내에서의 구동 TFT의 불균일함에 의한 전류의 변화를 보정하기 위한 기술에 관한 것이지만, 소스 드라이버 회로 내에서도 동일한 문제가 발생한다. 특허문헌 4에는 소스 드라이버 회로 내에서의 TFT의 제조상의 불균일함에 의한 신호 전류의 변화를 방지하기 위한 회로 구성이 개시되어 있다.
특허문헌 5 : 특허출원공표번호 2003-108069호
또, 특허문헌 1 내지 4와는 다른 방식이, 특허문헌 5에 개시되어 있다. 그 구성도를 도 44에 도시한다. 도 44는 발광 소자(EL)를 구동하는 전류를 공급하는 공급 트랜지스터(M5)로부터 흐르는 전류(Ir)와 같은 전류치의 전류(Is)를 참조 트랜지스터(M4)를 통해서 구동 제어 회로(2a)에 유도하고, 상기 전류(Is)와 참조 트랜지스터(M4)의 소스·드레인 전압 정보(Vs)와 공급 트랜지스터(M5)의 소스·드레인 전압 정보(Vr, Vdrv)에 기초하여, 전류(Is)가 원하는 설정 전류치(Idrv)에 가까워지도록 또한 각 소스·드레인 전압 정보(Vs, Vr)가 같아지도록 제어하는 것이 가능한 구성을 갖는 전류 공급 회로(1)와 구동 제어 회로(2a)를 구비한 발광 소자의 구동 회로이다.
발명이 해결하고자 하는 과제
이와 같이, 종래의 기술에서는 신호 전류와 TFT를 구동하는 전류, 또는 신호 전류와 발광 소자에 발광시에 흐르는 전류가 같아지도록 또는 비례 관계를 유지하도록 구성되어 있다.
그렇지만, 신호 전류를 구동 TFT나 발광 소자에 공급하기 위해서 사용되는 배선의 기생용량은 극히 크기 때문에, 신호 전류가 작은 경우에는 배선의 기생용량을 충전하는 시정수가 커져, 신호 기록 속도가 느려진다고 하는 문제점이 있다. 즉, 트랜지스터에 신호 전류를 공급하여도, 그것을 흘리는 데 필요한 전압을 게이트 단자에 생기게 할 때까지의 시간이 길어져, 신호의 기록 속도가 느려진다고 하는 것이 문제가 되었다.
또한, 도 44의 구성의 경우, 트랜지스터(M7)와 트랜지스터(M9)는 전류 특성이 고르게 될 필요가 있다. 만약, 불균일하면, 발광 소자(EL)에 흐르는 전류도 불균일해진다. 마찬가지로, 트랜지스터(M8)와 트랜지스터(M11), 트랜지스터(M10)와 트랜지스터(M12) 등도, 전류 특성이 고르게 될 필요가 있다. 이와 같이, 대부분의 트랜지스터에 있어서, 전류 특성이 고르게 될 필요가 있다. 만약 고르지 않으면, 발광 소자(EL)에 흐르는 전류도 불균일해진다. 또한, 도 44와 도 6을 비교해 보면 알 수 있는 바와 같이, 도 44는 트랜지스터 수가 대단히 많고, 회로가 복잡하다. 그 때문에, 제조 수율이 떨어져, 비용이 높아지거나, 회로의 레이아웃 면적이 커져 버리거나, 소비 전력이 높아지거나 한다.
본 발명은 이러한 문제점을 감안하여, 그다지 복잡한 구성으로 하지 않아도, 트랜지스터의 특성 불균일함의 영향을 저감하여, 신호 전류가 작은 경우에도 신호의 기록 속도를 충분히 향상시킬 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명은 부하에 전류를 공급하는 트랜지스터에 가해지는 전위를 증폭 회로를 사용하여 제어하는 것으로, 귀환 회로를 형성함으로써 트랜지스터의 소스 또는 드레인에 가해지는 전위를 안정화시킴으로써 상기 목적을 달성하는 것이다.
본 발명은 부하에 공급하는 전류를 트랜지스터로 제어하는 회로를 구비하는 반도체 장치로, 상기 트랜지스터의 소스 또는 드레인이 전류원 회로와 접속되고, 상기 전류원 회로로부터 상기 트랜지스터에 전류가 공급되었을 때, 상기 트랜지스터가 포화영역에서 동작하도록 상기 트랜지스터의 소스 또는 드레인의 전위를 제어하는 증폭 회로가 구비되어 있는 것을 특징으로 하는 것이다.
본 발명은 부하에 공급하는 전류를 트랜지스터로 제어하는 회로를 구비하는 반도체 장치로, 상기 트랜지스터의 소스 또는 드레인이 전류원 회로와 접속되고, 상기 트랜지스터의 소스 또는 드레인의 전위를 안정화시키는 증폭 회로가 구비되어 있는 것을 특징으로 하는 것이다.
본 발명은 부하에 공급하는 전류를 트랜지스터로 제어하는 회로를 구비하는 반도체 장치로, 상기 트랜지스터의 소스 또는 드레인이 전류원 회로와 접속되고, 상기 트랜지스터의 소스 또는 드레인의 전위를 안정화시키는 귀환 회로가 구비되어 있는 것을 특징으로 하는 것이다.
본 발명은 부하에 공급하는 전류를 제어하는 트랜지스터와, 연산 증폭기를 구비하는 반도체 장치로, 전류원 회로에 접속하는 상기 트랜지스터의 드레인 단자측에 상기 연산 증폭기의 반전 입력 단자가 접속되고, 상기 연산 증폭기의 비반전 입력 단자는 상기 트랜지스터의 게이트 단자측과 접속되고, 상기 연산 증폭기의 출력 단자는 상기 트랜지스터의 소스 단자측과 접속되어 있는 것을 특징으로 하는 것이다.
본 발명은 부하에 공급하는 전류를 제어하는 트랜지스터와, 연산 증폭기를 구비하는 반도체 장치로, 전류원 회로에 접속하는 상기 트랜지스터의 드레인 단자측에 상기 연산 증폭기의 반전 입력 단자가 접속되고, 상기 연산 증폭기의 비반전 입력 단자는 상기 트랜지스터의 게이트 단자측과 접속되고, 상기 연산 증폭기의 출력 단자는 상기 트랜지스터의 상기 드레인 단자측과 접속되어 있는 것을 특징으로 하는 것이다.
본 발명은 부하에 공급하는 전류를 제어하는 트랜지스터와, 전압 폴로워 회로(follower circuit)를 구비하는 반도체 장치로, 전류원 회로에 접속하는 상기 트랜지스터의 게이트 단자측에 상기 전압 폴로워 회로 입력 단자가 접속되고, 상기 전압 폴로워 회로의 출력 단자는 상기 트랜지스터의 드레인 단자측과 접속되어 있는 것을 특징으로 하는 것이다. 이 발명의 구성에 있어서, 전압 폴로워 회로가 소스 폴로워 회로로 구성되어 있어도 좋다.
본 발명에 있어서, 적용 가능한 트랜지스터의 종류에 한정은 없고, 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터(TFT), 반도체기판이나 SOI기판을 사용하여 형성되는 MOS형 트랜지스터, 접합형 트랜지스터, 유기반도체나 카본나노튜브를 사용한 트랜지스터, 그 밖의 트랜지스터를 적용할 수 있다. 또, 트랜지스터가 배치되어 있는 기판의 종류에 한정은 없고, 단결정기판, SOI기판, 유리기판 등에 배치할 수 있다.
또, 본 발명에 있어서, 접속되어 있다는 것은 전기적으로 접속되어 있는 것과 동의이다. 따라서, 사이에, 다른 소자나 스위치 등이 배치되어 있어도 좋다.
발명의 효과
본 발명에서는 증폭 회로를 사용하여 귀환 회로를 형성하고, 그 회로에 의해서, 트랜지스터를 제어한다. 그리고, 그 트랜지스터가 불균일함의 영향을 받지 않고 균일한 전류를 출력할 수 있게 된다. 그와 같은 설정을 하는 경우, 증폭 회로를 사용하여 행하기 때문에, 빠르게, 설정 동작을 할 수 있다. 그 때문에, 출력 동작에 있어서, 정확한 전류를 출력할 수 있다. 또한, 증폭 회로는 전류 특성이 불균일하여도, 정확하게 설정 동작을 할 수 있다. 그 때문에, TFT와 같은, 전류 특성의 불균일함이 큰 트랜지스터를 사용하여, 증폭 회로를 구성하는 것이 용이해진다.
도 1은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 2는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 3은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 4는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 5는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 6은 종래의 화소의 구성을 설명하는 도면.
도 7a 내지 7e는 종래의 화소의 동작을 설명하는 도면.
도 8은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 9는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 10은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 11은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 12는 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 13은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 14는 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 15는 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 16은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 17은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 18은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 19는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 20은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 21은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 22는 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 23은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 24는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 25는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 26은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 27은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 28은 본 발명의 반도체 장치의 동작을 설명하는 도면.
도 29는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 30은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 31은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 32는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 33은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 34는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 35는 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 36은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 37은 본 발명의 반도체 장치의 구성을 설명하는 도면.
도 38은 본 발명의 표시 장치의 구성을 도시하는 도면.
도 39는 본 발명의 표시 장치의 구성을 도시하는 도면.
도 40은 본 발명의 표시 장치의 동작을 도시하는 도면.
도 41은 본 발명의 표시 장치의 동작을 도시하는 도면.
도 42는 본 발명의 표시 장치의 동작을 도시하는 도면.
도 43a 내지 43h는 본 발명이 적용되는 전자기기의 도면.
도 44는 종래의 화소의 구성을 설명하는 도면.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시예에 관해서 도면을 참조하면서 설명한다. 단지, 본 발명은 많은 다른 형태로 실시하는 것이 가능하여, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세한 것을 여러가지로 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있다. 따라서 본 실시예의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시예 1)
본 발명은 발광 소자에 흐르는 전류치에 의해서 발광 휘도를 제어하는 것이 가능한 소자로 화소를 형성한다. 대표적으로는 EL 소자를 적용할 수 있다. EL 소자의 구성으로서는 여러가지 알려진 것이 있지만, 전류치에 의해 발광 휘도를 제어 가능한 것이면, 어떠한 소자 구조이어도 본 발명에 적용할 수 있다. 즉, 발광층, 전하 수송층 또는 전하 주입층을 자유롭게 조합하여 EL 소자를 형성하는 것으로, 이를 위한 재료로서, 저분자계 유기재료, 중분자계 유기재료(승화성을 갖지 않고, 또한, 분자수가 20이하 또는 연쇄하는 분자의 길이가 10㎛ 이하의 유기 발광 재료)나 고분자계 유기재료를 사용할 수 있다. 또, 이들에 무기재료를 혼합 또는 분산시킨 것을 사용하여도 좋다.
또한, EL 소자 등과 같은 발광 소자를 갖는 화소뿐만 아니라, 전류원을 갖는 여러 가지의 아날로그 회로에 적용할 수 있다. 그래서 우선, 본 실시예에서는 본 발명의 원리에 관해서 설명한다.
우선, 도 1에, 본 발명의 기본원리에 근거하는 구성에 관해서 도시한다. 배선(104)에, 전류원 회로(101)와 전류원 트랜지스터(102)가 접속되어 있다. 도 1에서는 전류원 회로(101)로부터 전류원 트랜지스터(102)쪽으로 전류가 흐르는 경우에 관해서 도시하고 있다. 그리고, 증폭 회로(107)의 제 1 입력 단자(108)가 전류원 트랜지스터(102)의 게이트 단자에 접속되어 있다. 또한, 증폭 회로(107)의 제 2 입력 단자(110)가 전류원 트랜지스터(102)의 드레인 단자에 접속되어 있다. 증폭 회로(107)의 출력 단자(109)는 전류원 트랜지스터(102)의 소스 단자에 접속되어 있다. 또, 배선(105)에, 전류원 트랜지스터(102)의 게이트 단자가 접속되어 있다.
용량 소자(103)가 전류원 트랜지스터(102)의 게이트 전압을 유지하기 위해서, 전류원 트랜지스터(102)의 게이트 단자와 배선(106)에 접속되어 있다. 또, 용량 소자(103)는 전류원 트랜지스터(102)의 게이트 용량 등으로 대용함으로써 생략할 수 있다.
이러한 구성에 있어서, 전류원 회로(101)로부터 전류 I데이터를 공급하여, 입력한다. 전류 I데이터는 전류원 트랜지스터(102)에 흐른다. 증폭 회로(107)는 전류원 회로(101)로부터 공급하는 전류 I데이터가 전류원 트랜지스터(102)에 흐르고, 또한, 전류원 트랜지스터(102)가 포화영역에서 동작하는 상태에서, 정상상태가 되도록 상태로 제어한다. 그렇게 하면, 전류원 트랜지스터(102)의 소스 전위는 전류원 트랜지스터(102)가 전류 I데이터를 흘리는 데 필요한 값으로 제어된다. 즉, 전류원 트랜지스터(102)가 전류 I데이터를 흘리는 데 필요한 게이트·소스간 전압이 되도록 전류원 트랜지스터(102)의 소스 전위가 제어된다. 이 때, 전류원 트랜지스터(102)의 소스 전위는 전류원 트랜지스터(102)의 전류 특성(이동도나 임계치 전압 등)이나 사이즈(게이트 폭(W)이나 게이트 길이(L))에 의존하지 않고, 적절한 크기가 된다. 따라서, 전류원 트랜지스터(102)의 전류 특성이나 사이즈가 불균일하여도, 전류원 트랜지스터(102)는 전류 I데이터를 흘릴 수 있게 된다. 그 결과, 그 전류원 트랜지스터(102)는 전류원으로서 동작시킬 수 있어, 여러가지의 부하( 다른 전류원 트랜지스터나 화소나 신호선 구동 회로 등)에 전류를 공급하는 것이 가능해진다.
그리고, 증폭 회로(107)는 출력 임피던스가 높지 않다. 따라서, 큰 전류를 출력할 수 있다. 따라서, 전류원 트랜지스터(102)의 소스 단자를 민첩하게 충전할 수 있다. 요컨대, 전류 I데이터의 기록 속도가 빨라져, 민첩하게 기록을 완료시킬 수 있어, 정상상태에 도달할 때까지의 시간이 짧게 끝나게 된다.
다음에, 증폭 회로(107)의 동작에 관해서 설명한다. 증폭 회로(107)는 제 1 입력 단자(108)와 제 2 입력 단자(110)의 전압을 검지하고, 그 입력 전압을 증폭시켜, 출력 단자(109)에 출력하는 기능을 갖고 있다. 그리고, 도 1에서는 제 2 입력 단자(110)와 출력 단자(109)가 전류원 트랜지스터(102)의 소스·드레인간을 통해서, 접속되어 있다. 요컨대, 귀환 회로가 형성되어 있다. 귀환 회로로 되어 있기 때문에, 출력 단자(109)나 제 1 입력 단자(108; 전류원 트랜지스터(102)의 게이트 단자)의 전압에 의해서, 제 2 입력 단자(110)의 전압도 변한다. 제 2 입력 단자(110)의 전압이 변하면, 출력 단자(109)의 전압도 변한다. 그와 같은 귀환 동작을 거쳐서, 각 입력 단자의 상태가 안정되는 전압이 출력되게 된다.
도 1에서는 전류원 트랜지스터(102)의 게이트 단자는 제 1 입력 단자(108)에 접속되고, 전류원 트랜지스터(102)의 소스 단자는 출력 단자(109)에 접속되고, 전류원 트랜지스터(102)의 드레인 단자는 제 2 입력 단자(110)에 접속되어 있다. 따라서, 전류원 트랜지스터(102)의 드레인 단자와 게이트 단자의 사이의 전압이 안정되는 전압이, 증폭 회로(107)에 의해서 전류원 트랜지스터(102)의 소스 단자에 출력되게 된다. 이 때, 전류원 트랜지스터(102)에는 전류원 회로(101)로부터 전류 I데이터가 공급되고 있다. 따라서, 전류원 트랜지스터(102)가 전류 I데이터를 흘리는 데 필요한 전압이, 전류원 회로(101)로부터 전류원 트랜지스터(102)의 소스 단자에 출력되게 된다. 요컨대, 전류원 트랜지스터(102)가 전류 I데이터를 흘리는 데 필요한 게이트·소스간 전압이 되는 전압이, 전류원 트랜지스터(102)의 소스 단자로 출력되게 된다.
또, 일반적으로, 트랜지스터(여기에서는 간단하게 하기 위해서, NMOS 형 트랜지스터라고 함)의 동작영역은 선형영역과 포화영역으로 나눌 수 있다. 그 경계는 드레인·소스간 전압을 Vds, 게이트·소스간 전압을 Vgs, 임계치 전압을 Vth로 하면, (Vgs-Vth)=Vds일 때가 된다. (Vgs-Vth)>Vds의 경우는 선형영역이고, Vds, Vgs의 크기에 따라서 전류치가 결정된다. 한편, (Vgs-Vth)<Vds의 경우는 포화영역이 되어, Vds가 변화하여도, 전류치는 거의 변하지 않는다. 요컨대, Vgs의 크기만에 의하여 전류치가 결정된다.
이상으로부터, 전류원 트랜지스터(102)가 포화영역에서 동작하도록 증폭 회로(107)가 전류원 트랜지스터(102)를 제어하면 된다. 그렇게 하면, 전류원 트랜지스터(102)의 게이트·소스간 전압은 전류 I데이터를 흘리는 데 필요한 전압으로 설정되게 된다. 전류원 트랜지스터(102)가 포화영역에서 동작하기 위해서는 (Vgs-Vth)<Vds를 만족시키면 좋다. 통상, N채널형 트랜지스터에서는 Vth>0이기 때문에, 적어도, 전류원 트랜지스터(102)의 드레인 단자의 전위는 게이트 단자의 전위와 같거나, 그 이상이 되어 있으면 좋다. 이러한 동작을 실현하도록 증폭 회로(107)가 전류원 트랜지스터(102)를 제어하게 된다.
이상과 같이, 증폭 회로(107)를 갖는 귀환 회로를 사용함으로써 전류원 트랜지스터(102)가 전류원 회로(101)로부터 공급되는 전류와 같은 크기의 전류를 흘릴 수 있도록 게이트·소스간 전압을 설정할 수 있다. 이 때, 증폭 회로(107)를 사용하고 있기 때문에, 설정을 빠르게 완료시킬 수 있어, 짧은 시간에 기록이 종료한다. 그리고, 설정된 전류원 트랜지스터(102)는 전류원 회로로서 동작시킬 수 있고, 여러가지의 부하로 전류를 공급할 수 있다.
또, 도 1에서는 전류원 회로(101)로부터 전류원 트랜지스터(102)쪽으로 전류가 흐르는 경우에 관해서 도시하였지만, 이것에 한정되지 않는다. 도 2에서는 전류원 트랜지스터(202)로부터 전류원 회로(201)쪽으로 전류가 흐르는 경우에 관해서 도시하고 있다. 이와 같이, 전류원 트랜지스터(202)의 극성을 변경함으로써 회로의 접속 관계를 변경하지 않고, 전류의 방향을 바꿀 수 있다. 여기에서, 203은 용량 소자, 204 내지 206은 배선, 207은 증폭 회로, 208은 제 1 입력 단자, 209는 출력 단자, 210은 제 2 입력 단자를 도시한다.
또, 도 1에서는 전류원 회로(101)는 N채널형 트랜지스터를 사용하고 있지만, 이것에 한정되지 않는다. P채널형 트랜지스터를 사용하여도 좋다. 단지, 전류가 흐르는 방향을 변경하지 않고 트랜지스터의 극성을 변경하면, 소스 단자와 드레인 단자가 교체된다. 그 때문에, 회로의 접속 관계를 변경할 필요가 있다. 그 경우의 구성을 도 3에 도시한다. 배선(104)에, 전류원 회로(101)와 전류원 트랜지스터(302)가 접속되어 있다. 도 3에서는 전류원 회로(101)로부터 전류원 트랜지스터(302)쪽으로 전류가 흐르는 경우에 관해서 도시하였지만, 도 2의 경우와 같이, 전류의 방향을 변경하는 것은 가능하다. 그리고, 증폭 회로(107)의 제 1 입력 단자(108)가 전류원 트랜지스터(302)의 게이트 단자에 접속되어 있다. 또한, 증폭 회로(107)의 제 2 입력 단자(110)가 전류원 트랜지스터(302)의 드레인 단자에 접속되어 있다. 증폭 회로(107)의 출력 단자(109)는 전류원 트랜지스터(302)의 드레인 단자에 접속되어 있다.
따라서, 전류원 트랜지스터(302)의 드레인 단자와 게이트 단자의 전압이 안정되는 전압이, 증폭 회로(107)에 의해서 전류원 트랜지스터(302)의 드레인 단자에 출력되게 된다. 이 때, 전류원 트랜지스터(302)에는 전류원 회로(101)로부터 전류 I데이터가 공급되고 있다. 따라서, 전류원 트랜지스터(302)가 전류 I데이터를 흘리는 데 필요한 전압(다른 말로 하면, 전류원 트랜지스터(302)가 포화영역에서 동작하는 데 필요한 전압)이, 전류원 회로(101)로부터 전류원 트랜지스터(302)의 드레인 단자로 출력되게 된다. 그리고, 전류원 트랜지스터(302)의 소스 전위는 전류원 트랜지스터(302)가 전류 I데이터를 흘리는 데 필요한 게이트·소스간 전압이 되도록 안정된다.
또, 도 1에 있어서, 용량 소자(103)는 전류원 트랜지스터(102)의 게이트 전위를 유지할 수 있으면 되기 때문에, 배선(106)의 전위는 임의이어도 좋다. 따라서, 배선(105)과 배선(106)의 전위는 같아도 좋고, 달라도 좋다. 단, 전류원 트랜지스터(102)의 전류치는 그 게이트·소스간 전압에 의해서 결정된다. 따라서, 용량 소자(103)는 전류원 트랜지스터(102)의 게이트·소스간 전압을 유지하는 것이 더욱 바람직하다. 따라서, 배선(106)은 전류원 트랜지스터(102)의 소스 단자에 접속되어 있는 것이 바람직하다. 그 결과, 배선 저항의 영향 등을 적게 할 수 있다.
마찬가지로, 도 2에 있어서, 배선(206)은, 전류원 트랜지스터(202)의 소스 단자에 접속되어 있는 것이 바람직하다. 또한, 도 3에 있어서, 배선(106)은 전류원 트랜지스터(302)의 소스 단자에 접속되어 있는 것이 바람직하다.
(실시예 2)
실시예 2에서는 도 1 내지 도 3에 있어서 사용한 증폭 회로의 예를 도시한다. 우선, 증폭 회로의 예로서, 연산 증폭기를 들 수 있다. 그래서, 증폭 회로로서, 연산 증폭기를 사용한 경우에 관해서, 도 1에 대응한 구성도를 도 4에 도시한다. 증폭 회로(107)의 제 1 입력 단자(108)가 연산 증폭기(407)의 비반전(정상(正相)) 입력 단자, 제 2 입력 단자(110)가 반전 입력 단자에 상당하고 있다.
연산 증폭기에서는 통상, 비반전(정상) 입력 단자의 전위와 반전 입력 단자의 전위는 같아지도록 동작한다. 따라서, 도 4의 경우는 전류원 트랜지스터(102)의 게이트 전위와 드레인 전위가 같아지도록 전류원 트랜지스터(102)의 소스 전위가 제어된다. 따라서, Vgs=Vds이기 때문에, Vth>0인 경우는 전류원 트랜지스터(102)는 포화영역에서 동작하게 된다.
도 4와 같이, 도 2에 대응한 구성도를 도 5에, 도 3에 대응한 구성도를 도 8에 도시한다. 여기에서, 507은 연산 증폭기를 도시한다.
도 8의 경우도, 전류원 트랜지스터(302)의 게이트 전위와 드레인 전위가 같아지도록 전류원 트랜지스터(302)의 드레인 전위가 제어된다. 따라서, 게이트 전위와 드레인 전위가 같기 때문에, Vgs=Vds가 되고, Vth>0인 경우는 전류원 트랜지스터(302)는 포화영역에서 동작하게 된다.
또, 도 4, 도 5, 도 8에서 사용한 연산 증폭기로서는 어떠한 타입의 연산 증폭기이어도 좋다. 전압 귀환형 연산 증폭기이어도 좋고, 전류 귀환형 연산 증폭기이어도 좋다. 위상 보상 회로와 같은 여러가지의 보정 회로를 부가한 연산 증폭기이어도 좋다.
또, 연산 증폭기는 통상, 비반전(정상) 입력 단자의 전위와 반전 입력 단자의 전위는 같아지도록 동작하지만, 특성 불균일함 등에 의해, 비반전(정상) 입력 단자의 전위와 반전 입력 단자의 전위는 같아지지 않는 경우가 있다. 요컨대, 오프셋 전압이 생기는 경우가 있다. 그 경우는 통상의 연산 증폭기와 같이, 비반전(정상) 입력 단자의 전위와 반전 입력 단자의 전위가 같아지도록 조절하여 동작시켜도 좋다. 그러나, 본 발명의 경우, 전류원 트랜지스터(102)가 포화영역에서 동작하도록 제어하면 좋다. 따라서, 전류원 트랜지스터(102)가 포화영역에서 동작하는 범위 내이면, 연산 증폭기에 오프셋 전압이 생겨도 좋고, 오프셋 전압이 불균일하여도, 영향은 주지 않는다. 이 때문에, 전류 특성의 불균일함이 큰 트랜지스터를 사용하여 연산 증폭기를 구성하여도, 정상으로 동작하게 된다.
여기에서, 도 8의 회로의 접속 관계에 착안하면, 연산 증폭기의 제 2 입력 단자(110; 반전 입력 단자)가 출력 단자(109)에 접속되어 있는 것을 알 수 있다. 이것은 통상, 전압 폴로워 회로라고 불리는 회로 구성이다. 요컨대, 제 1 입력 단자(108; 비반전(정상) 입력 단자)의 전압을 출력 단자에 출력하는 동작을 하여, 입출력임피던스를 변환시키고 있다. 따라서, 도 8과 같이 접속된 연산 증폭기뿐만 아니라, 전압 폴로워 회로와 같은 기능을 갖는 회로이면, 도 3에 있어서 사용한 증폭 회로(107)로서 이용할 수 있는 것을 알 수 있다.
입출력 임피던스를 변환하고 있는 회로로서는 소스 폴로워 회로를 들 수 있다. 단, 통상의 소스 폴로워 회로는 입력 전위와 출력 전위는 같지 않다. 그러나, 도 3에 있어서 사용한 증폭 회로(107)에서는 입력 전위와 출력 전위는 같지 않아도 좋다. 요컨대, 전류원 트랜지스터(302)가 포화영역에서 동작하도록 제어할 수 있는 회로이면 좋다. 그래서, 증폭 회로(107)로서 소스 폴로워 회로(907)를 사용한 경우의 구성을 도 9에 도시한다. 입력 단자(908; 증폭용 트랜지스터(901)의 게이트 단자), 요컨대, 전류원 트랜지스터(302)의 게이트 단자의 전위가 변화하면, 출력 단자(109; 증폭용 트랜지스터(901)의 소스 단자), 요컨대, 전류원 트랜지스터(302)의 드레인 단자의 전위가 변화한다. 전류원 트랜지스터(102)의 드레인 단자의 전위가 변화하면, 전류원 트랜지스터(302)의 소스 단자의 전위가 변화한다.
도 9의 경우는 증폭용 트랜지스터(901)로서, N채널형 트랜지스터를 사용하고 있다. 따라서, 입력 단자(908; 증폭용 트랜지스터(901)의 게이트 단자)의 전위보다도, 출력 단자(109; 증폭용 트랜지스터(901)의 소스 단자)의 전위쪽이, 증폭용 트랜지스터(901)의 게이트·소스간 전압 분만큼 낮다. 따라서, 전류원 트랜지스터(302)는 포화영역에서 동작하게 된다. 이상으로부터, 소스 폴로워 회로(907)를 도 3 증폭 회로(107)로서 이용하는 경우는 전류원 트랜지스터(302)가 포화영역에서 동작하기 쉬운 구성(도 9의 경우는 증폭용 트랜지스터(901)가 N채널형 트랜지스터)으로 하는 것이 바람직하다. 단지, 정상으로 동작하는 범위이면, 도 9에서도 증폭용 트랜지스터(901)를 P채널형으로 하여도 좋다. 도 9에 대하여, 전류가 흐르는 방향을 반대로 한 경우의 구성도를 도 10에 도시한다. 도 10으로부터 알 수 있는 바와 같이, 각 트랜지스터의 극성을 반대로 하면 좋다.
또, 도 9, 도 10에서는 바이어스용 트랜지스터(902, 1002)를 사용하여, 그 게이트 단자(903, 1003)에 바이어스 전압을 가하여 동작시키고 있지만, 이것에 한정되지 않는다. 바이어스용 트랜지스터(902, 1002) 대신에 저항 소자 등을 사용하여도 좋다. 또는 증폭용 트랜지스터(901, 1001)와는 반대의 극성의 트랜지스터를 사용하여, 푸시풀(push-pull) 회로를 구성하여도 좋다.
또, 소스 폴로워 회로(907, 1007)의 경우도, 연산 증폭기의 경우와 마찬가지로 전류원 트랜지스터(302, 10002)가 포화영역에서 동작하는 범위 내이면, 출력 전압이 불균일하여도 영향은 주지 않는다. 그 때문에, 전류 특성의 불균일함이 큰 트랜지스터를 사용하여 소스 폴로워 회로(907, 1007)를 구성하여도, 정상으로 동작하게 된다.
이와 같이, 전류원 트랜지스터가 포화영역에서 동작하는 범위 내이면, 증폭 회로의 출력 전압이 불균일하여도, 영향은 주지 않는다. 따라서, 전압 폴로워 회로나 소스 폴로워 회로 등에 있어서도, 입력 전압과 출력 전압이 비례 관계로 되어 있지 않아도 좋다. 요컨대, 전류원 트랜지스터가 포화영역에서 동작하도록 제어할 수 있으면, 어떠한 회로이어도 좋다.
이와 같이, 도 1 내지 5, 도 8 내지 10에 있어서 사용한 증폭 회로(107, 207), 연산 증폭기(407, 507), 소스 폴로워 회로(907, 1007)는 전류원 트랜지스터(102, 202, 302, 1002)가 포화영역에서 동작하는 범위 내이면, 특성이 불균일하여도 영향은 주지 않는다. 이 때문에, 전류 특성의 불균일함이 큰 트랜지스터를 사용하여 증폭 회로(107, 207), 연산 증폭기(407, 507), 소스 폴로워 회로(907, 1007)를 구성하여도, 정상으로 동작시킬 수 있다.
따라서, 활성층이 단결정으로 형성된 트랜지스터가 아니라, 박막 트랜지스터(어몰퍼스, 다결정을 활성층으로서 사용한 트랜지스터를 포함함)나 유기 트랜지스터와 같은 것이어도, 유효하게 동작시킬 수 있다.
또, 증폭 회로(107, 207)의 예로서, 연산 증폭기나 소스 폴로워 회로를 사용한 예를 도시하였지만, 이것에 한정되지 않는다. 이 외에도, 차동 회로나 드레인 접지 증폭 회로나 소스 접지 증폭 회로 등, 여러가지의 회로를 사용하여, 증폭 회로를 구성할 수 있다.
또, 본 실시예에서 설명한 내용은 실시예 1에서 설명한 구성에 있어서의, 어떤 부분을 상세하게 설명한 것에 상당하지만, 이것에 한정되지 않고, 그 요지를 변경하지 않는 범위이면 여러 가지의 변형이 가능하다.
(실시예 3)
본 발명에서는 전류원 회로로부터 전류 I데이터를 흘리고, 전류원 트랜지스터가 전류 I데이터를 흘릴 수 있도록 설정한다. 그리고, 설정된 전류원 트랜지스터를 전류원 회로로서 동작시켜, 여러 가지의 부하에 전류를 공급한다. 그래서, 본 실시예에서는 부하와 전류원 트랜지스터의 접속 구성이나, 부하에 전류를 공급할 때의 트랜지스터의 구성 등에 관해서 설명한다.
또, 본 실시예에서는 간단하게 하기 위해서, 도 1의 구성이나, 또 특히, 증폭 회로(107, 207)로서 연산 증폭기(407)를 사용한 구성(도 4) 등을 사용하여 설명하지만, 이것에 한정되지 않는다. 용이하게, 도 2 내지 5, 도 8 내지 10 등에서 설명한 바와 같은 다른 구성에 적용하는 것이 가능하다.
또, 전류원 회로로부터 전류원 트랜지스터쪽으로 전류가 흐르고, 또한, 전류원 트랜지스터가 N채널형인 경우에 관해서 설명하지만, 이것에 한정되지 않는다. 용이하게, 도 2 내지 5, 도 8 내지 10 등에서 설명한 바와 같은 다른 구성에 적용하는 것이 가능하다.
우선, 전류원 회로(101)로부터 전류를 공급한 전류원 트랜지스터(102)만을 사용하여, 부하(1101)에 전류를 공급하는 경우의 구성을 도 11에 도시한다.
또, 부하는 어떤 것이어도 좋다. 저항 등과 같은 소자이어도, 트랜지스터이어도, EL 소자이어도, 그 밖의 발광 소자이어도, 트랜지스터와 용량과 스위치 등으로 구성된 전류원 회로이어도, 어떤 회로가 접속된 배선이어도 좋다. 신호선이어도, 신호선과 그것에 접속된 화소이어도 좋다. 그 화소에는 EL 소자나 FED에서 사용하는 소자 등, 어떠한 표시 소자를 포함하고 있어도 좋다.
도 11의 동작방법에 관해서, 증폭 회로(107)로서 연산 증폭기를 사용한 경우를 예로 들어 설명한다. 우선, 도 12에 도시하는 바와 같이, 스위치(1103, 1104, 1107)를 온으로 한다. 그렇게 하면, 연산 증폭기(407)가 전류원 트랜지스터(102)의 소스 전위를 제어하여, 전류원 회로(101)로부터 공급되는 전류 I데이터를 포화영역에서 동작시키면서 흘리는 데 필요한 상태로 설정한다. 이 때, 연산 증폭기(407)를 사용하고 있기 때문에, 급속하게 기록을 할 수 있다. 그리고, 도 13에 도시하는 바와 같이, 스위치(1104)를 오프로 하면, 전류원 트랜지스터(102)의 게이트 전위가 용량 소자(103)에 유지된다. 그리고, 도 14에 도시하는 바와 같이, 스위치(1103, 1107)를 오프로 하면, 전류의 공급이 멈춘다. 그리고, 도 15에 도시하는 바와 같이, 스위치(1102, 1106)를 온으로 하면, 부하(1101)에 전류가 공급된다. 이 전류의 크기는 전류원 트랜지스터(102)가 포화영역에서 동작하고 있으면, I데이터와 같은 크기가 된다. 요컨대, 전류원 트랜지스터(102)의 전류 특성이나 사이즈 등이 불균일하여도, 그 영향을 제거할 수 있다.
또, 배선(106)에, 어떤 전위가 가해지고 있는 경우, 전류를 기록하여 설정하고 있을 때(도 12)와, 전류를 출력하고 있을 때(도 15)에는 전류원 트랜지스터(102)의 소스 전위가 변하여 버리는 경우가 있다. 그 경우, 전류원 트랜지스터(102)의 게이트·소스간 전압도 변하여 버리는 경우가 있다. 게이트·소스간 전압이 변하면, 전류치도 변한다. 그래서, 전류를 기록하여 설정하고 있을 때(도 12)와, 전류를 출력하고 있을 때(도 15)에, 게이트·소스간 전압이 변하지 않도록 할 필요가 있다. 그것을 실현하기 위해서는 예를 들면, 배선(106)을 전류원 트랜지스터(102)의 소스 단자에 접속하여 두면 좋다. 그와 같게 하면, 가령, 전류원 트랜지스터(102)의 소스 전위가 변하여도, 이것에 맞추어 게이트 전위도 변하기 때문에, 결과적으로, 게이트·소스간 전압이 변하지 않도록 할 수 있다.
또는 배선(1108)의 전위를, 전류를 기록하여 설정하고 있을 때의 연산 증폭기(407)의 출력 전위와 같아지도록 제어하면 좋다. 예를 들면, 배선(1108)에 전압 폴로워 회로 등을 접속하여, 배선(1108)의 전위를 제어하면 좋다.
또는 도 16, 17에 도시하는 바와 같이, 제 2 입력 단자(110)와 배선(1606)의 사이에 용량 소자(1603)를 배치하고, 스위치(1604)로 전하를 유지시킴으로써, 전류를 기록하여 설정하고 있을 때(도 16)뿐만 아니라, 전류를 출력하고 있을 때(도 17)에도, 연산 증폭기(407)로부터 전류를 공급하여도 좋다.
또, 도 11의 회로에는 여러 가지의 배선(배선(105), 배선(1108), 배선(1105) 등)이 있지만, 정상으로 동작하는 범위이면, 배선끼리를 접속하여도 좋다. 예를 들면, 배선(105)과 배선(1108)은, 같은 정도의 전위로 동작하기 때문에, 배선을 접속하여, 회로 구성을 간단히 하거나, 레이아웃 면적을 작게 할 수 있다. 또한, 배선(1105)과 배선(104)도 접속하여도, 동작에 큰 영향을 주지 않는다. 따라서, 접속하여도 좋다.
다음에, 전류원 트랜지스터와는 다른 트랜지스터를 사용하여, 부하(1101)에 전류를 공급하는 경우의 구성도를 도 18에 도시한다. 커런트(current) 트랜지스터(1802)의 게이트 단자가 전류원 트랜지스터(102)의 게이트 단자와 접속되어 있다. 따라서, 전류원 트랜지스터(102)의 게이트 전위에 따른 크기의 전류를, 커런트 트랜지스터(1802)는 흘릴 수 있고, 또 전류원 트랜지스터(102)와 커런트 트랜지스터(1802)의 W/L의 값을 조절함으로써 부하(1101)에 공급하는 전류량을 바꾼다. 예를 들면, 커런트 트랜지스터(1802)의 W/L의 값을 작게 하여 두면, 부하(1101)에 공급하는 전류량이 작아지기 때문에, 반대로 I데이터의 크기를 크게 할 수 있다. 그 결과, 전류의 기록을 민첩하게 하는 것이 가능해진다. 단지, 전류원 트랜지스터(102)와 커런트 트랜지스터(1802)의 전류 특성이 불균일하면, 그 영향을 받는다.
또, 전류를 기록하여 설정하고 있을 때와, 전류를 출력하고 있을 때에, 전류 원 트랜지스터(102)와 커런트 트랜지스터(1802)의 게이트·소스간 전압이 변하지 않도록 하기 위해서, 도 19와 같이 스위치(1906)와 배선(1908)을 접속하여도 좋다. 도 19의 경우의 동작을, 도 20, 21에 도시한다. 도 20은 전류를 기록하여 설정하고 있을 때의 동작을 도시하고, 도 21은 전류를 출력하고 있을 때의 동작을 도시한다. 또, 스위치(1902)는 전류를 기록하여 설정하고 있을 때, 불필요한 전류가 흘러, 정확하게 설정할 수 없게 되는 것을 방지하는 역할을 가지고 있다. 따라서, 전류를 기록하여 설정하고 있을 때에, 도 22에 도시하는 바와 같이 전류가 흘러, 설정을 정확하게 할 수 있는 경우는 도 22와 같이, 스위치(1902)를 생략하여도 좋다.
또, 정상으로 동작하는 범위이면, 배선끼리를 접속하여도 되기 때문에, 도 19나 도 22에서는 배선(105)과 배선(1908)을 접속하여도 좋다.
다음에, 전류원 트랜지스터(102)뿐만 아니라, 다른 트랜지스터도 사용하여, 부하(1101)에 전류를 공급하는 경우의 구성도를 도 23에 도시한다. 전류원 회로(101)의 전류 I데이터를 공급할 때에, 그 전류가 부하(1101)에 누출되거나, 부하(1101)로부터 누출되어 나오거나 하면, 올바른 전류로 설정할 수 없다. 도 11의 경우는 스위치(1102)를 사용하여 제어하지만, 도 23의 경우는 멀티 트랜지스터(2302)를 사용하여 제어한다. 멀티 트랜지스터(2302)의 게이트 단자는 전류원 트랜지스터(102)의 게이트 단자와 접속되어 있다. 따라서, 스위치(1103, 1104)가 온으로 되어 있고, 전류원 트랜지스터(102)가 포화영역에서 동작하고 있는 경우는 멀티 트랜지스터(2302)는 오프하고 있다. 따라서, 전류원 회로(101)의 전류 I데이터를 공급할 때에는 악영향을 미치지 않는다. 한편, 부하(1101)에 전류를 공급할 때는 전류원 트랜지스터(102)와 멀티 트랜지스터(2302)는 게이트 단자가 접속되어 있기 때문에, 멀티게이트의 트랜지스터로서 동작한다. 이 때문에, 부하(1101)에는 I데이터보다도 작은 전류가 흐르게 된다. 따라서, 부하에 공급하는 전류량이 작아지기 때문에, 반대로 I데이터의 크기를 크게 할 수 있다. 그 결과, 전류의 기록을 민첩하게 하는 것이 가능해진다. 단지, 전류원 트랜지스터(102)와 멀티 트랜지스터(2302)의 전류 특성이 불균일하면, 그 영향을 받지만, 부하(1101)에 전류를 공급할 때, 전류원 트랜지스터(102)도 사용하기 때문에, 불균일함의 영향은 작다.
다음에, 도 18이나 도 23과는 다른 방식으로, 전류원 회로(101)로부터 공급되는 전류 I데이터를 크게 하기 위한 구성을 도 24에 도시한다. 도 24에서는 전류원 트랜지스터(102)와 병렬로 병렬 트랜지스터(2402)가 접속되어 있다. 따라서, 전류원 회로(101)로부터 전류가 공급되는 동안은 스위치(2401)를 온으로 한다. 그리고, 부하(1101)에 전류를 공급하는 경우는 스위치(2401)를 오프로 한다. 그렇게 하면, 부하(1101)에 흐르는 전류가 작아지기 때문에, 전류원 회로(101)로부터 공급되는 전류 I데이터를 크게 할 수 있다.
단지 이 경우, 전류원 트랜지스터(102)와 병렬 트랜지스터(2402)의 전류 특성이 불균일하면 불균일함의 영향을 받는다. 그래서, 도 24의 경우, 전류원 회로(101)로부터 전류를 공급하는 경우, 그 크기를 변화시켜도 좋다. 요컨대, 최초는 전류를 크게 하여 둔다. 그 때, 그것에 맞추어, 스위치(2401)를 온으로 하여 둔다. 그렇게 하면, 병렬 트랜지스터(2402)에도 전류가 흘러, 급속하게 전류를 기록할 수 있다. 요컨대, 프리차지 동작에 상당한다. 그 후, 전류원 회로(101)로부터 공급하는 전류를 작게 하여, 스위치(2401)를 오프로 한다. 그리고, 전류원 트랜지스터(102)에만 전류를 공급하여, 기록하도록 한다. 그 결과, 불균일함의 영향을 제거할 수 있다. 그 후, 스위치(1102)를 온으로 하여, 부하(1101)에 전류를 공급한다.
도 24에서는 전류원 트랜지스터(102)와 병렬로 트랜지스터를 추가했지만, 직렬로 트랜지스터를 추가한 경우의 구성도를 도 25에 도시한다. 도 25에서는 전류원 트랜지스터(102)와 직렬로 직렬 트랜지스터(2502)가 접속되어 있다. 전류원 회로(101)로부터 전류가 공급되는 동안은 스위치(2501)를 온으로 한다. 그렇게 하면, 직렬 트랜지스터(2502)의 소스·드레인간이 단락된다. 그리고, 부하(1101)에 전류를 공급하는 경우는 스위치(2501)를 오프로 한다. 그렇게 하면, 전류원 트랜지스터(102)와 직렬 트랜지스터(2502)는 게이트 단자가 접속되어 있기 때문에, 멀티게이트의 트랜지스터로서 동작한다. 그 때문에, 게이트 길이(L)가 커지게 되고, 부하(1101)에 흐르는 전류가 작아지기 때문에, 전류원 회로(101)로부터 공급되는 전류 I데이터를 크게 할 수 있다.
단지 이 경우, 전류원 트랜지스터(102)와 직렬 트랜지스터(2502)의 전류 특성이 불균일하면 불균일함의 영향을 받는다. 그래서, 도 25의 경우, 전류원 회로(101)로부터 전류를 공급하는 경우, 그 크기를 변화시켜도 좋다. 요컨대, 최초는 전류를 크게 하여 둔다. 그 때, 그것에 맞추어, 스위치(2501)를 온으로 하여 둔다. 그렇게 하면, 전류원 트랜지스터(102)에만 전류가 흘러, 급속하게 전류를 기록할 수 있다. 요컨대, 프리차지 동작에 상당한다. 그 후, 전류원 회로(101)로부터 공급하는 전류를 작게 하고, 스위치(2501)를 오프로 한다. 그리고, 전류원 트랜지스터(102)와 직렬 트랜지스터(2502)에 전류를 공급하여, 기록하도록 한다. 그 결과, 불균일함의 영향을 제거할 수 있다. 그 후, 스위치(1102)를 온으로 하고, 전류원 트랜지스터(102)와 직렬 트랜지스터(2502)의 멀티게이트의 트랜지스터로서, 부하(1101)에 전류를 공급한다.
또, 도 11로부터 도 25까지, 여러가지의 구성을 도시하였지만, 이들을 조합하여 구성시키는 것도 가능하다.
또, 도 11로부터 도 25까지, 전류원 회로(101)와 부하(1101)를 바꾸는 형태로 구성하였지만, 이것에 한정되지 않는다. 예를 들면, 전류원 회로(101)와 배선을 바꾸어 구성하여도 좋다. 그래서, 도 11에 대하여, 전류원 회로(101)와 배선을 바꾸는 구성으로 한 것을 도 26에 도시한다. 다음에, 도 26의 동작에 관해서 도시한다. 우선, 전류원 회로(101)로부터 전류 I데이터를 전류원 트랜지스터(102)에 공급하고, 전류를 설정하는 경우는 스위치(1103, 1104, 1107)를 온으로 한다. 그리고, 전류원 트랜지스터(102)를 전류원 회로로서 동작시켜, 부하에 전류를 공급하는 경우는 스위치(1103, 1104, 1107)를 오프로 하고, 스위치(2602, 1102)를 온으로 한다. 이와 같이, 스위치(1103)와 스위치(2602)의 온오프를 바꿈으로써, 전류원 회로(101)와 배선(2605)을 바꾸게 된다.
또, 전류원 회로(101)로부터 전류 I데이터를 전류원 트랜지스터(102)에 공급하는 경우, 스위치(1102)를 오프로 하여, 부하(1101)쪽으로 전류가 흐르지 않도록 하고 있지만, 이것에 한정되지 않는다. 전류원 회로(101)로부터 전류 I데이터를 전류원 트랜지스터(102)에 공급하는 경우, 부하(1101)쪽으로 전류가 흘러도 좋다. 그 경우는 스위치(1102)를 생략할 수 있다.
또, 용량 소자(103)는 전류원 트랜지스터(102)의 게이트 전위를 유지하고 있지만, 게이트·소스간 전압을 유지하기 위해서, 배선(106)을 전류원 트랜지스터(102)의 소스 단자에 접속하는 것이 더욱 바람직하다.
또, 도 11에 대하여, 전류원 회로(101)와 부하(1101)를 바꾸는 형태로 구성한 도면을 도 26에 도시하였지만, 이것에 한정되지 않는다. 도 11로부터 도 25까지의 여러가지의 구성에 있어서도, 전류원 회로(101)와 부하(1101)를 바꾸는 형태로 구성하는 것이 가능하다.
또, 지금까지 설명한 구성에 있어서, 스위치가 각 부분에 배치되어 있지만, 그 배치장소는 이미 설명한 장소에 한정되지 않는다. 정상으로 동작하는 장소이면, 임의의 장소에 스위치를 배치하는 것이 가능하다.
예를 들면, 도 11의 구성의 경우, 전류원 회로(101)로부터 전류 I데이터를 전류원 트랜지스터(102)에 공급하고 있을 때에는 도 27과 같이 접속되고, 전류원 트랜지스터(102)를 전류원 회로로서 동작시켜, 부하(1101)에 전류를 공급할 때에는 도 28과 같이 접속되어 있으면 좋다. 따라서, 도 11은 도 29와 같이 접속되어 있어도 좋다. 도 29에서는 스위치(1102, 1103, 1104)의 위치가 변경되어 있지만, 정상으로 동작한다.
마찬가지로, 도 19는 도 30과 같이 접속되어 있어도 좋다. 도 30에서는 스 위치(1104)의 위치가 변경되어 있지만, 정상으로 동작한다.
또, 도 11 등에 도시하는 스위치는 전기적 스위치이어도 기계적인 스위치이어도 좋다. 전류의 흐름을 제어할 수 있다면, 어떤 것이어도 좋다. 트랜지스터이어도 좋고, 다이오드이어도 좋고, 이들을 조합한 논리 회로이어도 좋다. 따라서, 스위치로서 트랜지스터를 사용하는 경우, 그 트랜지스터는 단순한 스위치로서 동작하기 때문에, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다. 단지, 오프 전류가 적은 쪽이 바람직한 경우, 오프 전류가 적은 쪽의 극성의 트랜지스터를 사용하는 것이 바람직하다. 오프 전류가 적은 트랜지스터로서는 LDD 영역을 설치하고 있는 것 등이 있다. 또한, 스위치로서 동작시키는 트랜지스터의 소스 단자의 전위가 저전위측 전원(Vss, Vgnd, OV 등)에 가까운 상태로 동작하는 경우는 n채널형을, 반대로, 소스 단자의 전위가 고전위측 전원(Vdd 등)에 가까운 상태로 동작하는 경우는 p채널형을 사용하는 것이 바람직하다. 왜냐하면, 게이트·소스간 전압의 절대치를 크게 할 수 있기 때문에, 스위치로서, 동작하기 쉽기 때문이다. 또, n채널형과 p채널형의 양쪽을 사용하여, CM0S형의 스위치로 하여도 좋다.
이와 같이 여러 가지의 예를 도시하였지만, 이것에 한정되지 않는다. 전류원 트랜지스터나, 전류원으로서 동작하는 여러 가지의 트랜지스터를, 여러가지의 구성으로 배치할 수 있다. 또한, 정상으로 동작하는 범위이면, 배선끼리를 접속하여도 좋다. 따라서, 같은 동작을 하는 구성이면, 본원을 적용하는 것이 가능하다.
또, 본 실시예에서 설명한 내용은 실시예 1, 2에서 설명한 구성을 이용한 것에 상당하지만, 이것에 한정되지 않고, 그 요지를 변경하지 않는 범위이면 여러 가 지의 변형이 가능하다. 따라서, 실시예 1, 2에서 설명한 내용은 본 실시예에도 적용할 수 있다.
(실시예 4)
지금까지는 전류원 회로와 전류원 트랜지스터가 1대1로 배치되어 있는 경우에 관해서 설명하였다. 본 실시예에서는 전류원 트랜지스터 등이 복수 있는 경우의 구성에 관해서 설명한다.
도 31에, 도 12의 구성으로, 전류원 트랜지스터가 복수 있는 경우의 구성을 도시한다. 도 31에서는 복수의 전류원 트랜지스터(102a, 102b)에 대하여, 전류원 회로(101)와 연산 증폭기(407)를 1개씩으로 한 경우에 관해서 도시한다. 단지, 복수의 전류원 트랜지스터에 대하여, 복수의 전류원 회로가 있어도 좋고, 복수의 연산 증폭기가 있어도 좋다. 그러나, 회로 규모가 커지기 때문에, 전류원 회로(101)와 연산 증폭기(407)를 1개씩으로 하는 것이 바람직하다. 단, 도 9의 증폭 회로(소스 폴로워 회로(907))는 트랜지스터 2개로 구성되어 있는 경우가 많기 때문에, 복수의 전류원 트랜지스터에 대하여, 복수의 증폭 회로(소스 폴로워 회로)를 배치하여도 좋다.
다음에, 도 31의 구성에 관해서 설명한다. 우선, 전류원 회로(101)와 연산 증폭기(407)가 배치되어 있다. 이것을 모아, 리소스 회로(3101)라고 부르기로 한다. 리소스 회로(3101)에는 전류원 회로(101)와 접속된 전류선(3102)과, 연산 증폭기(407)의 출력 단자와 접속된 전압선(3103)이 접속되어 있다. 전류선(3102)이나 전압선(3103)에는 복수의 유닛 회로(3104a, 3104b)가 접속되어 있다. 유닛 회로(3104a)는 전류원 트랜지스터(102a), 용량 소자(103a), 스위치(1102a, 1103a, 1104a, 1106a, 1107a) 등으로 구성되어 있다. 유닛 회로(3104a)는 배선(1105a)과 접속된 부하(1101a)와 접속되어 있다. 유닛 회로(3104b)도, 유닛 회로(3104a)와 같이 구성되어 있다. 여기에서는 간단하게 하기 위해서, 유닛 회로가 2개 접속되어 있는 경우를 도시하였지만, 이것에 한정되지 않는다. 임의의 수만큼 유닛 회로가 접속되어 있어도 좋다.
동작으로서는 1개의 전류선(3102)이나 전압선(3103)에, 복수의 유닛 회로가 접속되어 있기 때문에, 각각의 유닛 회로를 선택하여, 순차, 리소스 회로(3101)로부터 전류선(3102)이나 전압선(3103)을 통하여, 전류나 전압을 공급하게 된다. 예를 들면, 우선, 스위치(1103a, 1104a, 1107a)를 온으로 하여, 유닛 회로(3104a)에 전류나 전압을 입력하고, 다음에, 스위치(1103b, 1104b, 1107b)를 온으로 하여, 유닛 회로(3104b)에 전류나 전압을 입력한다고 하는 동작을 반복함으로써 동작시킨다.
이러한 스위치의 제어는 시프트 레지스터, 디코더 회로, 카운터 회로, 래치 회로 등과 같은 디지털 회로를 사용하여, 제어할 수 있다.
여기에서, 만약, 부하(1101a, 1101b) 등이 EL 소자 등의 표시 소자인 경우, 유닛 회로와 부하가 1개의 화소를 구성하게 된다. 그리고, 리소스 회로(3101)가 신호선(전류선(3102)이나 전압선(3103))에 접속된 화소에 신호를 공급하는 신호선 구동 회로(의 일부)가 된다. 요컨대, 도 31은 1열분의 화소나 신호선 구동 회로(의 일부)를 도시하고 있게 된다. 그 경우, 전류원 회로(101)가 출력하는 전류는 화상 신호에 상당하게 된다. 이 화상 신호 전류를 아날로그적으로, 또는 디지털적으로 변화시킴으로써, 각각 적절한 크기의 전류를 부하(1101a, 1101b(EL 소자 등의 표시 소자))에 흘릴 수 있다. 이 경우는 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b) 등은 게이트선 구동 회로를 사용하여 제어하게 된다.
또, 도 31에 있어서의 전류원 회로(101)가 신호선 구동 회로(의 일부)라고 한 경우, 그 전류원 회로(101)도, 트랜지스터의 전류 특성의 불균일함이나 사이즈의 불균일함 등의 영향을 받지 않고, 정확한 전류를 출력할 필요가 있다. 따라서, 신호선 구동 회로(의 일부) 중의 전류원 회로(101)가 전류원 트랜지스터(102, 202, 302, 10002)와 같은 작용을 하는 트랜지스터를 포함하는 회로로 구성되어 있고, 다른 전류원 회로로부터 신호선 구동 회로(의 일부) 중의 전류원 트랜지스터에 전류를 공급할 수 있다. 요컨대, 도 31에 있어서의 부하(1101a, 1101b) 등이 신호선이나 신호선에 접속된 화소 등인 경우, 유닛 회로(3104a, 3104b)가 신호선 구동 회로(의 일부)를 구성하게 된다. 그리고, 리소스 회로(3101)가 전류선(3102)에 접속된 신호선 구동 회로 중의 전류원 트랜지스터(전류원 회로)에 신호를 공급하는 전류원 회로(의 일부)인 것으로 된다. 요컨대, 도 31은 복수의 신호선이나 신호선 구동 회로(의 일부)나 신호선 구동 회로에 전류를 공급하는 전류원 회로(의 일부)를 도시하게 된다.
그 경우, 전류원 회로(101)가 출력하는 전류는 신호선이나 화소에 공급하는 전류에 상당하게 된다. 따라서, 예를 들면, 전류원 회로(101)가 출력하는 전류에 따른 크기의 전류를 신호선이나 신호선에 접속된 화소에 공급하는 경우는 전류원 회로(101)가 출력하는 전류는 화상 신호에 상당하게 된다. 이 화상 신호 전류를 아날로그적으로, 또는 디지털적으로 변화시킴으로써, 각각 적절한 크기의 전류를 부하(신호선이나 신호선에 접속된 화소)에 흘릴 수 있다. 이 경우는 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b) 등은 신호선 구동 회로 중의 일부의 회로(시프트 레지스터나 래치 회로 등)를 사용하여 제어하게 된다.
또, 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b)를 제어하기 위한 회로(시프트 레지스터나 래치 회로 등) 등에 관해서는 국제공개 제03/038796호 팜플렛, 국제공개 제03/038797호 팜플렛 등에 기재되어 있기 때문에, 그 내용을 본원과 조합할 수 있다.
또는 전류원 회로(101)가 출력하는 전류는 어떤 정해진 크기의 전류를 공급하도록 되어 있고, 그것을 공급할지의 여부를 스위치 등을 사용하여 제어하고, 그것에 따른 크기의 전류를 신호선이나 화소에 공급하는 경우는 전류원 회로(101)가 출력하는 전류는 어떤 정해진 크기의 전류를 공급하기 위한 신호 전류에 상당하게 된다. 그리고, 신호선이나 화소에 전류를 공급할지의 여부를 정하는 스위치를 디지털적으로 제어시켜, 신호선이나 화소에 공급되는 전류량을 제어함으로써 각각 적절한 크기의 전류를 부하(신호선이나 화소)에 흘릴 수 있다. 이 경우는 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b) 등은 신호선 구동 회로 중의 일부의 회로(시프트 레지스터나 래치 회로 등)를 사용하여 제어하게 된다. 단, 이 경우는 신호선이나 화소에 전류를 공급할지의 여부를 정하는 스위치를 제어하기 위해서 구동 회로(시프트 레지스터나 래치 회로 등)가 필요하게 된다. 그 때문에, 그 스위치를 제어하기 위해서 구동 회로(시프트 레지스터나 래치 회로 등)와, 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b) 등 제어하기 위한 구동 회로(시프트 레지스터나 래치 회로 등)가 필요하게 된다. 이들의 구동 회로는 각각 설치하여도 좋다. 예를 들면, 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b)를 제어하기 위한 시프트 레지스터를 별도로 설치하여도 좋다. 또는 스위치를 제어하기 위해서 구동 회로(시프트 레지스터나 래치 회로 등)와, 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b) 등을 제어하기 위한 구동 회로(시프트 레지스터나 래치 회로 등)를, 일부 또는 전부, 공용으로 하여도 좋다. 예를 들면, 1개의 시프트 레지스터로 양쪽의 스위치를 제어하여도 좋고, 신호선이나 화소에 전류를 공급할지의 여부를 정하는 스위치를 제어하기 위한 구동 회로(시프트 레지스터나 래치 회로 등)에 있어서, 래치 회로의 출력(화상 신호) 등을 사용하여 제어하여도 좋다.
또, 신호선이나 화소에 전류를 공급할지의 여부를 정하는 스위치를 제어하기 위한 구동 회로(시프트 레지스터나 래치 회로 등)와, 스위치(1103a, 1104a, 1107a), 스위치(1103b, 1104b, 1107b) 등을 제어하기 위한 구동 회로(시프트 레지스터나 래치 회로 등)에 관해서는 국제공개 제03/038793호 팜플렛, 국제공개 제03/038794호 팜플렛, 국제공개 제03/038795호 팜플렛 등에 기재되어 있기 때문에, 그 내용을 본원과 조합할 수 있다.
도 31에서는 전류원 트랜지스터(102a, 102b)와 부하(1101a, 1101b)가 1대1로 배치되어 있는 경우를 도시하였다. 다음에, 1개의 부하에, 복수의 전류원 트랜지스터가 배치되어 있는 경우를 도 32에 도시한다. 여기에서는 간단하게 하기 위해서, 1개의 부하에 대하여 2개의 유닛 회로가 접속되어 있는 경우를 도시하였지만, 이것에 한정되지 않는다. 또 대부분의 유닛 회로가 접속되어 있어도 좋고, 1개뿐이어도 좋다. 스위치(3201aa), 스위치(3201ba)의 온오프에 의해, 부하(1101aa)에 흐르는 전류량을 제어할 수 있다. 예를 들면, 유닛 회로(3104aa)가 출력하는 전류치(Iaa)와 유닛 회로(3104ba)가 출력하는 전류치(Iba)의 크기가 다른 경우, 스위치(3201aa)와 스위치(3201ba)의 각각의 온오프에 의해, 부하(1101aa)에 흐르는 전류의 크기를 4종류로 제어할 수 있게 된다. 예를 들면, Iba=2*Iaa의 경우, 2비트의 크기를 제어할 수 있게 된다. 따라서, 스위치(3201aa), 스위치(3201ba)의 온오프를 각 비트에 대응한 디지털 데이터에 의해서 제어하는 경우, 도 32의 구성을 사용하여, 디지털·아날로그 변환 기능을 실현할 수 있다. 따라서, 부하(1101aa, 1101bb)가 신호선인 경우, 도 32의 구성을 사용하여, 신호선 구동 회로(의 일부)를 구성시킬 수 있다. 그 때, 디지털 화상 신호를 아날로그 화상 신호 전류로 변환할 수 있다. 또한, 스위치(3201aa)나 스위치(3201ba) 등의 온오프는 화상 신호를 사용하여 제어할 수 있다. 따라서, 화상 신호를 출력하는 회로(래치 회로) 등을 사용하여, 스위치(3201aa)나 스위치(3201ba) 등을 제어할 수 있다.
또, 스위치(3201aa), 스위치(3201ba)의 온오프를 시간에 따라서 바꾸어도 좋다. 예를 들면, 어떤 기간은 스위치(3201aa)를 온, 스위치(3201ba)를 오프로 하고, 그 때에는 리소스 회로(3101b)로부터 유닛 회로(3104ba)로 전류를 입력하여, 정확한 전류를 출력할 수 있도록 설정을 하고, 유닛 회로(3104aa)로부터 부하(1101aa)에 전류를 공급한다. 그리고 다른 기간에서는 스위치(3201aa)를 오프, 스위치(3201ba)를 온으로 하고, 그 때에는 리소스 회로(3101a)로부터 유닛 회로(3104aa)로 전류를 입력하여, 정확한 전류를 출력할 수 있도록 설정을 하여, 유닛 회로(3104ba)로부터 부하(1101aa)로 전류를 공급한다. 이와 같이, 시간적으로 바꾸어 동작시켜도 좋다.
다음에, 도 32에서는 2개의 리소스 회로(3101a, 3101b)를 사용하여, 유닛 회로(3104aa, 3104ba, 3104ab, 3104bb)에 전류를 공급했지만, 도 33에서는 1개의 리소스 회로(3101)를 사용하여, 유닛 회로(3104ca, 3104cb, 3104da, 3104db)에 전류를 공급하는 경우에 관해서 설명한다.
예를 들면, 배선(3304c)이 H신호일 때, 스위치(3301ca, 3302ca, 3303cb)가 온이 되고, 스위치(3303ca, 3301cb, 3302cb)가 오프가 되도록 한다. 그렇게 하면, 유닛 회로(3104ca)는 리소스 회로(3101)로부터 전류를 공급되는 것이 가능한 상황이 되고, 유닛 회로(3104cb)는 부하(1101ca)에 전류를 공급하는 것이 가능한 상황이 된다. 반대로, 배선(3304c)이 L신호일 때, 유닛 회로(3104cb)는 리소스 회로(3101)로부터 전류를 공급되는 것이 가능한 상황이 되고, 유닛 회로(3104ca)는 부하(1101ca)에 전류를 공급하는 것이 가능한 상황이 된다. 또한, 배선(3304c)이나 배선(3304d) 등은 순차 선택하는 신호를 입력하여 가면 좋다. 이와 같이, 시간적으로 유닛 회로의 동작을 바꾸어도 좋다.
또한, 부하(1101ca, 1101da)가 신호선인 경우, 도 33의 구성을 사용하여, 신호선 구동 회로(의 일부)를 구성시킬 수 있다. 또한, 배선(3304c)이나 배선(3304d) 등은 시프트 레지스터 등을 사용하여 제어하면 좋다.
또, 본 실시예에서는 도 12의 구성으로, 전류원 트랜지스터가 복수 있는 경우의 구성을 도시하였지만, 이것에 한정되지 않는다. 도 12 이외의 구성이어도 실 현된다.
또, 본 실시예에서 설명한 내용은 실시예 1, 2, 3에서 설명한 구성을 이용한 것에 상당하지만, 이것에 한정되지 않고, 그 요지를 변경하지 않는 범위이면 여러 가지의 변형이 가능하다. 따라서, 실시예 1, 2, 3에서 설명한 내용은 본 실시예에도 적용할 수 있다.
(실시예 5)
본 실시예에서는 표시 소자를 갖는 화소에 적용한 경우의 예를 개시한다.
본 실시예에서는 주로, 도 1(도 11, 도 2, 도 5)이나 도 3(도 8)을 사용한 경우에 관해서 설명하지만, 이것에 한정되지 않는다. 실시예 1 내지 4에서 설명한 여러 가지의 구성에 적용할 수 있다.
우선, 전류원 회로(201)가 화상 신호로서 신호 전류를 공급하는 구성의 경우에 관해서, 도 34, 35에 도시한다. 도 34와 도 35에서는 전류가 흐르는 방향은 같지만, 전류원 트랜지스터(202)의 극성이 다르다. 이 때문에, 접속 구조가 다르다. 또, 부하(1101)로서는 예로서, EL 소자인 경우를 도시하고 있다.
또, 전류원 회로(201)가 화상 신호로서 공급하는 신호 전류가 아날로그 값인 경우는 아날로그 계조로 화상을 표시할 수 있다. 신호 전류가 디지털 값인 경우는 디지털 계조로 화상을 표시할 수 있다. 다계조화를 도모하는 경우는 시간 계조방식이나 면적 계조방식을 조합하면 좋다.
또, 여기에서는 특히 시간 계조방식에 관해서 상세한 설명은 생략하지만, 일본 공개특허출원 2001-5426호, 일본 공개특허 2001-343933호 등에 기재되어 있는 방법에 의하면 좋다.
또한, 각 스위치(1102, 1104, 1106, 1107)를 제어하는 게이트선은 트랜지스터의 극성을 조정함으로써 1개에 공용되어 있다. 이것에 의해, 개구율을 향상시킬 수 있다. 단, 각각의 게이트선을 배치하여도 좋다. 특히, 시간 계조방식을 사용하는 경우는 어떤 특정한 기간에 있어서, 부하(1101; EL 소자)에 전류를 공급하지 않는 동작을 하고자 하는 경우가 있다. 그 경우에는 부하(1101; EL 소자)에 전류를 공급하지 않도록 할 수 있는 스위치(1102)를 제어하는 게이트선을 다른 배선으로 하면 좋다.
다음에, 화소에 서브 전류원 회로(3601)를 갖고, 서브 전류원 회로(3601)가 공급하는 전류를 흘릴지의 여부에 의해서 화상을 표현하는 경우의 구성의 화소에 관해서, 도 36에 구성을 도시한다. 선택 게이트선(3606)이 선택되었을 때에, 스위치(3604)가 온이 되어, 신호선(3605)으로부터, 디지털의 화상 신호(통상은 전압치)를 용량 소자(3603)에 입력한다. 또, 용량 소자(3603)는 트랜지스터의 게이트 용량 등을 사용함으로써 생략 가능하다. 그리고, 보존된 디지털의 화상 신호를 사용하여, 스위치(3602)를 온오프한다. 전류원 회로(3601)가 공급하는 전류가 부하(1101)에 흐르는지의 여부를, 스위치(3602)가 제어한다. 이것에 의해, 화상을 표현할 수 있다.
또, 다계조화를 도모하는 경우는 시간 계조방식이나 면적 계조방식을 조합하면 좋다. 또한, 도 36에서는 서브 전류원 회로(3601)나 스위치(3602)는 1개씩밖에 배치되어 있지 않지만, 이것에 한정되지 않는다. 복수 세트 배치하여, 각각의 전류원 회로로부터 전류가 흐르는지의 여부를 제어하여, 그 전류의 총합이 부하(1101)에 흐르도록 하여도 좋다.
다음에, 도 36의 구체적인 구성예를 도 37에 도시한다. 여기에서는 전류원 트랜지스터의 구성으로서, 도 1(도 11, 도 2, 도 5)에 도시한 구성을 적용하고 있다. 전류원 회로(201)로부터 전류를 전류원 트랜지스터(202)와 용량 소자(3603)에 공급하여, 전류원 트랜지스터(202)의 게이트 단자에 적절한 전압을 설정한다. 그리고, 신호선(3605)으로부터 입력되는 화상 신호에 따라서, 스위치(3602)를 온오프하여, 부하(1101)에 전류를 공급하여, 화상을 표시한다.
또, 본 실시예에서 설명한 내용은 실시예 1 내지 4에서 설명한 구성을 이용한 것에 상당하지만, 이것에 한정되지 않고, 그 요지를 변경하지 않는 범위이면 여러 가지의 변형이 가능하다. 따라서, 실시예 1 내지 4에서 설명한 내용은 본 실시예에도 적용할 수 있다.
(실시예 6)
본 실시예에서는 표시 장치, 및 , 신호선 구동 회로 등의 구성과 그 동작에 관해서, 설명한다. 신호선 구동 회로의 일부나 화소에, 본 발명의 회로를 적용할 수 있다.
표시 장치는 도 38에 도시하는 바와 같이, 화소 배열(3801), 게이트선 구동 회로(3802), 신호선 구동 회로(3810)를 갖고 있다. 게이트선 구동 회로(3802)는 화소 배열(3801)에 선택 신호를 순차 출력한다. 신호선 구동 회로(3810)는 화소 배열(3801)에 비디오 신호를 순차 출력한다. 화소 배열(3801)에서는 비디오 신호에 따라서, 빛의 상태를 제어함으로써 화상을 표시한다. 신호선 구동 회로(3810)로부터 화소 배열(3801)에 입력하는 비디오 신호는 전류인 경우가 많다. 요컨대, 각 화소에 배치된 표시 소자나 표시 소자를 제어하는 소자는 신호선 구동 회로(3810)로부터 입력되는 비디오 신호(전류)에 의해서, 상태를 변화시킨다. 화소에 배치하는 표시 소자의 예로서는 EL 소자나 FED(필드 이미션 디스플레이)로 사용하는 소자 등을 들 수 있다.
또, 게이트선 구동 회로(3802)나 신호선 구동 회로(3810)는 복수 배치되어 있어도 좋다.
신호선 구동 회로(3810)는 구성을 복수의 부분으로 나눌 수 있다. 크게는 일례로서, 시프트 레지스터(3803), 제 1 래치 회로(3804; LAT1), 제 2 래치 회로(3805; LAT2), 디지털·아날로그 변환 회로(3806)로 나누어진다. 디지털·아날로그 변환 회로(3806)에는 전압을 전류로 변환하는 기능도 갖고 있고, 감마 보정을 하는 기능도 갖고 있어도 좋다. 요컨대, 디지털·아날로그 변환 회로(3806)에는 화소에 전류(비디오 신호)를 출력하는 회로, 즉, 전류원 회로를 갖고 있고, 거기에 본 발명을 적용할 수 있다.
또, 도 36에 도시한 바와 같이, 화소의 구성에 따라서는 비디오 신호용 디지털 전압 신호와, 화소 중의 전류원 회로를 위한 제어용 전류를, 화소에 입력하는 경우가 있다. 그 경우는 디지털·아날로그 변환 회로(3806)는 디지털·아날로그 변환 기능이 아니라, 전압을 전류로 변환하는 기능을 갖고 있고, 그 전류를 제어용 전류로서 화소에 출력하는 회로, 즉, 전류원 회로를 갖고 있고, 거기에 본 발명을 적용할 수 있다.
또, 화소는 EL 소자 등의 표시 소자를 갖고 있다. 그 표시 소자에 전류(비디오 신호)를 출력하는 회로, 즉, 전류원 회로를 갖고 있고, 거기에도, 본 발명을 적용할 수 있다.
그래서, 신호선 구동 회로(3810)의 동작을 간단히 설명한다. 시프트 레지스터(3803)는 플립플롭(flip flop) 회로(FF) 등을 복수열 사용하여 구성되고, 클록 신호(S-CIK), 스타트 펄스(SP), 클록 반전 신호(S-CLKb)가 입력되는, 이들의 신호의 타이밍에 따라서, 순차 샘플링 펄스가 출력된다.
시프트 레지스터(3803)로부터 출력된 샘플링 펄스는 제 1 래치 회로(3804; LAT1)에 입력된다. 제 1 래치 회로(3804; LAT1)에는 비디오 신호선(3808)으로부터, 비디오 신호가 입력되어 있고, 샘플링 펄스가 입력되는 타이밍에 따라서, 각 열에서 비디오 신호를 유지하여 간다. 또, 디지털·아날로그 변환 회로(3806)를 배치하고 있는 경우는 비디오 신호는 디지털 값이다. 또한, 이 단계에서의 비디오 신호는 전압인 경우가 많다.
단지, 제 1 래치 회로(3804)나 제 2 래치 회로(3805)가 아날로그 값을 보존할 수 있는 회로인 경우는 디지털·아날로그 변환 회로(3806)는 생략할 수 있는 경우가 많다. 그 경우, 비디오 신호는 전류인 경우도 많다. 또한, 화소 배열(3801)에 출력하는 데이터가 2치, 요컨대, 디지털 값인 경우는 디지털·아날로그 변환 회로(3806)는 생략할 수 있는 경우가 많다.
제 1 래치 회로(3804; LAT1)에 있어서, 최종열까지 비디오 신호의 유지가 완료하면, 수평 귀선기간 중에, 래치 제어선(3809)으로부터 래치 펄스(Latch Pulse)가 입력되고, 제 1 래치 회로(3804; LAT1)에 유지되어 있던 비디오 신호는 일제히 제 2 래치 회로(3805; LAT2)에 전송된다. 그 후, 제 2 래치 회로(3805; LAT2)에 유지된 비디오 신호는 1행분이 동시에, 디지털·아날로그 변환 회로(3806)에 입력된다. 그리고, 디지털·아날로그 변환 회로(3806)로부터 출력되는 신호는 화소 배열(3801)에 입력된다.
제 2 래치 회로(3805; LAT2)에 유지된 비디오 신호가 디지털·아날로그 변환회로(3806)에 입력되고, 그리고, 화소(3801)에 입력되어 있는 동안, 시프트 레지스터(3803)에 있어서는 다시 샘플링 펄스가 출력된다. 요컨대, 동시에 2개의 동작이 행하여진다. 이것에 의해, 선순차 구동이 가능해진다. 이후, 이 동작을 반복한다.
또, 디지털·아날로그 변환 회로(3806)가 갖고 있는 전류원 회로가 설정 동작과 출력 동작을 하는 회로인 경우, 요컨대, 다른 전류원 회로로부터 전류를 입력하여, 트랜지스터의 특성 불균일함의 영향을 받지 않는 전류를 출력할 수 있는 회로인 경우, 그 전류원 회로에, 전류를 흘리는 회로가 필요하게 된다. 그와 같은 경우, 레퍼런스(reference)용 전류원 회로(3814)가 배치되어 있다.
또, 신호선 구동 회로 등의 구성은 도 38에 한정되지 않는다.
예를 들면, 제 1 래치 회로(3804)나 제 2 래치 회로(3805)가 아날로그 값을 보존할 수 있는 회로인 경우, 도 39에 도시하는 바와 같이, 레퍼런스용 전류원 회로(3814)로부터 제 1 래치 회로(3804; LAT1)에, 비디오 신호(아날로그 전류)가 입력되는 경우도 있다. 또, 도 39에 있어서, 제 2 래치 회로(3805)가 존재하지 않는 경우도 있다. 그와 같은 경우는 제 1 래치 회로(3804)에, 더욱 많은 전류원 회로가 배치되어 있는 경우가 많다.
이러한 경우, 도 38에 있어서의, 디지털·아날로그 변환 회로(3806) 중의 전류원 회로에, 본 발명을 적용할 수 있다. 디지털·아날로그 변환 회로(3806) 중에, 많은 유닛 회로가 있고, 레퍼런스용 전류원 회로(3814)에, 전류원 회로(101)나 증폭 회로(107)가 배치되어 있다.
또는 도 39에 있어서의, 제 1 래치 회로(3804; LAT1) 중의 전류원 회로에, 본 발명을 적용할 수 있다. 제 1 래치 회로(3804; LAT1) 중에, 많은 유닛 회로가 있고, 레퍼런스용 전류원 회로(3814)에, 전류원 회로(101)가 배치되어 있다.
또는 도 38, 도 39에 있어서의 화소 배열(3801) 중의 화소(그 중의 전류원 회로)에, 본 발명을 적용할 수 있다. 화소 배열(3801) 중에, 많은 유닛 회로가 있고, 신호선 구동 회로(3810)에, 전류원 회로(101)나 증폭 회로(107)가 배치되어 있다.
요컨대, 회로의 여러 가지의 부분에, 전류를 공급하는 회로가 존재한다. 그와 같은 전류원 회로는 정확한 전류를 출력할 필요가 있다. 그 때문에, 다른 전류원 회로를 사용하여, 트랜지스터가 정확한 전류가 출력할 수 있도록 설정을 한다. 다른 전류원 회로도, 정확한 전류를 출력할 필요가 있다. 따라서, 도 40 내지 도 42에 도시하는 바와 같이, 어떤 장소에, 기본이 되는 전류원 회로가 있고, 그로부터 전류원 트랜지스터를 계속해서 설정하여 간다. 그것에 의해서, 전류원 회로는 정확한 전류를 출력하는 것이 가능해진다. 따라서, 그와 같은 부분에, 본 발명을 적용할 수 있다.
또, 이미 설명한 바와 같이, 본 발명에 있어서의 트랜지스터는 어떠한 타입의 트랜지스터이어도 좋고, 어떠한 기판상에 형성되어 있어도 좋다. 따라서, 도 38, 도 39 등에서 도시한 바와 같은 회로가 모두 유리기판상에 형성되어 있어도 좋고, 플라스틱기판에 형성되어 있어도 좋고, 단결정기판에 형성되어 있어도 좋고, SOI 기판상에 형성되어 있어도 좋고, 어떠한 기판상에 형성되어 있어도 좋다. 또는 도 38, 도 39 등에 있어서의 회로의 일부가 어떤 기판에 형성되어 있고, 도 38, 도 39 등에 있어서의 회로의 다른 일부가 다른 기판에 형성되어 있어도 좋다. 요컨대, 도 38, 도 39 등에 있어서의 회로의 모두가 같은 기판상에 형성되어 있지 않아도 좋다. 예를 들면, 도 38, 도 39 등에 있어서, 화소(3801)와 게이트선 구동 회로(3802)는 유리 기판상에 TFT를 사용하여 형성하고, 신호선 구동 회로(3810; 또는 그 일부)는 단결정 기판상에 형성하고, 그 IC 칩을 COG(Chip On Glass)로 접속하여 유리기판상에 배치하여도 좋다. 또는 그 IC 칩을 TAB(Tape Auto Bonding)이나 프린트기판을 사용하여 유리기판과 접속하여도 좋다.
또, 본 실시예에서 설명한 내용은 실시예 1 내지 5에서 설명한 내용을 이용한 것에 상당한다. 따라서, 실시예 1 내지 5에서 설명한 내용은 본 실시예에도 적용할 수 있다.
(실시예 7)
본 발명은 전자기기의 표시부를 구성하는 전기 회로에 사용할 수 있다. 그와 같은 전자기기로서, 비디오 카메라, 디지털카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향 재생 장치(카오디오, 오디오콤보 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대 정보단말(모바일 컴퓨터, 휴대 전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상 재생 장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 요컨대, 이들의 표시부를 구성하는 전기 회로(예를 들면 화소나, 화소를 구동하는 신호선 구동 회로 등)에 본 발명을 적용할 수 있다. 이들의 전자기기의 구체적인 예를 도 43a 내지 43h에 도시한다.
도 43a는 발광 장치(여기에서, 발광 장치는 자발광형 발광 소자를 표시부에 사용한 표시 장치를 설명함)이고, 케이스(13001), 지지대(13002), 표시부(13003), 스피커부(13004), 비디오 입력 단자(13005) 등을 포함한다. 본 발명은 표시부(13003)를 구성하는 전기 회로에 사용할 수 있다. 또 본 발명에 의해, 도 43a에 도시하는 발광 장치가 완성된다. 발광 장치는 자발광형이기 때문에 백라이트가 필요하지 않고, 액정 디스플레이보다도 얇은 표시부로 할 수 있다. 또, 발광 장치는 퍼스널 컴퓨터용, TV방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시 장치가 포함된다.
도 43b는 디지털 스틸 카메라이고, 본체(13101), 표시부(13102), 수상부(13103), 조작키(13104), 외부 접속 포트(13105), 셔터(13106) 등을 포함한다. 본 발명은 표시부(13102)를 구성하는 전기 회로에 사용할 수 있다. 또 본 발명에 의해, 도 43b에 도시하는 디지털 스틸 카메라가 완성된다.
도 43c는 노트형 퍼스널 컴퓨터이고, 본체(13201), 케이스(13202), 표시부(13203), 키보드(13204), 외부 접속 포트(13205), 포인팅 마우스(13206) 등을 포함한다. 본 발명은 표시부(13203)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 43c에 도시하는 발광 장치가 완성된다.
도 43d는 모바일 컴퓨터이고, 본체(13301), 표시부(13302), 스위치(13303), 조작키(13304), 적외선 포트(13305) 등을 포함한다. 본 발명은 표시부(13302)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 43d에 도시하는 모바일 컴퓨터가 완성된다.
도 43e는 기록매체를 구비한 휴대형의 화상 재생 장치(구체적으로는 DVD 재생 장치)로, 본체(13401), 케이스(13402), 표시부 A(13403), 표시부 B(13404), 기록매체(DVD 등) 판독부(13405), 조작키(13406), 스피커부(13407) 등을 포함한다. 표시부 A(13403)는 주로 화상 정보를 표시하고, 표시부 B(13404)는 주로 문자 정보를 표시하지만, 본 발명은 표시부 A, B(13403, 13404)를 구성하는 전기 회로에 사용할 수 있다. 또, 기록매체를 구비한 화상 재생 장치에는 가정용 게임기기 등도 포함된다. 또한 본 발명에 의해, 도 43e에 도시하는 DVD 재생 장치가 완성된다.
도 43f는 고글형 디스플레이(헤드마운트 디스플레이)로, 본체(13501), 표시부(13502), 암(arm)부(13503)를 포함한다. 본 발명은 표시부(13502)를 구성하는 전기 회로에 사용할 수 있다. 또한 본 발명에 의해, 도 43f에 도시하는 고글형 디스플레이가 완성된다.
도 43g는 비디오 카메라로, 본체(13601), 표시부(13602), 케이스(13603), 외부 접속 포트(13604), 리모콘 수신부(13605), 수상부(13606), 배터리(13607), 음성 입력부(13608), 조작키(13609) 등을 포함한다. 본 발명은 표시부(13602)를 구성하는 전기 회로에 사용할 수 있다. 또 본 발명에 의해, 도 43g에 도시하는 비디오 카메라가 완성된다.
도 43h는 휴대 전화로, 본체(13701), 케이스(13702), 표시부(13703), 음성 입력부(13704), 음성 출력부(13705), 조작키(13706), 외부 접속 포트(13707), 안테나(13708) 등을 포함한다. 본 발명은 표시부(13703)를 구성하는 전기 회로에 사용할 수 있다. 또, 표시부(13703)는 흑색의 배경에 백색의 문자를 표시하는 것으로 휴대 전화의 소비 전류를 억제할 수 있다. 또한 본 발명에 의해, 도 43h에 도시하는 휴대 전화가 완성된다.
또, 장래적으로 발광재료의 발광 휘도가 높아지면, 출력한 화상 정보를 포함하는 광을 렌즈 등에서 확대 투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능해진다.
또, 상기 전자기기는 인터넷이나 CATV(케이블TV) 등의 전자통신회선을 통하여 배신된 정보를 표시하는 경우가 많아져, 특히 동화상 정보를 표시하는 기회가 증가하고 있다. 발광재료의 응답 속도는 대단히 빠르기 때문에, 발광 장치는 동화상 표시에 바람직하다.
또, 발광 장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 극력 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대 정보단말, 특히 휴대 전화나 음향 재생 장치와 같은 문자 정보를 주로 하는 표시부에 발광 장치를 사용하는 경우에는 비발광부분을 배경으로 하여 문자 정보를 발광부분으로 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 극히 넓어, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한 본 실시예의 전자기기는 실시예 1 내지 4에 개시한 어떤 구성의 반도체 장치를 사용하여도 좋다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 트랜지스터와, 연산 증폭기를 구비하고, 상기 트랜지스터의 드레인은 전류원 회로에 접속되고, 상기 트랜지스터의 드레인은 상기 연산 증폭기의 반전 입력 단자에 접속되고, 상기 연산 증폭기의 비반전 입력 단자는 상기 트랜지스터의 게이트에 접속되고, 상기 연산 증폭기의 출력 단자는 상기 트랜지스터의 소스에 접속되어 있는 것을 특징으로 하는, 반도체 장치.
  5. 트랜지스터와, 연산 증폭기를 구비하고, 상기 트랜지스터의 소스는 전류원 회로에 접속되고, 상기 트랜지스터의 드레인은 상기 연산 증폭기의 반전 입력 단자에 접속되고, 상기 연산 증폭기의 비반전 입력 단자는 상기 트랜지스터의 게이트에 접속되고, 상기 연산 증폭기의 출력 단자는 상기 트랜지스터의 드레인에 접속되어 있는 것을 특징으로 하는, 반도체 장치.
  6. 트랜지스터와, 전압 폴로워 회로(voltage follower circuit)를 구비하고, 상기 트랜지스터의 소스는 전류원 회로에 접속되고, 상기 트랜지스터의 게이트는 상기 전압 폴로워 회로 입력 단자에 접속되고, 상기 전압 폴로워 회로의 출력 단자는 상기 트랜지스터의 드레인에 접속되어 있는 것을 특징으로 하는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 전압 폴로워 회로가 소스 폴로워 회로로 구성되어 있는 것을 특징으로 하는, 반도체 장치.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 발광 장치.
  9. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 디지털 스틸 카메라.
  10. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 노트형 퍼스널 컴퓨터.
  11. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 모바일 컴퓨터.
  12. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 화상 재생 장치.
  13. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 고글형 디스플레이.
  14. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 비디오 카메라.
  15. 제 4 항 내지 제 7 항 중 어느 한 항에 기재된 반도체 장치를 표시부에 갖는 것을 특징으로 하는, 휴대 전화.
KR1020057021361A 2003-05-14 2004-05-06 반도체 장치 KR101089050B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003136612 2003-05-14
JPJP-P-2003-00136612 2003-05-14
PCT/JP2004/005969 WO2004107078A1 (ja) 2003-05-14 2004-05-06 半導体装置

Publications (2)

Publication Number Publication Date
KR20060010791A KR20060010791A (ko) 2006-02-02
KR101089050B1 true KR101089050B1 (ko) 2011-12-02

Family

ID=33487087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021361A KR101089050B1 (ko) 2003-05-14 2004-05-06 반도체 장치

Country Status (6)

Country Link
US (3) US7463223B2 (ko)
EP (2) EP2299429B1 (ko)
JP (2) JP4884671B2 (ko)
KR (1) KR101089050B1 (ko)
TW (1) TWI425864B (ko)
WO (1) WO2004107078A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124757A (ja) * 2001-10-16 2003-04-25 Texas Instr Japan Ltd アーリー効果の影響を低減する方法および装置
KR101089050B1 (ko) * 2003-05-14 2011-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2004109638A1 (ja) * 2003-06-06 2004-12-16 Semiconductor Energy Laboratory Co., Ltd. 半導体装置
US8378939B2 (en) * 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
EP1622120A1 (fr) * 2004-07-29 2006-02-01 Thomson Licensing Dispositif d'affichage à matrice active et procédé de commande d'un tel dispositif
WO2006057321A1 (en) 2004-11-24 2006-06-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
FR2878651B1 (fr) * 2004-12-01 2007-06-08 Commissariat Energie Atomique Detecteur de neutrons a semi-conducteur
US20060120357A1 (en) * 2004-12-03 2006-06-08 Canon Kabushiki Kaisha Programming circuit, light emitting device using the same, and display device
JP5164331B2 (ja) * 2005-03-31 2013-03-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US20070109284A1 (en) * 2005-08-12 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2007179040A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102007038892A1 (de) * 2007-08-17 2009-04-09 Texas Instruments Deutschland Gmbh Hochgeschwindigkeits-LED-Treiber
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
DE102009055891A1 (de) 2009-11-26 2011-06-09 Siemens Aktiengesellschaft Breitbandiger, hochlinearer LED-Verstärker mit hoher Ausgangsleistung in kompakter Bauform
US9793039B1 (en) 2011-05-04 2017-10-17 The Board Of Trustees Of The University Of Alabama Carbon nanotube-based integrated power inductor for on-chip switching power converters
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
JP5032684B1 (ja) * 2011-05-27 2012-09-26 株式会社東芝 発光装置、表示装置、及び有機電界発光素子の駆動方法
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20190033094A (ko) 2011-10-18 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9590514B1 (en) * 2013-03-15 2017-03-07 The Board Of Trustees Of The University Of Alabama, For And On Behalf Of The University Of Alabama Carbon nanotube-based integrated power converters
US9172363B2 (en) * 2013-10-25 2015-10-27 Infineon Technologies Austria Ag Driving an MOS transistor with constant precharging
DE102014207478A1 (de) * 2014-04-17 2015-10-22 Robert Bosch Gmbh Verfahren und Vorrichtung zur Ermittlung eines Isolationswiderstandes sowie Hochvoltbatteriesystem mit einer solchen Vorrichtung
KR102405182B1 (ko) * 2015-08-06 2022-06-08 삼성디스플레이 주식회사 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치
US10545612B2 (en) * 2015-12-11 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit, signal processing IC, and semiconductor device
US9984624B2 (en) * 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
DE112018001207T5 (de) 2017-03-07 2019-11-21 Semiconductor Energy Laboratory Co., Ltd. IC, Treiber-IC, Anzeigesystem und Elektronisches Gerät
CN108806595A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板
JP6656330B1 (ja) * 2018-09-21 2020-03-04 浜松ホトニクス株式会社 固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149783A (ja) 1997-11-14 1999-06-02 Hitachi Ltd 半導体集積回路及びデータ処理システム
JP2000112548A (ja) 1998-10-07 2000-04-21 Ricoh Co Ltd 基準電圧発生回路
US6489835B1 (en) 2001-08-28 2002-12-03 Lattice Semiconductor Corporation Low voltage bandgap reference circuit

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6261410A (ja) * 1985-09-11 1987-03-18 Toshiba Corp カレントミラ−回路
US4742292A (en) 1987-03-06 1988-05-03 International Business Machines Corp. CMOS Precision voltage reference generator
US5604417A (en) 1991-12-19 1997-02-18 Hitachi, Ltd. Semiconductor integrated circuit device
FR2714547B1 (fr) * 1993-12-23 1996-01-12 Commissariat Energie Atomique Système de commande d'actionneurs à courant continu en électronique de puissance.
DE69325278T2 (de) 1993-12-31 1999-11-11 St Microelectronics Srl Nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnung mit einem Spannungsregler
US5646518A (en) * 1994-11-18 1997-07-08 Lucent Technologies Inc. PTAT current source
US5585749A (en) * 1994-12-27 1996-12-17 Motorola, Inc. High current driver providing battery overload protection
KR960027254A (ko) * 1994-12-29 1996-07-22 조백제 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
JP3031312B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP3506219B2 (ja) * 1998-12-16 2004-03-15 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
WO2001006484A1 (fr) 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP4240691B2 (ja) * 1999-11-01 2009-03-18 株式会社デンソー 定電流回路
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP4194237B2 (ja) 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP3412599B2 (ja) * 2000-04-19 2003-06-03 株式会社デンソー 半導体装置
US6285177B1 (en) * 2000-05-08 2001-09-04 Impala Linear Corporation Short-circuit current-limit circuit
JP2001326542A (ja) * 2000-05-16 2001-11-22 Texas Instr Japan Ltd 増幅器
JP4579377B2 (ja) * 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
JP3751812B2 (ja) * 2000-09-21 2006-03-01 株式会社東芝 カスコードトランジスタを出力段に有する電子回路装置
JP4663094B2 (ja) * 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
US7015882B2 (en) 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4155389B2 (ja) 2001-03-22 2008-09-24 株式会社半導体エネルギー研究所 発光装置、その駆動方法及び電子機器
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP2003043993A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP2003043994A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3800050B2 (ja) 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP2003108069A (ja) 2001-09-27 2003-04-11 Canon Inc 発光素子の駆動回路
JP3859483B2 (ja) * 2001-10-26 2006-12-20 沖電気工業株式会社 駆動回路
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US6963336B2 (en) 2001-10-31 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
DE10303427A1 (de) * 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
JP2003322274A (ja) * 2002-04-26 2003-11-14 Tgk Co Ltd 電磁制御弁
JP2004107078A (ja) 2002-09-20 2004-04-08 Anritsu Sanki System Co Ltd 自動供給トラフ
US20050259054A1 (en) 2003-04-14 2005-11-24 Jie-Farn Wu Method of driving organic light emitting diode
WO2004097543A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 半導体装置
KR101089050B1 (ko) 2003-05-14 2011-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2004109638A1 (ja) 2003-06-06 2004-12-16 Semiconductor Energy Laboratory Co., Ltd. 半導体装置
US6873200B2 (en) 2003-08-01 2005-03-29 Rohde & Schwarz Gmbh & Co. Kg Electronic switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149783A (ja) 1997-11-14 1999-06-02 Hitachi Ltd 半導体集積回路及びデータ処理システム
JP2000112548A (ja) 1998-10-07 2000-04-21 Ricoh Co Ltd 基準電圧発生回路
US6489835B1 (en) 2001-08-28 2002-12-03 Lattice Semiconductor Corporation Low voltage bandgap reference circuit

Also Published As

Publication number Publication date
JP5448266B2 (ja) 2014-03-19
US7463223B2 (en) 2008-12-09
US8289238B2 (en) 2012-10-16
WO2004107078A1 (ja) 2004-12-09
TWI425864B (zh) 2014-02-01
JP4884671B2 (ja) 2012-02-29
EP1624358A1 (en) 2006-02-08
EP2299429A1 (en) 2011-03-23
US20120286697A1 (en) 2012-11-15
EP2299429B1 (en) 2012-05-16
US20050057189A1 (en) 2005-03-17
WO2004107078A9 (ja) 2005-02-03
KR20060010791A (ko) 2006-02-02
TW200511885A (en) 2005-03-16
JPWO2004107078A1 (ja) 2006-07-20
US9576526B2 (en) 2017-02-21
JP2011191776A (ja) 2011-09-29
EP1624358B1 (en) 2015-03-11
US20090134920A1 (en) 2009-05-28
EP1624358A4 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
KR101089050B1 (ko) 반도체 장치
JP5178863B2 (ja) 半導体装置および電子機器
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
JP4558509B2 (ja) 半導体装置、表示装置、及び電子機器
US8274458B2 (en) Method of driving light-emitting device
KR100958048B1 (ko) 발광 디바이스 및 그 구동 방법
US8378939B2 (en) Semiconductor device
JP4394101B2 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 9