JP3412599B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3412599B2
JP3412599B2 JP2000118319A JP2000118319A JP3412599B2 JP 3412599 B2 JP3412599 B2 JP 3412599B2 JP 2000118319 A JP2000118319 A JP 2000118319A JP 2000118319 A JP2000118319 A JP 2000118319A JP 3412599 B2 JP3412599 B2 JP 3412599B2
Authority
JP
Japan
Prior art keywords
mos transistor
current
current supply
cells
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000118319A
Other languages
English (en)
Other versions
JP2001308195A (ja
Inventor
芳紀 小山
展正 植田
裕 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000118319A priority Critical patent/JP3412599B2/ja
Priority to US09/836,473 priority patent/US6479877B2/en
Publication of JP2001308195A publication Critical patent/JP2001308195A/ja
Application granted granted Critical
Publication of JP3412599B2 publication Critical patent/JP3412599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、負荷に負荷電流を
供給する電流供給用ＭＯＳトランジスタ（以下、メイン
Ｔｒという）と、メインＴｒに並列接続された電流検出
用ＭＯＳトランジスタ（以下、センスＴｒという）とを
横型ＭＯＳトランジスタ（以下、ＬＤＭＯＳという）で
構成した半導体装置に関する。
【０００２】
【従来の技術】負荷に負荷電流を供給するメインＴｒに
センスＴｒを並列接続することにより、メインＴｒとセ
ンスＴｒによってカレントミラー回路を構成し、センス
Ｔｒを流れる電流を電流検出抵抗（以下、センス抵抗と
いう）で検出することで、メインＴｒへのゲート印加電
圧を制御し、負荷電流の供給量を制御するようにした負
荷駆動回路がある（特開平１０−２５６５４１号公報参
照）。
【０００３】この負荷駆動回路に用いられるメインＴｒ
やセンスＴｒをＬＤＭＯＳで構成する場合、図４（ａ）
に示すように、メインＴｒ１０１やセンスＴｒ１０２の
ドレインセル１０１ａ、１０２ａ及びソースセル１０１
ｂ、１０２ｂを同一基板上にメッシュ状のような格子状
となるように配置している。
【０００４】そして、これら全てのソースセル１０１
ｂ、１０２ｂやドレインセル１０１ａ、１０２ａを短絡
させることなく相互に接続するため、図４（ｂ）に示す
ように、ソースセル１０１ｂ、１０２ｂに接続させるソ
ース引出し配線１０３とドレインセル１０１ａ、１０２
ａに接続させるドレイン引出し配線１０４を共にくし歯
状の配線構造としている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＬＤＭ
ＯＳに電流を印加した時、メインＴｒやセンスＴｒでの
発熱量や放熱量が相違するため、ＬＤＭＯＳが形成され
たチップ面内の温度分布にバラツキが生じる。また、チ
ップをパッケージ化した時に、パッケージから受ける応
力が場所毎に相違するため、各メインＴｒや各センスＴ
ｒにかかる応力にもバラツキが生じる。
【０００６】このため、メインＴｒやセンスＴｒのオン
抵抗値がばらついて、カレントミラー比にズレが生じ、
上記負荷駆動回路の電流制御を高精度に行えないという
問題がある。
【０００７】本発明は上記点に鑑みて、負荷駆動回路の
電流制御がより高精度に行える半導体装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、負荷（１）に負荷電流
を供給する電流供給用ＭＯＳトランジスタ（３）と、こ
の電流供給用ＭＯＳトランジスタと並列接続され、電流
供給用ＭＯＳトランジスタと共にカレントミラー回路を
構成する電流検出用ＭＯＳトランジスタ（４）とを備
え、電流供給用ＭＯＳトランジスタと電流検出用ＭＯＳ
トランジスタは、半導体基板の表面の横方向に電流路を
形成する複数の横型のＭＯＳトランジスタによって構成
されており、電流供給用ＭＯＳトランジスタと電流検出
用ＭＯＳトランジスタを構成する複数のセルが多角形を
形作るように配置され、電流検出用ＭＯＳトランジスタ
を構成するセルが多角形の中央部と角部とを共に通過す
るように配置されていることを特徴としている。
【０００９】このような構成の半導体装置では、電流検
出用ＭＯＳトランジスタを構成するセルが多角形状の角
部や中央部を共に通過するようにしているため、多角形
状の角部に配置されたＭＯＳトランジスタのオン抵抗値
のバラツキや、多角形状の中央部に配置されたＭＯＳト
ランジスタのオン抵抗のバラツキを平均化し、検出値と
して取り出すことができる。このため、オン抵抗値がば
らつくことを防止できると共に、カレントミラー比にズ
レが生じることを防止することができ、負荷駆動回路の
電流制御を高精度に行える半導体装置とすることができ
る。
【００１０】請求項２に記載の発明においては、負荷
（１）に負荷電流を供給する電流供給用ＭＯＳトランジ
スタ（３）と、この電流供給用ＭＯＳトランジスタと並
列接続され、電流供給用ＭＯＳトランジスタと共にカレ
ントミラー回路を構成する電流検出用ＭＯＳトランジス
タ（４）とを備え、電流供給用ＭＯＳトランジスタと電
流検出用ＭＯＳトランジスタは、半導体基板の表面の横
方向に電流路を形成する複数の横型のＭＯＳトランジス
タによって構成されており、電流供給用ＭＯＳトランジ
スタと電流検出用ＭＯＳトランジスタを構成する複数の
ドレインセル（１０）と複数のソースセル（１１）が多
角形を形作るようにメッシュ状に配置され、電流検出用
ＭＯＳトランジスタのドレインセルが多角形の中央部と
角部とを共に通過するように配置されていることを特徴
としている。
【００１１】このように、電流供給用ＭＯＳトランジス
タ及び電流検出用ＭＯＳトランジスタのドレインセル
（１０）とソースセル（１１）とをメッシュ状に配置
し、電流検出用ＭＯＳトランジスタのドレインセルを多
角形の中央部と角部とを共に通過するように配置すれ
ば、請求項１と同様の効果を得ることができる。
【００１２】この場合、請求項３に示すように、電流検
出用ＭＯＳトランジスタのドレインセルの引出し配線
（１３）は、多角形の中央部と角部とを共に通過するよ
うに延設されるようにすればよい。
【００１３】また、請求項４に示すように、電流供給用
ＭＯＳトランジスタのソースセルの引出し配線に電流検
出用ＭＯＳトランジスタのソースセルの引出し配線を接
続し、電流供給用ＭＯＳトランジスタのソースセルの引
出し配線及び電流検出用ＭＯＳトランジスタのソースセ
ルの引出し配線がくし歯状に延設されるようにしてもよ
い。
【００１４】具体的には、請求項５に示すように、電流
供給用ＭＯＳトランジスタと電流検出用ＭＯＳトランジ
スタを構成する複数のドレインセルと複数のソースセル
が正方形を形作るようにメッシュ状に配置され、電流検
出用ＭＯＳトランジスタのドレインセルが多角形の中央
部と角部とを共に通過するように配置されようにするこ
とができる。
【００１５】この場合、請求項６に示すように、電流検
出用ＭＯＳトランジスタのドレインセルが正方形状の対
角線の一方を成すように配置すれば、正方形状の中央部
と角部とを共に通過するような配置にできる。
【００１６】請求項７に記載の発明においては、電流検
出用ＭＯＳトランジスタのドレインセルが正方形状の各
辺すべてに接するように配置されていることを特徴とし
ている。
【００１７】このように、正方形状の各辺すべてに接す
るようにすれば、正方形状の様々な箇所におけるオン抵
抗のバラツキを平均化することができる。
【００１８】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１９】
【発明の実施の形態】（第１実施形態）図１に、本発明
の一実施形態にかかる半導体装置を用いた負荷駆動回路
の構成を示す。
【００２０】図１に示すように、負荷１には定電圧源２
より負荷電流が供給されるようになっている。負荷１と
定電圧源２との間にはｎチャネル型ＬＤＭＯＳからなる
メインＴｒ（以下、メインＬＤＭＯＳという）３が接続
され、このメインＬＤＭＯＳ３によって負荷１に供給さ
れる負荷電流が制御される。
【００２１】このメインＬＤＭＯＳ３に対して、ｎチャ
ネル型ＬＤＭＯＳからなる電流検出用のセンスＴｒ（以
下、センスＬＤＭＯＳという）４がセンス抵抗５と共に
並列接続されている。これらメインＬＤＭＯＳ３とセン
スＬＤＭＯＳ４は、互いのゲート電極が共通接続される
と共に互いのソースが共通接続され、カレントミラー回
路を構成している。従って、センスＬＤＭＯＳ４には、
所定のカレントミラー比に応じて負荷電流の一部が流
れ、センス抵抗５とセンスＬＤＭＯＳ４との接続点から
センスＬＤＭＯＳ４に流れる電流に応じたセンス電圧が
出力される。
【００２２】定電圧源２には検出基準抵抗６と定電流回
路７が接続されている。センス抵抗５とセンスＬＤＭＯ
Ｓ４との接続点の電位は、コンパレータ８によって、検
出基準抵抗６と定電流回路７との接続点の電位と大小比
較される。
【００２３】そして、コンパレータ８の出力信号がゲー
ト駆動回路（制御回路）９に入力され、この出力信号に
基づいてゲート駆動回路９がメインＬＤＭＯＳ３及びセ
ンスＬＤＭＯＳ４のゲート印加電圧を制御し、負荷電流
の制御を行うようになっている。
【００２４】このような負荷駆動回路のメインＬＤＭＯ
Ｓ３とセンスＬＤＭＯＳ４を構成する半導体装置の平面
形状を図２に示す。
【００２５】図２に示す半導体装置は、複数のＬＤＭＯ
Ｓのソースセル１０とドレインセル１１とが上下左右に
交互にメッシュ状のような格子状に配置され、略正方形
状を形作った構成となっている。これら複数のＬＤＭＯ
Ｓによって、メインＬＤＭＯＳ３とセンスＬＤＭＯＳ４
が構成されている。
【００２６】これらソースセル１０やドレインセル１１
上には、メインＬＤＭＯＳ３用のドレイン引出し配線１
２、センスＬＤＭＯＳ４用のドレイン引出し配線１３、
メインＬＤＭＯＳ３とセンスＬＤＭＯＳ４兼用のソース
引出し配線１４が備えられている。
【００２７】メインＬＤＭＯＳ３用のドレイン引出し配
線１２やソース引出し配線１４は、共にくし歯状の配線
構造となっている。センスＬＤＭＯＳ４用のドレイン引
出し配線１３は、略正方形に配置された複数のＬＤＭＯ
Ｓの１つの角から斜め方向に延設された配線構造となっ
ている。つまり、ドレイン引出し配線１３は、複数のＬ
ＤＭＯＳが構成する略正方形状の角部や中央部を共に通
過するように、略正方形状の対角線状に構成されてい
る。
【００２８】このように、メインＬＤＭＯＳ３内にセン
スＬＤＭＯＳ４が組み込まれた構成となっており、従来
（図４参照）に対して、メインＬＤＭＯＳ３の中央の一
列をセンスＬＤＭＯＳ４として扱った構成としている。
このため、センスＬＤＭＯＳ４が、略正方形状に配置さ
れた複数のＬＤＭＯＳを斜めに横断するように配置さ
れ、センスＬＤＭＯＳ４が略正方形状を構成する各辺の
すべてと接し、略正方形状の上下左右すべての方向に配
置された構成となる。
【００２９】このような構成の半導体装置では、複数の
ＬＤＭＯＳのうち略正方形状の角部や中央部を共に通過
する部分をセンスＬＤＭＯＳ４としているため、略正方
形状の角部に配置されたＬＤＭＯＳのオン抵抗値のバラ
ツキや、略正方形状の中央部に配置されたＬＤＭＯＳの
オン抵抗のバラツキを平均化し、検出値として取り出す
ことができる。
【００３０】例えば、複数のＬＤＭＯＳによって、図３
に示すような略正方形状が構成されるようにした場合、
略正方形状の中央部に位置するＡ点、略正方形状の角部
に位置するＢ点やＣ点では、それぞれＬＤＭＯＳの発熱
量や放熱量、電流密度、パッケージ化によって発生する
応力の掛かり方等、ＬＤＭＯＳのオン抵抗のバラツキ要
因にズレがある。
【００３１】このため、単に、メインＬＤＭＯＳ内のＡ
点やＢ点若しくはＣ点に局所的にセンスＬＤＭＯＳ４を
組み込んだだけでは、センスＬＤＭＯＳ４のオン抵抗値
が特定箇所でのバラツキ要因に依存したものとなり、広
範囲でのバラツキ要因が考慮されたものにならない。
【００３２】これに対し、本実施形態では、略正方形状
に配置された複数のＬＤＭＯＳを斜めに横断するように
センスＬＤＭＯＳ４を配置しているため、各センスＬＤ
ＭＯＳ４は様々な箇所でのバラツキ要因に基づいたオン
抵抗値に設定される。すなわち、各センスＬＤＭＯＳ４
のオン抵抗値に、略正方形状の上下左右すべての位置で
のバラツキ要因が含まれる。
【００３３】このため、各センスＬＤＭＯＳ４のオン抵
抗値を総合的に見てみると、略正方形状の上下左右すべ
ての位置でのバラツキ要因が平均化された値に設定され
る。
【００３４】従って、メインＴｒやセンスＴｒのオン抵
抗値がばらつことを防止でき、カレントミラー比にズレ
が生じることを防止することができる。これにより、負
荷駆動回路の電流制御を高精度に行うことができる。
【００３５】（他の実施形態）上記実施形態では、メイ
ンＬＤＭＯＳ３とセンスＬＤＭＯＳ４とによって構成さ
れる複数のＬＤＭＯＳが略正方形状となるように配置し
ているが、必ずしも略正方形状とする必要はない。例え
ば、長方形状としてもよいし、４角形以外の多角形とし
ても良い。この場合においても、長方形状や多角形の中
央部と角部の両方にセンスＬＤＭＯＳが配置されるよう
にすれば、上記実施形態と同様の効果を得ることができ
る。
【００３６】例えば、縦方向に対して横方向の長さが２
倍ある横長の長方形状の配置とした場合には、センスＬ
ＤＭＯＳ用の斜め方向の引出し配線を２本延設し、２本
の引出し線の一方が長方形状の２つの短辺の一方と接す
るようにし、他方が長方形状の２つの短辺の他方と接す
るようにしてもよい。
【００３７】なお、図１に示した負荷駆動回路は本発明
が適用できる一例であり、本発明にかかる半導体装置を
他の構成の負荷駆動回路に用いることも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置が用
いられる負荷駆動回路の回路構成を示す図である。
【図２】本実施形態における半導体装置の平面形状を示
す図である。
【図３】パッケージにかかる応力等のバラツキを説明す
るための図である。
【図４】（ａ）はソースセルとドレインセルの平面形状
を示す図であり、（ｂ）はソースセルとドレインセルそ
れぞれの引出し配線を示す図である。
【符号の説明】
１…負荷、２…定電圧源、３…メインＬＤＭＯＳ、４…
センスＬＤＭＯＳ、５…センス抵抗、６…検出基準抵
抗、７…定電流回路、８…コンパレータ、９…ゲート駆
動回路、１０…ソースセル、１１…ドレインセル、１２
…メインＬＤＭＯＳ用のドレイン引出し配線、１３…セ
ンスＬＤＭＯＳ用のドレイン引出し配線、１４…ソース
引出し配線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−256541（ＪＰ，Ａ) 特開 平９−162391（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 27/088 H01L 29/78

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 負荷（１）に負荷電流を供給する電流供
    給用ＭＯＳトランジスタ（３）と、 この電流供給用ＭＯＳトランジスタと並列接続され、前
    記電流供給用ＭＯＳトランジスタと共にカレントミラー
    回路を構成する電流検出用ＭＯＳトランジスタ（４）と
    を備え、 前記電流供給用ＭＯＳトランジスタと前記電流検出用Ｍ
    ＯＳトランジスタは、半導体基板の表面の横方向に電流
    路を形成する複数の横型のＭＯＳトランジスタによって
    構成されており、 前記電流供給用ＭＯＳトランジスタと前記電流検出用Ｍ
    ＯＳトランジスタを構成する複数のセルが多角形を形作
    るように配置され、前記電流検出用ＭＯＳトランジスタ
    を構成するセルが前記多角形の中央部と角部とを共に通
    過するように配置されていることを特徴とする半導体装
    置。
  2. 【請求項２】 負荷（１）に負荷電流を供給する電流供
    給用ＭＯＳトランジスタ（３）と、 この電流供給用ＭＯＳトランジスタと並列接続され、前
    記電流供給用ＭＯＳトランジスタと共にカレントミラー
    回路を構成する電流検出用ＭＯＳトランジスタ（４）と
    を備え、 前記電流供給用ＭＯＳトランジスタと前記電流検出用Ｍ
    ＯＳトランジスタは、半導体基板の表面の横方向に電流
    路を形成する複数の横型のＭＯＳトランジスタによって
    構成されており、 前記電流供給用ＭＯＳトランジスタと前記電流検出用Ｍ
    ＯＳトランジスタを構成する複数のドレインセル（１
    ０）と複数のソースセル（１１）が多角形を形作るよう
    にメッシュ状に配置され、前記電流検出用ＭＯＳトラン
    ジスタのドレインセルが前記多角形の中央部と角部とを
    共に通過するように配置されていることを特徴とする半
    導体装置。
  3. 【請求項３】 前記電流検出用ＭＯＳトランジスタのド
    レインセルの引出し配線（１３）は、前記多角形の中央
    部と角部とを共に通過するように延設されていることを
    特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】 前記電流供給用ＭＯＳトランジスタのソ
    ースセルの引出し配線に前記電流検出用ＭＯＳトランジ
    スタのソースセルの引出し配線が接続され、前記電流供
    給用ＭＯＳトランジスタのソースセルの引出し配線及び
    前記電流検出用ＭＯＳトランジスタのソースセルの引出
    し配線がくし歯状に延設されていることを特徴とする請
    求項２又は３に記載の半導体装置。
  5. 【請求項５】 負荷（１）に負荷電流を供給する電流供
    給用ＭＯＳトランジスタ（３）と、 この電流供給用ＭＯＳトランジスタと並列接続され、前
    記電流供給用ＭＯＳトランジスタと共にカレントミラー
    回路を構成する電流検出用ＭＯＳトランジスタ（４）と
    を備え、 前記電流供給用ＭＯＳトランジスタと前記電流検出用Ｍ
    ＯＳトランジスタは、半導体基板の表面の横方向に電流
    路を形成する複数の横型のＭＯＳトランジスタによって
    構成されており、 前記電流供給用ＭＯＳトランジスタと前記電流検出用Ｍ
    ＯＳトランジスタを構成する複数のドレインセル（１
    ０）と複数のソースセル（１１）が正方形状を形作るよ
    うにメッシュ状に配置され、前記電流検出用ＭＯＳトラ
    ンジスタのドレインセルが前記正方形状の中央部と角部
    とを共に通過するように配置されていることを特徴とす
    る半導体装置。
  6. 【請求項６】 前記電流検出用ＭＯＳトランジスタのド
    レインセルが前記正方形状の対角線の一方を成すように
    配置されていることを特徴とする請求項５に記載の半導
    体装置。
  7. 【請求項７】 前記電流検出用ＭＯＳトランジスタのド
    レインセルが前記正方形状の各辺すべてに接するように
    配置されていることを特徴とする請求項５又は６に記載
    の半導体装置。
JP2000118319A 2000-04-19 2000-04-19 半導体装置 Expired - Fee Related JP3412599B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000118319A JP3412599B2 (ja) 2000-04-19 2000-04-19 半導体装置
US09/836,473 US6479877B2 (en) 2000-04-19 2001-04-18 Semiconductor device for load drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000118319A JP3412599B2 (ja) 2000-04-19 2000-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2001308195A JP2001308195A (ja) 2001-11-02
JP3412599B2 true JP3412599B2 (ja) 2003-06-03

Family

ID=18629478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000118319A Expired - Fee Related JP3412599B2 (ja) 2000-04-19 2000-04-19 半導体装置

Country Status (2)

Country Link
US (1) US6479877B2 (ja)
JP (1) JP3412599B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469350B1 (en) * 2001-10-26 2002-10-22 International Business Machines Corporation Active well schemes for SOI technology
DE10155373A1 (de) * 2001-11-10 2003-05-28 Bosch Gmbh Robert Verfahren zum Erfassen von Strömen in einem Halbleiterbauelement mit einem Multi-Zellen-Stromsensor
JP4684523B2 (ja) * 2002-09-09 2011-05-18 株式会社デンソー 半導体装置の製造方法
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
EP1619570B1 (en) * 2003-04-25 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2004107078A1 (ja) * 2003-05-14 2004-12-09 Semiconductor Energy Laboratory Co., Ltd. 半導体装置
CN1802681B (zh) * 2003-06-06 2011-07-13 株式会社半导体能源研究所 半导体装置
US8350785B2 (en) * 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
EP1691484B1 (en) * 2005-02-10 2016-08-17 STMicroelectronics Srl Thermal protection device for an integrated power MOS transistor
JP4865504B2 (ja) * 2006-10-30 2012-02-01 株式会社リコー 電流検出回路及び電流検出回路を備えたボルテージレギュレータ
US9059282B2 (en) * 2007-12-03 2015-06-16 Infineon Technologies Ag Semiconductor devices having transistors along different orientations
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US7911260B2 (en) * 2009-02-02 2011-03-22 Infineon Technologies Ag Current control circuits
JP5708508B2 (ja) * 2012-01-20 2015-04-30 株式会社デンソー 半導体装置のシミュレーション方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636825A (en) 1985-10-04 1987-01-13 Fairchild Semiconductor Corporation Distributed field effect transistor structure
US5408141A (en) * 1993-01-04 1995-04-18 Texas Instruments Incorporated Sensed current driving device
US5412239A (en) 1993-05-14 1995-05-02 Siliconix Incorporated Contact geometry for improved lateral MOSFET
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3355817B2 (ja) 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
JPH0973331A (ja) * 1995-06-30 1997-03-18 Seiko Instr Inc 半導体集積回路装置
EP0808025B1 (en) 1996-05-17 2004-11-10 Denso Corporation Load actuation circuit
JP3572853B2 (ja) 1997-03-12 2004-10-06 株式会社デンソー 電流検出機能を有する負荷駆動回路
ITMI981217A1 (it) 1997-06-05 1999-12-02 Denso Corp Struttura perfezionata per un circuito di misura di corrente

Also Published As

Publication number Publication date
JP2001308195A (ja) 2001-11-02
US20010032990A1 (en) 2001-10-25
US6479877B2 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
JP3412599B2 (ja) 半導体装置
US6534998B1 (en) Semiconductor device and control method thereof
JP3709024B2 (ja) 電力用半導体デバイス
US8633723B2 (en) Semiconductor apparatus
US8294206B2 (en) Integrated circuit device and method for its production
JP2973588B2 (ja) Ｍｏｓ型半導体装置
US4673964A (en) Buried Hall element
US7919818B2 (en) Semiconductor device
JP3521757B2 (ja) 半導体モジュール電極構造
JP3390408B2 (ja) 半導体集積回路
US10475919B2 (en) Method of producing an integrated power transistor circuit having a current-measuring cell
JP2822951B2 (ja) 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
JPH1174370A (ja) 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路
US6744250B2 (en) Device for measuring the strength of a vector component of a magnetic field, current-measuring device and use of a field-effect transistor
US6552393B2 (en) Power MOS transistor having increased drain current path
JP4762663B2 (ja) 半導体装置
JP6890480B2 (ja) 半導体装置
JP2006500780A (ja) センス構造体を備える半導体デバイス
TW200820434A (en) Power metal oxide silicon field effect transistor
JPH0613589A (ja) マスタースライス半導体装置
JPH04186762A (ja) 半導体集積回路上の抵抗回路
JP2017092466A (ja) 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置
TW201843804A (zh) 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法
US7719254B2 (en) Method for setting a reference potential of a current sensor and arrangement for determining the reference potential of a power semiconductor device
JP2881907B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees