JPH1174370A - 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路 - Google Patents

電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路

Info

Publication number
JPH1174370A
JPH1174370A JP10196086A JP19608698A JPH1174370A JP H1174370 A JPH1174370 A JP H1174370A JP 10196086 A JP10196086 A JP 10196086A JP 19608698 A JP19608698 A JP 19608698A JP H1174370 A JPH1174370 A JP H1174370A
Authority
JP
Japan
Prior art keywords
sensing
transistor
conductive
semiconductor integrated
temperature distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10196086A
Other languages
English (en)
Inventor
Francesco Pulvirenti
フランチェスコ・プルヴィレンティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH1174370A publication Critical patent/JPH1174370A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来のものよりも正確にトランジスタの電流
を感知する方法、その方法を実施する半導体集積トラン
ジスタおよび集積回路を提供する。 【解決手段】 ある領域（ＲＧ）内に配置された伝導
部分（ＣＥ、ＭＥ）と伝導部分（ＣＥ、ＭＥ）を通って
流れる電流用の感知部分（ＳＥ）とを備えた半導体集積
トランジスタにおいて、感知部分（ＳＥ）は、半導体集
積トランジスタの動作中に、感知部分（ＳＥ）の温度分
布が伝導部分（ＣＥ）の温度分布と略同じであるように
領域（ＲＧ）内に配置されることを特徴とする半導体集
積トランジスタ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、トランジスタに
おける電流を感知する方法およびその方法を実施する集
積タイプの半導体トランジスタに関するものである。
【０００２】
【従来の技術】トランジスタの主要な導電路に沿って流
れる電流、すなわちＢＪＴトランジスタについてはコレ
クタ−エミッタの電流およびＭＯＳＦＥＴトランジスタ
についてはソース−ドレインの電流を感知することは、
特に電力用トランジスタに関しては、一般的に行われて
いることである。これは、トランジスタを過負荷から保
護し、あるいは、用途によっては、トランジスタによっ
て負荷に供給された電流を制御するのに有用である。
【０００３】この電流感知を行うもっとも一般的な方法
は、トランジスタの主要な導電路と直列に、非常に低く
安定した抵抗値を有する抵抗器を接続し、その抵抗器の
両端間の電圧降下を測定するというものである。抵抗器
による電圧降下は、一定の電力を消費してしまうだけで
なく、用途によっては不都合なこともある。
【０００４】このような欠点を克服するために、集積タ
イプの半導体トランジスタには他の方法が長く使用され
てきた。この方法は、図１においてＰＴで示す導電トラ
ンジスタおよびＰＳで示す感知トランジスタという２つ
のトランジスタを同じチップ上に製造することからなる
方法である。これらの両トランジスタは導電面積が互い
に異なっている。図１のＭＯＳＦＥＴトランジスタの例
ではＶＧＳである制御電圧が同一であれば、両トランジ
スタを通って流れる電流の比は両トランジスタの導電面
積の比に等しくなる。
【０００５】よく知られているように、集積タイプの電
力用トランジスタは、複数の同一の要素によって形成す
ることが多い。これらの要素は、通常「セル」として知
られており、図２Ｂは、ＭＯＳＦＥＴトランジスタにつ
いての典型的なセルの断面図を示している。図３は、チ
ップの領域ＲＧ内に配置された複数のそのようなセルを
備えた電力用トランジスタＰＷの概略平面図である。こ
の例では１２列、９行のアレイである。
【０００６】図２Ｂのセルは、Ｐタイプの基板ＳＵＢの
上にあるＮ−タイプのエピタキシャル層ＥＰＩ内に形成
される。エピタキシャル層ＥＰＩは、ドレイン端子ＤＴ
を構成する。セルは、Ｐタイプの大きなウエル（ｗｅｌ
ｌ）ＢＤによって形成され、その中に、Ｎ＋タイプの２
つのソースのウエルＳＤが設けられている。ウエルＢＤ
およびＳＤは、ソース端子ＳＴを形成している金属構造
に一緒に表面が接触している。ウエルＳＤの縁とウエル
ＢＤの縁の間に含まれる表面には、制御端子ＧＴを形成
する２つの多結晶シリコン構造が配置され、絶縁材料に
よってその表面から絶縁されている。上から見ると、こ
のセルは、ウエルＢＤに対応する閉じた、例えば円形の
領域であって、その中にウエルＳＤに対応する帯、例え
ば円形の帯があるように見える。
【０００７】電力用トランジスタＰＷを形成するセル
は、以下の２つの部分に分けられる。すなわち、一緒に
並列に接続され導電トランジスタＰＴすなわち電力用ト
ランジスタＰＷの導電部分を形成する導電要素ＣＥ、お
よび一緒に並列に接続され感知トランジスタＰＳすなわ
ち電力用トランジスタＰＷの感知部分を形成する感知要
素ＳＥである。
【０００８】図３に示すように、この例では８つの要素
からなる、隣り合った１組の要素が通常、感知要素ＳＥ
として選択される。このようにすると必要な接続を作り
やすくなる。図３の例において、導電面積の比は８／１
００である。実際の用途では、この比は通常これよりも
ずっと低く、例えば８／８０００＝１／１０００であ
る。
【０００９】この方法によって、抵抗器を用いて得られ
るものよりも明らかに良い感知結果が得られ、しかも抵
抗器を用いた場合のような不都合がない。第１回目の近
似計算では、感知誤差は起こらない。もちろん、チップ
上でトランジスタが占める面積は抵抗器を用いるよりも
わずかに大きくなる。
【００１０】しかし、第２回目の近似計算による分析で
は、感知トランジスタＰＳが感知する電流は、導電トラ
ンジスタＰＴを通って流れる電流と正確に比例するもの
ではないということがわかった。この食い違いの原因
は、電流動作中、電力用トランジスタが占める領域ＲＧ
は位置によって温度が変化するという事実があった。例
えば、中央の区域は７０℃のとき、周辺の区域は５０℃
であるかもしれない。さらに、導電および感知要素のそ
れぞれはその瞬時の温度によって影響を受けるので、そ
れらの要素を通る電流は制御電圧が同じであっても異な
る。
【００１１】
【発明が解決しようとする課題】本発明の目的は、従来
技術のものよりも正確なトランジスタの電流を感知する
方法、その方法を実施するトランジスタおよび集積回路
を提供することである。
【００１２】
【課題を解決するための手段】本目的は、請求項１に特
徴を有する方法、および請求項３乃至６の特徴を有する
トランジスタによって達成される。本発明のさらなる有
利な形態はそれらの従属クレームに記載されている。
【００１３】本発明の背後にある考え方は、導電および
感知部分がトランジスタの動作中に、略同一の温度分布
を有し、動作および挙動が略等しく、その結果の感知が
非常に正確なものになるように導電および感知部分を配
置するというものである。
【００１４】本発明は、添付の図面と共に以下の説明を
読むことによりよりよく理解することができる。
【００１５】
【発明の実施の形態】図１は、ＭＯＳＦＥＴ電力用トラ
ンジスタＰＷにおける電流を感知し制御する従来システ
ムの回路図を示す。
【００１６】トランジスタＰＷは、導電トランジスタＰ
Ｔに対応する厳密な意味での導電部分および感知トラン
ジスタＰＳに対応する感知部分とを備える。
【００１７】トランジスタＰＴおよびＰＳは、基準供給
電圧ＶＣＣに互いに接続されたドレイン端子および演算
増幅器ＯＰの出力に一緒に接続された制御端子を有す
る。トランジスタＰＴのソース端子は、アースＧＮＤに
通じる負荷ＬＤに接続されている。トランジスタＰＳの
ソース端子は、同じくアースＧＮＤに通じる、制御され
た電流発生器ＩＧに接続されている。発生器ＩＧは、発
生器ＩＧを通る電流を決められる制御端子ＣＮＴを有す
る。トランジスタＰＳおよびＰＴのソース端子はそれぞ
れ演算増幅器ＯＰの反転および非反転入力に接続されて
いる。
【００１８】演算増幅器ＯＰの振幅利得は高いので、そ
の反転および非反転入力における電位は、システムの動
作中は略同じである。従って、トランジスタＰＳおよび
ＰＴは、略等しい電圧ＶＧＳを有し、それぞれの電流の
値の比は、それぞれの導電面積の比、例えば「ｋ」に等
しい。
【００１９】増幅器ＯＰの反転入力に帰還する電流は非
常に小さく、また増幅器ＯＰの非反転入力に帰還する電
流も非常に小さいので双方とも無視してよく、発生器Ｉ
ＧによってトランジスタＰＳに電流ＩＲが流される場合
には、負荷ＬＤを通って流れる電流ＩＬはＩＲの「ｋ」
倍となる。
【００２０】図１に示すシステムの動作中、トランジス
タＰＷが占めるチップの領域ＲＧは温度が上昇する。実
際の測定およびシミュレーションから、位置と温度との
関係の曲線は、この領域の狭い水平または垂直部分を取
った場合には、ガウス関数の曲線と似た形状を有してい
るということが確認されている。その部分の長さ、すな
わち領域ＲＧの範囲が増大するにつれて、曲線は中央に
おいては略平らになるよう変化していく一方で、両端に
おいてはガウス関数の形状が保持される。領域ＲＧが、
例えばトランジスタのセル（横の長さおよび直径が１０
ミクロンの範囲）と同じ寸法を持つ小さな正方形または
長方形の部分に分けられる場合であって、温度がそれぞ
れの部分の中で均一であると仮定すれば、温度の統計的
分布は、以下のものによって決まるパターンを有する。
すなわち、トランジスタの電気的および環境的動作状
況、領域ＲＧ内でのセルの形状、大きさ、およびレイア
ウト、さらにチップ上の領域ＲＧ周辺の何らかのものに
関する同様のパラメータである。例えば、領域ＲＧの５
０％が６５℃から７５℃の範囲にある温度であり、３０
％が５５℃から６５℃の範囲にある温度であり、２０％
が４５℃から５５℃の範囲にある温度となることがあ
る。
【００２１】集積タイプの半導体トランジスタにおける
電流を感知する本発明の方法は、チップのある領域内に
配置された導電部分およびその導電部分を通って流れる
電流用の感知部分を備えたトランジスタに適用され、感
知部分がその領域内に配置されるようにするが、トラン
ジスタの動作中に感知部分の温度分布が導電部分の温度
分布と略同じであるようにする。
【００２２】従って、これら２つの部分の環境的状況
は、略同一である。これは感知部分の動作のモードにか
かわらず非常に正確な感知を行うには欠くことができな
いことである。
【００２３】もちろん、非常に正確な感知を行うには感
知部分は導電部分を形成するものと同様の集積構造によ
って実施されるべきである。
【００２４】このようにすれば、これら２つの部分は環
境的状況のみならず動作および性能も同じになる。
【００２５】電力用トランジスタの製造には、基本的に
以下の２つの方法がある。すなわち、例えば欧州特許出
願 ＥＰ ２５２ ２３６号に説明されているセルタイ
プの構造、および、例えば欧州特許出願 ＥＰ ７７２
２４２号およびＥＰ ７８２ ２０１号に説明されて
いるメッシュタイプの構造である。本発明の方法はこれ
ら両方の構造に適用される。
【００２６】図４に示すように、本発明によるセルタイ
プの半導体集積トランジスタは、領域ＲＧ内に配置され
一緒に並列に接続された第１の複数の導電要素ＣＥによ
って形成される導電部分と、導電部分を通って流れる電
流用であって、導電要素ＣＥと略同じであって、領域Ｒ
Ｇ内に配置され、一緒に並列に接続された第２の複数の
感知要素ＳＥによって形成される感知部分とを備える。
導電要素ＣＥの位置は、トランジスタの動作中に導電要
素ＣＥの温度分布が感知要素ＳＥの温度分布と略等しく
なるような位置になっている。
【００２７】図４のトランジスタに用いるセルは、図２
Ａに示す断面を有する。これは、Ｐタイプの基板ＳＵＢ
の上にあるＮ−タイプのエピタキシャル層ＥＰＩ内に製
造されている。セルは、Ｎ＋タイプの２つのソースのウ
エルＳＤを含むＰタイプの大きなウエルＢＤによって形
成されている。ウエルＢＤおよびＳＤは、ソース端子Ｓ
Ｔを形成している金属構造によって互いに表面が接触し
ている。ウエルＳＤの縁とウエルＢＤの縁の間に含まれ
る表面には、制御端子ＧＴを形成する２つの多結晶シリ
コン構造が設けられ、絶縁材料によってその表面から絶
縁されている。
【００２８】基板ＳＵＢと層ＥＰＩの間には、セルの位
置において、Ｎ＋タイプの埋込層ＢＬが設けられてい
る。層ＢＬは、Ｎ＋タイプのシンカーウエル（ｓｉｎｋ
ｅｒｗｅｌｌｓ）を通じて、ドレイン端子ＤＴを形成す
る金属構造によって表面が接触している。
【００２９】上から見ると、このセルは、ウエルＢＤに
対応する閉じた、例えば正方形の領域であって、その中
に、ウエルＳＤに対応する、例えば正方形の帯があるよ
うに見える。
【００３０】層ＢＬは、通常いくつかのセルにより共有
される単一の層である。図４の例において、層ＢＬはト
ランジスタのすべてのセルＣＥ、ＳＥによって共有され
ており、領域ＲＧの全体にわたってそれらの下にある。
この層の抵抗を低減するために、ウエルＳＫおよびドレ
イン金属構造ＤＴが互いと接合し３つのサブ領域Ｄ１、
Ｄ２、Ｄ３を規定する３つの長方形の帯の形で設けられ
ている。
【００３１】領域ＲＧ内にウエルＳＫおよび構造ＤＴを
設けることによって温度分布に影響を与える可能性があ
る。
【００３２】図５に示すように、本発明によるメッシュ
タイプの半導体集積トランジスタは、領域ＲＧ内に配置
された少なくとも１つの導電メッシュＭＥによって形成
される導電部分と、この導電部分を通って流れる電流用
であって、構造的に導電メッシュＭＥと略同じで領域Ｒ
Ｇ内に配置され一緒に並列に接続された複数の感知要素
ＳＥによって形成される感知部分とを備える。感知要素
ＳＥの位置は、トランジスタの動作中に、導電メッシュ
ＭＥの温度分布が感知要素ＳＥの温度分布と略等しくな
るような位置になっている。
【００３３】図５のトランジスタの導電メッシュＭＥ
は、互いに接合された３つの略等しい部分に分けること
ができる。それぞれの部分は、所定の厚さを有する長方
形の帯で形成されており、その内部領域を帯において接
合された複数のより薄い平行な細長片が横切っている。
図５のトランジスタは、それぞれ３つの切れ目のないサ
ブ領域において一緒に接合されている３つの導電メッシ
ュを有するものとして考えることもできる。
【００３４】細長片の断面は、セルの断面と同様であっ
ても良い。図５のトランジスタに用いられる細長片は、
図２Ｂに示す断面を有している。これは、ドレイン端子
ＤＴを規定するＰタイプの基板ＳＵＢの上にあるＮ−タ
イプのエピタキシャル層ＥＰＩ内に形成される。細長片
は、Ｎ＋タイプの２つのソースのウエルＳＤを含むＰタ
イプの大きなウエルＢＤより成っている。ウエルＢＤお
よびＳＤは、ソース端子ＳＴを形成している金属構造に
一緒に表面が接触している。ウエルＳＤの縁とウエルＢ
Ｄの縁の間の表面には、制御端子ＧＴを形成し絶縁材料
によって表面から絶縁されている２つの多結晶シリコン
構造が設けられている。
【００３５】ウエルＢＤは、メッシュＭＥに本質的に対
応しており、従って、同じ形状を有する。ウエルＳＤ
は、通常細長片内においてのみ存在する。感知要素ＳＥ
は、このように細長片を遮ることによって得られ、従っ
てウエルＢＤも細長片を遮り、メッシュＭＥから絶縁さ
れたウエルを形成する。これらの絶縁されたウエルの中
には、ウエルＳＤが、層ＥＰＩと全く接触しないように
置かれている。
【００３６】もちろん、メッシュの形状および構造は、
温度分布に影響を与える。
【００３７】以下の考慮すべき事柄は、基本的にどちら
のタイプの電力用トランジスタにも当てはまる。
【００３８】領域ＲＧが略長方形の形状を有している場
合には、感知要素ＳＥは、その長方形の対角線の内の少
なくとも１つに略沿って置くことができる。このように
すると、感知要素を最も高温になる点すなわち長方形の
中心、および最も低温になる点すなわち長方形の縁に配
置することができる。
【００３９】設計を簡単にするために、感知要素ＳＥ
は、この対角線に沿って略均一にレイアウトしてもよ
い。このようにすると、通常、温度分布を等しくする条
件は正確には満たされない。
【００４０】特に図４に関して前述したとおり、領域Ｒ
Ｇは、切れ目のあるサブ領域Ｄ１、Ｄ２、Ｄ３に分けて
もよい。
【００４１】この場合、それぞれのサブ領域内に少なく
とも１つの感知要素を配置することが重要である。
【００４２】サブ領域が切れ目のある状態で配置された
場合には、このような分割では温度分布に与える影響は
かなり限られる。
【００４３】サブ領域を切れ目のある状態で配置するこ
とによって、万一温度分布にかなりの影響がある場合に
は、複数の感知要素ＳＥをそれぞれのサブ領域内により
うまく配置して、それらの位置がトランジスタの動作中
にそれらの温度分布が対応するサブ領域の温度分布と略
同じになるような位置にすべきである。
【００４４】当業者であれば容易に理解されるとおり、
本発明は、ＭＯＳＦＥＴ電力用トランジスタに関して説
明したが、ＢＪＴ電力用トランジスタへの適用も見出す
ことができる。実際、ＢＪＴ電力用トランジスタもセル
タイプおよびメッシュタイプの構造を取る余地があり、
電圧ＶＢＥである制御電圧を有する。
【００４５】このようなＭＯＳＦＥＴおよびＢＪＴ電力
用トランジスタは、個別の部品として販売することがで
き、また、例えば電力用トランジスタ用の駆動回路にも
適用できる多くの部品からなる集積回路内に内蔵される
こともできる。
【図面の簡単な説明】
【図１】 ＭＯＳＦＥＴ電力用トランジスタにおいて、
電流を感知し制御する従来技術のシステムの回路図であ
る。
【図２】 Ａは第１の従来技術のＭＯＳＦＥＴ電力用ト
ランジスタのセルの断面図であり、Ｂは第２の従来技術
のＭＯＳＦＥＴ電力用トランジスタのセルの断面図であ
る。
【図３】 従来のセルタイプの電力用トランジスタの概
略平面図である。
【図４】 本発明によるセルタイプの電力用トランジス
タの概略平面図である。
【図５】 本発明によるメッシュタイプの電力用トラン
ジスタの概略平面図である。
【符号の説明】
ＳＥ 感知要素、ＣＥ 導電要素、ＭＥ 導電メッシ
ュ、ＲＧ 領域、Ｄ１、Ｄ２、Ｄ３ サブ領域。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ある領域（ＲＧ）内に配置された導電部
    分（ＣＥ、ＭＥ）と上記導電部分（ＣＥ、ＭＥ）を通っ
    て流れる電流用の感知部分（ＳＥ）とを有する集積タイ
    プの半導体トランジスタにおける電流を感知する方法に
    おいて、 上記感知部分（ＳＥ）が、上記トランジスタの動作中
    に、上記感知部分の温度分布が上記導電部分（ＣＥ、Ｍ
    Ｅ）の温度分布と略同じであるように上記領域（ＲＧ）
    内に配置されることを特徴とする電流感知方法。
  2. 【請求項２】 上記感知部分（ＳＥ）が、上記導電部分
    （ＣＥ、ＭＥ）を形成する集積構造と略同じ集積構造か
    らなることを特徴とする請求項１記載の電流感知方法。
  3. 【請求項３】 ある領域（ＲＧ）内に配置された導電部
    分（ＣＥ、ＭＥ）と上記導電部分（ＣＥ、ＭＥ）を通っ
    て流れる電流用の感知部分（ＳＥ）とを備えた半導体集
    積トランジスタにおいて、 上記感知部分（ＳＥ）は、上記トランジスタの動作中
    に、上記感知部分の温度分布が上記導電部分（ＣＥ、Ｍ
    Ｅ）の温度分布と略同じであるように上記領域（ＲＧ）
    内に配置されることを特徴とする半導体集積トランジス
    タ。
  4. 【請求項４】 上記感知部分（ＳＥ）が、上記導電部分
    （ＣＥ、ＭＥ）を形成する集積構造と略同じ集積構造か
    らなることを特徴とする請求項３記載の半導体集積トラ
    ンジスタ。
  5. 【請求項５】 ある領域（ＲＧ内）に配置され一緒に並
    列に接続された第１の複数の導電要素（ＣＥ）によって
    形成される導電部分と、 上記導電部分を通って流れる電流用の上記導電要素（Ｃ
    Ｅ）と略同じで上記領域（ＲＧ）内に配置され一緒に並
    列に接続された複数の感知要素（ＳＥ）によって形成さ
    れる感知部分とを備えた半導体集積トランジスタにおい
    て、 上記要素（ＣＥ、ＳＥ）の位置が、上記トランジスタの
    動作中に、上記導電要素（ＣＥ）の温度分布が上記感知
    要素（ＳＥ）の温度分布と略等しくなるようになってい
    ることを特徴とする半導体集積トランジスタ。
  6. 【請求項６】 ある領域（ＲＧ）内に配置された少なく
    とも１つの導電メッシュ（ＭＥ）によって形成される導
    電部分と、 上記導電部分を通って流れる電流検出用の、構造的に上
    記導電メッシュ（ＭＥ）と同様で上記領域（ＲＧ）内に
    配置され一緒に並列に接続された複数の感知要素（Ｓ
    Ｅ）によって形成される感知部分とを備えた半導体集積
    トランジスタにおいて、 上記感知要素（ＳＥ）の位置が、上記トランジスタの動
    作中に、上記導電メッシュ（ＭＥ）の温度分布が上記感
    知要素（ＳＥ）の温度分布と略等しくなるようになって
    いることを特徴とする半導体集積トランジスタ。
  7. 【請求項７】 上記領域（ＲＧ）が略長方形の形状であ
    り、 上記感知要素（ＳＥ）が、上記長方形の対角線の内の少
    なくとも１つに略沿って配置される請求項５あるいは６
    記載の半導体集積トランジスタ。
  8. 【請求項８】 上記感知要素（ＳＥ）が、上記対角線に
    沿って略均一に配置される請求項７記載の半導体集積ト
    ランジスタ。
  9. 【請求項９】 上記領域（ＲＧ）が、切れ目のあるサブ
    領域（Ｄ１、Ｄ２、Ｄ３）に分けられる請求項３乃至７
    のいずれか記載の半導体集積トランジスタ。
  10. 【請求項１０】 上記サブ領域（Ｄ１、Ｄ２、Ｄ３）が
    それぞれ、少なくとも１つの上記感知要素（ＳＥ）を備
    える請求項９記載の半導体集積トランジスタ。
  11. 【請求項１１】 上記サブ領域（Ｄ１、Ｄ２、Ｄ３）の
    それぞれが複数の上記感知要素（ＳＥ）を備え、上記感
    知要素（ＳＥ）の位置が、上記トランジスタの動作中
    に、上記感知要素（ＳＥ）の温度分布が対応するサブ領
    域の温度分布と略等しくなるようになっている請求項１
    ０記載の半導体集積トランジスタ。
  12. 【請求項１２】 請求項３乃至６のいずれか記載の半導
    体集積トランジスタを少なくとも１つ組み込んだ集積回
    路。
JP10196086A 1997-07-14 1998-07-10 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路 Pending JPH1174370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97830347A EP0892435A1 (en) 1997-07-14 1997-07-14 Integrated semiconductor transistor with current sensing
EP97830347.7 1997-07-14

Publications (1)

Publication Number Publication Date
JPH1174370A true JPH1174370A (ja) 1999-03-16

Family

ID=8230701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10196086A Pending JPH1174370A (ja) 1997-07-14 1998-07-10 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路

Country Status (3)

Country Link
US (1) US6140680A (ja)
EP (1) EP0892435A1 (ja)
JP (1) JPH1174370A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050913A (ja) * 2003-07-30 2005-02-24 Toyota Central Res & Dev Lab Inc 電流センシング機能を有する半導体装置
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置
KR100914561B1 (ko) * 2006-06-30 2009-08-31 산요덴키가부시키가이샤 절연 게이트형 반도체 장치
US10705123B2 (en) 2015-12-18 2020-07-07 Rohm Co., Ltd. SiC semiconductor device with current sensing capability

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906362B2 (en) * 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
JP5080721B2 (ja) * 2004-09-22 2012-11-21 株式会社リコー 半導体装置及びその半導体装置を使用したボルテージレギュレータ
US7939882B2 (en) * 2008-04-07 2011-05-10 Alpha And Omega Semiconductor Incorporated Integration of sense FET into discrete power MOSFET
US7799646B2 (en) * 2008-04-07 2010-09-21 Alpha & Omega Semiconductor, Ltd Integration of a sense FET into a discrete power MOSFET
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US10753964B2 (en) * 2017-04-27 2020-08-25 Microchip Technology Incorporated Current sensing for integrated circuit devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947763A (ja) * 1982-09-13 1984-03-17 Hitachi Ltd 半導体装置
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
JPH07120794B2 (ja) * 1986-07-09 1995-12-20 株式会社東芝 Ｍｏｓ型半導体装置
JP2715399B2 (ja) * 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
US5543632A (en) * 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor
JPH05129604A (ja) * 1991-10-31 1993-05-25 Toshiba Corp 電界効果トランジスタ
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH07240520A (ja) * 1994-03-01 1995-09-12 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69518653T2 (de) * 1995-12-28 2001-04-19 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Technologie-Leistungsanordnung in integrierter Struktur

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050913A (ja) * 2003-07-30 2005-02-24 Toyota Central Res & Dev Lab Inc 電流センシング機能を有する半導体装置
JP2005322781A (ja) * 2004-05-10 2005-11-17 Mitsubishi Electric Corp 半導体装置
KR100914561B1 (ko) * 2006-06-30 2009-08-31 산요덴키가부시키가이샤 절연 게이트형 반도체 장치
US10705123B2 (en) 2015-12-18 2020-07-07 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
US11215647B2 (en) 2015-12-18 2022-01-04 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
DE112016005768B4 (de) 2015-12-18 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil
US11674983B2 (en) 2015-12-18 2023-06-13 Rohm Co., Ltd. SiC semiconductor device with current sensing capability

Also Published As

Publication number Publication date
EP0892435A1 (en) 1999-01-20
US6140680A (en) 2000-10-31

Similar Documents

Publication Publication Date Title
US6046492A (en) Semiconductor temperature sensor and the method of producing the same
JPH1174370A (ja) 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路
US6948847B2 (en) Temperature sensor for a MOS circuit configuration
KR20010031207A (ko) 파워 트랜지스터 디바이스
US11610880B2 (en) Power MOS device having an integrated current sensor and manufacturing process thereof
JPH0518469B2 (ja)
JPH10132871A (ja) 半導体装置
CN108257941B (zh) 半导体器件的测试结构和测试方法
JPH0865063A (ja) 半導体集積回路
JP2822951B2 (ja) 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
JPH0316268A (ja) 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造
US12062718B2 (en) Transistor arrangement with a load transistor and a sense transistor
JPH02226808A (ja) 過電流保護機能付きパワーｍｏｓｆｅｔ
JP3390040B2 (ja) 集積回路
US8299579B2 (en) Method for generating a signal representative of the current delivered to a load by a power device and relative power device
KR20050047127A (ko) 반도체 장치
TWI648840B (zh) 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法
US10931272B2 (en) Transistor arrangement with a load transistor and a sense transistor
US20240355923A1 (en) Transistor arrangement with a load transistor and a sense transistor
JP3664907B2 (ja) パワートランジスタ
JPH01129461A (ja) 電流センサ付き半導体装置およびその製造方法
JP2919398B2 (ja) 半導体装置
US7049698B1 (en) Semiconductor integrated circuit having transistor with reduced resistance
JPH098226A (ja) 半導体装置及びその製造方法
JPH0422164A (ja) 温度検出機能付半導体装置