NL8302092A - Halfgeleiderinrichting bevattende een veldeffekttransistor. - Google Patents
Halfgeleiderinrichting bevattende een veldeffekttransistor. Download PDFInfo
- Publication number
- NL8302092A NL8302092A NL8302092A NL8302092A NL8302092A NL 8302092 A NL8302092 A NL 8302092A NL 8302092 A NL8302092 A NL 8302092A NL 8302092 A NL8302092 A NL 8302092A NL 8302092 A NL8302092 A NL 8302092A
- Authority
- NL
- Netherlands
- Prior art keywords
- zone
- zones
- conductive layer
- main surface
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 230000005669 field effect Effects 0.000 title description 14
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 102
- 230000036961 partial effect Effects 0.000 description 57
- 230000015556 catabolic process Effects 0.000 description 25
- 238000009826 distribution Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000011282 treatment Methods 0.000 description 9
- 238000007667 floating Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000004922 lacquer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Description
1 -*
Hifi 10.713 1 N.V. Philips’ Gloeilampenfabrieken te Eindhoven.
"Half geleiderinrichting bevattende een veldeffekttransistor".
De uitvinding betreft een half geleider inrichting bevattende een halfgeleiöerlichaam met een hoofdoppervlak, waaraan een relatief laag gedoteerd halfgeleidergebied van een eerste geleidingstype grenst, waarbij aan het hoofdcppervlak meerdere, regelmatig ten opzichte van elkaar 5 gerangschikte eerste zones van een tweede, aan het eerste tegengestelde geleidingstype grenzen, die zich vanaf het hoofdcppervlak tot cp een geringere diepte in het halfgeleiderlichaam uitstrekken dan het halfgeleidergebied en waarbij binnen elk van deze eerste zones een relatief hoog gedoteerde tweede zone van het eerste geleidingstype aanwezig is, 10 die in het halfgeleiderlichaam door de eerste zone van het halfgeleidergebied is gescheiden, waarbij iedere eerste zone een eerste buitenrand en iedere tweede zone een tweede buitenrand heeft, waarbij de tweede buitenrand op het hoofdcppervlak gezien binnen de eerste buitenrand gelegen is en de eerste en de tweede buitenrand nagenoeg langs hun gehele 15 lengte een praktisch gelijke onderlinge afstand hebben, en waarbij elke tweede zone met de daaraan grenzende eerste zone is verbonden, en waarbij de eerste zones aan het hoofdcppervlak van elkaar gescheiden zijn door een praktisch symmetrisch rastervormig deel van het halfgeleidergebied dat elk van de eerste zones angeeft, welk rastervormig deel aan het 20 hoofdoppervalk is bedekt met een isolerende laag die tot voorbij de eerste buitenrand en tenminste tot aan de tweede buitenrand reikt, waarbij op de isolerende laag een als pcortelektrode dienende geleidende laag aanwezig is, die het door het rastervormige deel ingencmen oppervlakte-deel van het hoofdcppervlak geheel bedekt, waarbij deze geleidende laag 25 openingen heeft met een grootte, die korrespondeert met de laterale uitgestrektheid van de onder deze openingen in het halfgeleiderlichaam gelegen eerste zones.
Dergelijke halfgeleiderinrichtigen met een veldeffekttransistor met geïsoleerde poortelektrode zijn onder meer bekend uit de Britse oc-30 trooiaanvrage GB 2087648. In het algemeen is de transistor een vermogens-transistor waarbij trans is tors truk turen van deze soort ook met namen zoals TRIMOS, ΗΕΧΕΈΤ of SIPM3S warden aangeduid. Zij kunnen worden vervaardigd met behulp van wat in de literatuur wel D-MOS-techniek wordt genoemd.
8302092 EHN 10.713 2 r
De eerste zones hebben veelal de vorm van een regelmatige veelhoek en zijn op onderling gelijke afstanden van elkaar gerangschikt. Het halfgeleidergebied vormt een gemeenschappelijke afvoerzone en de tweede zones vormen toevoerzones, die met behulp van een geleidende laag net 5 elkaar kunnen zijn verbonden. Meestal hebben de tweede zones een gesloten configuratie waarbij de eerste zone in het centrale deel van de regelmatige veelhoek en binnen de gesloten configuratie van de tweede zone tot aan het hoofdoppervlak reikt. De geleidende laag die de elektrische aansluiting van de toevoer zone, dus van de tweede zone vormt, is in het cen-10 trum van de veelhoek dan tevens direkt met de eerste zone verbonden. De eerste en de tweede buitenrand begrenzen het eigenlijke, aan het hoofdoppervlak grenzende kanaalgebied waarin, althans wanneer de transistor in de geleidende toestand bedreven wordt, een met de poortelektrode bestuurd kanaal tussen de toevoerzone en het halfgeleidergebied aanwezig is.
15 Vaak is het gewenst dat deze veldeffekttransistors een lage weer stand in de geleidende toestand hebben. Dit leidt tot het gebruik van de beschreven veelhoekige deelstrukturen waarbij een gunstige verhouding van de kanaalbreedte ten opzichte van het benodigde halfgeleideroppervlak wordt nagestreefd. Sons worden daarbij ook ingewikkelder topografische 20 vormen als de genoemde veelhoeken toegepast. Zo is bijvoorbeeld reeds voorgesteld om het kanaalgebied niet de gehele ontrek van een veelhoek te laten volgen, maar het kanaalgebied plaatselijk naar binnen af te buigen en dan weer naar de onttrek te laten terugkeren. Het kanaalgebied heeft dan een meanderende vorm waarbij de deeltstruktuur toch de ruimte 25 van een regelmatige veelhoek inneemt.
Voor de genoemde serieweerstand is naast de kanaalbreedte ook de onderlinge afstand tussen de deelstrukturen van belang. De door de transistor vloeiende stroom moet via het tussenliggende rastervormige deel naar de elektrische aansluiting van het afvoergebied. Deze aanslui-30 ting kan aan de tegenover het hoofdoppervlak liggende zijde van het half-geleiderlichaam zijn aangebracht als het bijvoorbeeld een enkele transistor betreft. Meestal zal het relatief laag gedoteerde halfgeleidergebied dan een halfgeleiderlaag zijn die zich uitstrekt qp een relatief hoog gedoteerd substraat van het ene geleidingstype. De transistor kan echter 35 ook deel uitmaken van een geïntegreerde schakeling, waarbij het relatief laag gedoteerde halfgeleidergebied van het eerste geleidings type gevormd wordt door een eiland dat althans tijdens het bedrijf van de schakeling van het overige deel van het halfgeleiderlichaam is geïsoleerd.
8302092
r I
PHN 10.713 3 » >
In dat geval zal het betreffende eiland zijn voorzien van een relatief hoog gedoteerde begraven laag van het eerste geleidingstype waarbij aan het hcofdoppervlak bijvoorbeeld aan de rand van de trans is torstruktuur een met het eiland verbonden geleidend kon takt aanwezig kan zijn. Dit ge-5 leidende kontakt vormt samen met de begraven laag de elektrische aansluiting van de af voerzone. De onderlinge afstand tussen de deelstruk turen is van invloed qp de spreidingsweerstand in het relatief laag gedoteerde halfgeleidergebied, die de door de transistor vloeiende stroon ontmoet tussen het aan het hoofdoppervlak gelegen kanaal en het hoog ge-10 doteerde substraat of de hoog gedoteerde begraven laag. Dit betekent in de praktijk dat voor de afstand tussen de eerste buitenranden van naburige eerste zones een ondergrens gegeven is.
Naast de ser ieweers tand is voor vermogens trans is tors vooral ook de toelaatbare bedrij fsspanning van belang. Deze wordt in hoofdzaak be-15 paald door de doorslagspanning van de pn-overgangen tussen de eerste zones en het daaraan grenzende, relatief laag gedoteerde halfgeleidergebied. Daarbij is van belang dat deze pn-overgangen nabij de eerste buitenrand van de eerste zones meestal gekrent! zijn. Voorts moet vermeden werden dat de pn-overgangen aan het hoofdoppervlak kunnen doorslaan. Gebruike-20 lijk is cm de afstand tussen de tweede zones zo klein te kiezen dat de bij de pn-overgangen behorende verarmingsgebieden van naburige eerste zones elkaar ontmoeten vóór dat de doorslagspanning is bereikt. Daardoor zullen de equipotentiaallijnen ook een minder gekromd verloop hebben. Op deze wijze bepaalt de bedrijf sspanning een bovengrens voor de afstand 25 tussen de eerste buitenranden van naburige eerste zones.
Als de onderlinge afstand tussen de eerste zones zo gekozen is dat ter plaatse geen doorslag zal optreden, dan zal de doorslagspanning meestal bepaald worden door de aan de buitenrand van het gezamenlijke patroon van eerste zones optredende doorslag. Uit de eerdergenoemde Britse 30 octrooiaanvrage 2.087.648 is ook bekend cm het gezamenlijke patroon van eerste zones te cmgeven met een zone van het tweede geleidingstype met een een gesloten geometrie. Deze zone, die niet is voorzien van elektrische aansluiting, ligt op afstand van het gezamenlijke patroon van eerste zones maar binnen het bij de pn-overgangen van de buitenste eerste zones 35 behorende verarmingsgebied. Deze zwevende zone van het tweede geleidingstype dient op overigens bekende wijze onder meer ter voorkoming van doorslag aan het halfgeleidercppervlak. Daarbij wordt de tussen de eerste zones en het halfgeleidergebied in de keerrichting aangelegde spanning langs 8302092 ΡΗΝ 10.713 4 1 «, * het hoofdoppervlak verdeeld over de pn-overgang die de eerste zone begrenst en de door een pn-overgang gevormde buitenrand van de zwevende zone. De zwevende zone neemt een potentiaal aan waarbij genoemde buitenrand in de keerrichting is voorgespannen.
5 De onderhavige uitvinding beoogt de beschreven half geleider in richtingen met regelmatig gerangschikte deelstrukturen verder te verbeteren. Zij berust onder meer op het inzicht, dat het beschreven compromis tussen doorslagspanning en serieweerstand, dat bepaldend is voor de onderlinge afstand tussen de deelstruk turen in gunstige zin te verleggen is 10 door verbetering van de elektrische veldverdeling in het halfgeleider-lichaam en dat die verbeterde veldverdeling kan worden bewerkstelligd zonder dat noemenswaardige extra ruimte aan het hoofdoppervlak nodig is en zonder dat bij de vervaardiging extra bewerkingsstappen noodzakelijk worden.
15 Volgens de uitvinding is een halfgeleiderinrichting van de in de aanhef beschreven soort daardoor gekenmerkt, dat aan het hoofdoppervlak in het rastervormige deel ter plaatse van door drie of meer eerste zones ingesloten tussenruimten verdere oppervlaktezones van het tweede gelei-dingstype aanwezig zijn, waarbij in de geleidende laag boven de verdere 20 oppervlaktezones verdere cpeningen aanwezig zijn waarvan de grootte met de laterale uitgestrektheid van de verdere oppervlaktezones korrespondeert en waarbij de verdere oppervlaktezones in tegenstelling tot de eerste zones vrij zijn van een binnen de verdere cppervlaktezone gelegen met deze verdere cppervlaktezone verbonden zone van het eerste geleidingstype.
25 Bij een regelmatige rangschikking van regelmatige deelstruktu- ren zijn tussenruimten tussen drie of meer deelstrukturen ingesloten waarin de langs het hoofdoppervlak gemeten afstand tot de dichtstbijzijnde eerste buitenrand van de dichtstbijzijnde eerste zone groter is dan de helft van de kortste afstand tussen de eerste buitenranden van twee na-30 burige eerste zones. Door deze tussenruimten geheel of gedeeltelijk op te vullen met verdere oppervlaktezones van het tweede geleidingstype wordt de veldverdeling in het halfgeleiderlichaam verbeterd en benadert deze verdeling meer de verdeling die behoort bij een vlakke pn-overgang ter grootte van het door het gezamenlijke patroon van deelstrukturen in-35 genomen gebied. Daardoor wordt de doorslagspanning verhoogd of kan bij gelijkblijvende doorslagspanning een grotere afstand tussen twee naburige deelstrukturen worden toegepast waardoor de serieweerstand kleiner wordt.
8302092 mi 10.713 5 • «
Een belangrijk voordeel is dat voor de verdere qppervlaktezones van het tweede geleidingstype geen extra bewerkingen tijdens de vervaardiging nodig zijn. Deze zones kunnen tegelijk met de eerste zones of indien de eerste zones elk in twee of meer stappen worden aangebracht/ tij-5 dens een van deze stappen worden verkregen. Voorzover de poortelektrode als doteringsmasker wordt gebruikt bij het aanbrengen van (een gedeelte van) de eerste zones, kan deze poortelektrode ook als doteringsmasker voor de verdere oppervlaktezones van het tweede geleidingstype dienen.
Van belang is voorts dat de tussenruimten te klein zijn cm daar-10 in een volledige transistordeelstruktuur met met pika^r verbonden eerste en tweede zones onder te brengen. Volgens de uitvinding worden in die tussenruimten andere en in het algemeen kleinere halfgeleiders trukturen geplaatst, waarin de kortgesloten pn-overgang van de trans is tordeelstruk-tur^^^maor'cte veldverdeling wordt verbeterd terwijl deze andere af-15 wijkende strukturen zonder extra bewerkingen kunnen worden aangebracht.
Een voorkeursuitvueringsvorm van de halfgeleiderinrichting volgens de uitvinding die een tweede zone heeft welke op het hoofdcppervlak gezien een aan het hoofdcppervlak grenzend centraal deel van de eerste zone vrij laat, heeft als verder kenmerk, dat de verdere oppervlaktezones 20 cp het hoofdcppervlak gezien tenminste ongeveer dezelfde grootte hebben als het centrale deel van de eerste zone.
De onderhavige uitvinding is vooral van voordeel bij inrichtingen waarbij in het centrum van de opening in de als poortelektrode dienende geleidende laag een centraal gelegen opening in de isolerende laag 25 aanwezig is, waarin een tweede geleidende laag grenst aan en is verbonden met het centrale deel van de eerste zone en met de tweede zone, waarbij de kortste afstand tussen twee naburige, boven de eerste zenes gelegen epeningen in de als poortelektrode dienende, eerste geleidende laag groter is dan een karakteristieke doorsnede van de genoemde opening in de isole-30 rende laag. Immers, juist in strukturen waarin in verband met de serie-weerstand een relatief grote onderlinge afstand wordt gebruikt, is het gevaar van doorslag tussen de deelstrukturen aanwezig en zijn tegelijk de tussenruimten meestal groot genoeg cm daarin volgens de uitvinding een verdere oppervlaktezone te kunnen plaatsen.
35 Bij voorkeur hebben de eerste zones op het hoofdoppervlak gezien de vorm van een regelmatige veelhoek en hebben de verdere epeningen in de als poortelektrode dienende eerste geleidende laag een aan het patroon van onringende veelhoeken praktisch kcmplementaire vorm. Op deze wijze wordt 8302092 PHN 10.713 6 het gebied waar de kans op het optreden van doorslag het grootst is, zo goed mogelijk opgevuld.
Goede resultaten werden bereikt met inrichtingen volgens de uitvinding waarin de verdere openingen in de als poortelektrode dienende 5 eerste geleidende laag een karakteristieke doorsnede of afmeting hébben die kleiner is dan de kortste afstand tussen twee naburige, boven de eerste zones gelegen openingen in deze eerste, geleidende laag.
Bij een verdere voorkeursuitvoeringsvorm van de inrichting volgens de uitvinding is de verdere oppervlaktezone vrij van een aan het hoofd-10 oppervlak gelegen elektrische aansluiting. Deze uitvoeringsvorm is daardoor gekenmerkt, dat het gehele binnen de rand van de verdere opening gelegen deel van het hoofdoppervlak is bedekt met een isolerende laag.
Bij voorkeur bevat de andere, in de tussenruimten geplaatste halfgeleiderstruktuur alleen een halfgeleiderzone van het tweede gelei-15 dings type. Een dergelijke inrichting volgens de uitvinding heeft als verder kenmerk, dat de verdere oppervlaktezone vrij is van een binnen deze verdere oppervlaktezone gelegen zone van het eerste geleidingstype. In e£$f\Sff to fessenruimten geplaatste halfgeleiderstruktuur bestaat dan weinig kans op het optreden van bipolaire transistoreffekten.
20 De uitvinding zal nu nader worden uiteengezet aan de hand van enkele voorbeelden en de bijgaande schematische tekening, waarin fig. 1 een deel van een bovenaanzicht van een eerste voorbeeld van de halfgeleiderinrichting volgens de uitvinding toont, fig. 2 schematisch en niet op schaal een doorsnede toont van dit 25 voorbeeld volgens de lijn II-II van fig. 1 en in fig. 3 een deel van een bovenaanzicht van een tweede voorbeeld van de halfgeleiderinrichting volgens de uitvinding, is weergegeven.
30 8302092 EHN 10.713 7
Het eerste voorbeeld betreft een geïntegreerde schakeling met een veldeffekttransistor waarvan een deel schematisch in bovenaanzicht is weergegeven in fig. 1. Deze halfgeleider inrichting bevat een halfgeleider^· lichaam 1 met een hoofdoppervlak 2 (fig. 2) waaraan een relatief laag ge-5 doteerd halfgeleidergebied 3 van het eerste geleidingstype grenst.
Het halfgeleiderlichaam 1 heeft een voor geïntegreerde schakelingen conventionele opbouw met een substraat 4 dat bijvoorbeeld een p-type siliciumdrager is, waarop een n-type epitaxiale laag is aangebracht. Deze epitaxiale laag is op conventionele wijze, bijvoorbeeld met behulp 10 van p-type scheidingszones of van groeven of van althans voor een deel van hun dikte in het halfgeleiderlichaam verzonken gebieden van isolerend materiaal, in van elkaar gescheiden gebieden of eilanden onderverdeeld, waarbij deze eilanden althans tijdens het bedrijf van de halfgeleiderin-richting elektrisch van elkaar zijn geïsoleerd. Een van de genoemde ei-15 landen is het getoonde half geleidergebied 3.
Aan het hoofdoppervlak 2 grenzen meerdere, regelmatig ten opzichte van elkaar gerangschikte eerste zones 5 van een tweede, aan het eerste tegengestelde geleidingstype, welke eerste zones 5 zich vanaf het hoofdoppervlak 2 tot op een geringere diepte in het halfgeleiderlichaam 1 20 uitstrekken dan het halfgeleidergebied 3.
In het onderhavige voorbeeld zijn de zones 5 p-type zones. Binnen elk van deze eerste zones 5 is een relatief hoog gedoteerde tweede zone 6 van het eerste geleidingstype aanwezig. De n-type zones 6 zijn in het halfgeleiderlichaam 1 door de eerste zones 5 van het halfgeleiderge-25 bied 3 gescheiden.
Elke eerste zone 5 heeft een eerste buitenrand 7, die wordt gevormd door het aan het hoofdcppervlak 2 tredende einde van de pn-overgang 8 tussen de betreffende eerste zone 5 en het halfgeleidergebied 3.
Elke tweede zone 6 heeft een tweede buitenrand 9, die wordt ge-30 vormd door een aan het hoofdoppervlak 2 tredend einde van de pn-overgang 10 tussen de betreffende tweede zone 6 en de aangrenzende eerste zone 5.
De tweede zones 6 hebben een gesloten geometrie, die aan de binnenzijde wordt begrensd door een binnenrand 11 die ook door een aan het hoofdoppervlak tredend einde van de pn-overgang 10 wordt gevormd. Binnen 35 de binnenrand 11 grenst de eerste zone 5 aan het hoofdcppervlak 2.
De tweede buitenrand 9 is op het hoofdoppervlak 2 gezien binnen de eerste buitenrand 7 gelegen, waarbij de eerste en de tweede buitenrand 7 en 9 nagenoeg langs hun gehele lengte een praktisch gelijke onderlinge 8302092 ’ PHN 10.713 8 afstand hebben.
Ook de binnenrand 11 volgt de beide buitenranden 7 en 9 op gelijkblijvende afstand. Dit is echter niet noodzakelijk. De binnenrand 11 kan, indien gewenst, ook een andere, een van die van de buitenranden 7 en 9 af-5 wijkende geometrie hebben.
Elke tweede zone 6 is met de daaraan grenzende eerste zone 5 verbanden door de geleidende laag 16.
De eerste zones 5 zijn aan het hoofdoppervlak 2 van elkaar gescheiden door een praktisch symmetrisch rastervormig deel 12 van het half-10 geleidergebied 3. Deze symmetrische rastervorm is het gevolg van de regelmatige rangschikking van de regelmatig gevormde eerste zones 5.
Het rastervormige deel 12 is aan het hoofdoppervlak 2 bedekt met een isolerende laag 13, 15 die tot voorbij de eerste buitenrand 7 en tenminste tot aan de tweede buitenrand 9 reikt. Op de isolerende laag 13 is 15 een als poortelektrode 14 dienende geleidende laag aanwezig, die het door het rastervormige deel 12 ingenamen oppervlaktedeel van het hoofdoppervlak 2 geheel bedekt. De geleidende laag 14 heeft openingen waarvan de rand 27 is aangegeven en die een grootte hebben die korrespondeert met de laterale uitgestrektheid van de onder deze openingen 27 in het halfgeleiderlichaam 2o 1 gelegen eerste zones 5. Daarbij is de laterale uitgestrektheid de uitgestrektheid in laterale richting, in de richting praktisch evenwijdig aan het hoofdoppervlak 2. Praktisch gezien is de eerste buitenrand 7 van de eerste zone 5 een afbeelding van de rand 27 van de opening in de geleidende laag 14.
25 De isolerende laag 15 bedekt de poortelektrode 14. Een van de poortelektrode 14 geïsoleerde tweede geleidende laag 16 is aan het hoofdoppervlak 2 in het centrale deel van elke door een van de eerste zones 5 begrensde deelstruktuur verbonden met elk van de eerste en de tweede zones 5 en 6. Daartoe zijn kontaktvensters, die elk door een rand 17 wordt 3g begrensd aanwezig in de op het hoofdoppervlak 2 gelegen isolerende laag of isolerende lagen. In elk van deze in het centrum van de opening 27 in de als poortelektrode dienende geleidende laag 14 gelegen kontaktvensters 17 grenst de tweede geleidende laag 16 aan en is deze elektrisch verbonden met de eerste zone 5 en de tweede zone 6. De geleidende laag 16 is duide-35 lijkheidshalve in fig. 1 niet getékend. Om dezelfde reden zijn in fig. 1 de tweede buitenrand 9 en de randen 27 van de poortelektrode 14, die op relatief geringe afstand van de eerste buitenrand 7 liggen, met de eerste buitenrand 7 tesamen door een enkele lijn 7,9,29 aangegeven.
8302092 EHN 10.713 9
De veldeffekttransistor van de inrichting heeft een afvoerzone die wordt gevormd door het halfgeleidergebied 3. Dit halfgeleidergebied heeft een hoger gedoteerd deel in de vorm van een begraven laag 18 van het ene geleidingstype, die zich aan en nabij de grens tassen de epitaxia-5 le laag en het substraat 4 uitstrekt. Aan de rand van het eiland 3 kan aan het hoofdoppervlak 2 naast de verzameling van deelstrukturen 5/6 qp gebruikelijke wijze een niet-getekende elektrische aansluiting voor het eiland 3 zijn aangebracht. Deze elektrische aansluiting kan een tegelijk met de geleidende laag 16 aangebrachte elektrische kontaktaansluiting en 10 een hoger gedoteerde n-type kontaktzone bevatten. De geleidende kontaktaansluiting, de kontaktzone en de begraven laag 18 vormen tesamen een goed geleidende aansluitverbinding voor de afvoerzone 3.
De toevoerzone van de veldeffekttransistor wordt gevormd door de tweede zones 6, die door middel van de geleidende laag 16 met elkaar 15 zijn verbonden. De geleidende laag 16 vormt de geleidende aansluitverbinding van de toevoerzone. Deze geleidende laag 16 is tevens met de eerste zones 5 verbonden cm te voorkcmen dat bipolaire trans is toreffekten gaan optreden. Bij niet aansluiten van de eerste zones 5 vormen de tweede zones 6,de eerste zones 5 en het halfgeleidergebied 3 een bipolaire transistor 20 met zwevende basis die zoals békend bij relatief lage bedrijfsspanningen doorslag kan vertonen. In dit verband is verder ode van belang dat de serieweerstand in de eerste zones 5 voldoende klein is, zodat een eventuele stroom naar de geleidende laag 16 kan afvloeien zonder dat in de eerste U-eiy zones SVaanmerkelijk spanningsverval optreedt. Kortsluiting van de pn-over-25 gang 10 in het centrum van de deelstrukturen 5,6 levert dus een belangrijke bijdrage aan een goed elektrisch gedrag van de transistor.
De poortelektrode 14 kan uit een geschikte geleidend materiaal zoals polykristallij n of amorf halfgeleidermateriaal, molybdeen of een andere geschikte geleider en/of een geschikt silicide bestaan. Voor de 30 elektrische aansluiting kan een tegelijk met de geleidende laag 16 aangebracht, niet getekend geleiderpatroon dienen, dat aan de rand van de transistor en/of in een of meer uitsparingen in de geleidende laag 16 is gesitueerd en dat via een of meer niet getekende openingen in de isolerende laag 15 met de poortelektrode 14 is verbonden. Het met de poortelektro-35 de 14 verbonden geleiderpatroon kan bijvoorbeeld een of meer vingers hebben, die grotendeels boven het rastervormige deel 12 gelegen zijn en die samen met de geleidende laag 16 een interdigitale configuratie vormen.
Het kanaalgebied 19 van de veldeffekttransistor ligt tussen de 8302092 H3N 10.713 10 $ « » eerste en de tweede buitenranden 7 en 9. In dit gebied 19 kan nabij het hoofdoppervlak 2 tijdens het bedrijf een met de poortelektrode 14 bestuurd kanaal voor stroondoorgang tussen de toevoerzone 6 en de afvoer-zone 3 worden verkregen.
5 De veldeffekttransistor bevat dus een aantal regelmatig gerang schikte deelstrukturen 5,6 in een voor deze deelstrukturen 5,6 gemeenschappelijke afvoerzone 3. Op deze wijze kan een relatief grote kanaal-breedte worden gerealiseerd in een beperkt deel van de oppervlakte van het hoofdoppervlak 2. De totale kanaalbreedte is praktisch gelijk aan de 10 som van de omtrekken van de deelstrukturen 5,6. De kanaallengte van de veldeffekttransistor is daarentegen gering en praktisch gelijk aan de afstand tussen de eerste en de tweede buitenranden 7 resp. 9. Deze kanaallengte is meestal kleiner dan 5^um. In het onderhavige voorbeeld is de kanaallengte ongeveer ΐ a 2^um.
15 De grootte van ieder van de deelstrukturen 5,6 wordt in belang- rijke mate bepaald door hun strukturele ophouw en de bij de vervaardiging gebruikte technieken en processen. De binnenrand 11 van de tweede zone 6 wordt bijvoorbeeld zo gekozen, dat het centrale deel van de eerste zone 5 tijdens het aanbrengen van de dotering voor de tweede zone 6 nog goed kan 20 worden gemaskeerd. Dit kleinste bij de vervaardiging toegepaste maskerdeel is in het onderhavige voorbeeld een vierkant met zijden van ongeveer 6^um. Het door de rand 17 begrensde, in het centrum van de opening 27 gelegen kontaktvenster moet vervolgens zo ruim cm de binnenrand 11 liggen, dat een goed elektrisch kontakt van de geleidende laag 16 met de eerste en met de 25 tweede zone 5 resp. 7 verzekerd is, ook indien het masker voor dit kontaktvenster niet geheel korrekt ten opzichte van de binnenrand 11 is uitgericht. Dit kontaktvenster heeft in het voorbeeld zijden van 12^um. Voorts ligt de rand 27 van de poortelektrode 14 op een veilige afstand van ongeveer 5,um van de rand 17 van het kontaktvenster. | 30 Ook in deze situatie is rekening te houden met de nauwkeurigheid waarmee de verschillende maskers worden uitgericht. Zeker gesteld moet worden dat de geleidende laag 16 niet in verbinding kan staan met de poortelektrode 14.
De in de poortelektrode 14 aangebrachte openingen 27 waarin de 36 deelstrukturen 5,6 zijn gerangschikt hebben in het voorbeeld dus zijden van ongeveer 22^um, terwijl de kleinste bij de fotolithografische bewerkingen gebruikte afmeting ongeveer 6^um is.
Het aantal deelstrukturen 5,6 per oppervlakteeenheid, dat kan 8302092 I t EHN 10.713 11 worden gerealiseerd is verder bepaald door de onderlinge afstand d van de deelstrukturen 5,6. De gekozen grootte van de afstand d is in de praktijk een cotpronis dat met name afhanekelijk is van de gewenste hoge doorslag-spanning van de pn-overgangen 8 tussen de eerste zones 5 en de afvoer-5 zone 3 en de gewenste lage serieweerstand in de afvoerzone 3.
De serieweerstand in de afvoerzone wordt in belangrijke mate bepaald door de spreid ingswaerstand die de stroon in het relatief laag gedoteerde deel van het half geleider gebied 3 ontmoet tussen het hoofdoppervlak 2 waar zich het kanaal van de veldeffekttransistor bevindt en de be-10 graven laag 18. Daarbij kont, dat bij grotere stromen deze serieweerstand belangrijk kan toenemen omdat dan door het grotere spanningsverval de sper-spanning over de pn-overgangen 8 toeneemt en als gevolg de dikte van de bij deze overgangen 8 behorende verarmingslagen groter wordt. Dit betekent dat voor een lage serieweerstand de afstand d niet te klein mag worden 15 gekozen.
Voor een hoge doorslagspanning van de pn-overgangen 8 zijn behalve de doteringsconcentraties in de eerste zone 5 en het halfgeleiderge-bied 3 onder meer ook de kwaliteit van het grensvlak tussen het halfge-leidergebied 3 en de daarop gelegen isolerende laag, de hoeveelheid lading 20 die in deze isolerende laag is ingebouwd en de krcrrming van de pn-overgangen 8 nabij de buitenranden 7 van belang. Cm doorslag aan het halfgeleider-oppervlak en/of doorslag vanwege de kraiming van de pn-overgangen 8 te voorkanen, worden de deelstrukturen 5,6 op een zo geringe onderlinge afstand d geplaatst, dat de bij de pn-overgangen 8 behorende ver armings ge-25 bieden bij toenemende sperspanning over de pn-overgangen 8 in laterale richting elkaar ontmoeten vóór dat doorslag van de pn-overgangen 8 optreedt.
Volgens de uitvinding zijn aan het hoofdoppervlak 2 in het ras-tervormige deel 12 ter plaatse van door drie of meer eerste zones 5 in-30 gesloten tussenruimten verdere oppervlaktezones 20 van het tweede gelei-dingstype aanwezig, waarbij in de geleidende laag 14 boven de verdere oppervlaktezones 20 verdere openingen die met hun rand 28 aangegeven zijn, aanwezig zijn. De grootte van de verdere openingen 28 korrespondeert met de laterale uitgestrektheid van de verdere oppervlaktezones 20. Voorts 35 zijn de verdere oppervlaktezones 20 in tegenstelling tot de eerste zones 5 vrij van een binnen de verdere oppervlaktezone 20 gelegen met deze verdere oppervlaktezone 20 verbonden zone van het eerste geleidings type.
De p-type verdere oppervlaktezones 20 vormen een pn-overgang 29 8302092 EHN 10.713 12 met het halfgeleidergebied 3, die in het bovenaanzicht van fig, 1 met dezelfde lijn is aangegeven als de rand 28 van de verdere qpeningen in de poortelektrode 14. In feite vormt het aan het hoofdoppervlak 2 gelegen einde van de pn-overgang 29 een afbeelding van de rand 28.
5 Ook als de zones 20 niet van een elektrische aansluiting zijn voorzien helpen zij mee cm de equipotentiaallijnen in het verarmde deel van het halfgeleidergebied 3 een vlakker, een minder gekromd verloop te geven, waardoor minder snel doorslag van de pn-overgangen 8 optreedt.
Als de p-type zones elektrisch zwevend zijn kcmt over de pn-overgangen 29 10 praktisch geen sperspanning te staan. De zwevende verdere oppervlaktezones 20 zullen een potentiaal aannemen die ongeveer gelijk is aan de potentiaal die aan die gedeelten van de pn-overgangen 29 die het dichtst bij de pn-overgangen 8 gelegen zijn, in het halfgeleidergebied 3 heerst.
In de praktijk is gebleken, dat in veel patronen van regelmatige 15 deelstrukturen 5,6 de onderlinge afstand d tussen twee naburige deelstruk-turen 5,6 voldoende groot is of door toepassing van verdere oppervlakte-zones 20 voldoende vergroot kan worden cm in de tussenruimten die door drie of meer van de deelstrukturen 5,6 ingesloten zijn, een qppervlakte-zone 20 waarvan de grootte overeenkomt met het kleinste deelpatroon dat 20 in elk van de deelstrukturen 5,6 is toegepast, te kunnen plaatsen. In het onderhavige voorbeeld is het kleinste deelpatroon het centrale deel van de eerste zone 5, dat is begrensd door de binnenrand 11. Een zelfde vierkant met zijden van ongeveer 6yum kan in de tussenruimte tussen vier vierkante deelstrukturen 5,6 reeds worden gerealiseerd, zodanig dat het ner-25 gens tot op minder dan 6^um afstand van de omringende deelstrukturen 5,6 reikt indien de afstand d niet kleiner is dan ongeveer 12,75^um. Dit vierkant wordt dan ten opzichte van de deelstrukturen 5,6 gesitueerd zoals in fig. 1 is aangegeven met het vierkant 21.
In het voorbeeld is de afstand d ongeveer 16^um , waardoor in de 30 tussenruimten zelfs een vierkant 22 met zijden van 10 a 11^um kan worden geplaatst. Ook andere vormen, zoals de regelmatige achthoek 23, de regelmatige zeshoek 24 of het ten opzichte van de deelstrukturen 5,6 niet geroteerd geplaatste vierkant 25 met zijden van ongeveer 7,5^um, kunnen worden toegepast.
35 Vorm en plaats van de verdere qppervlaktezones 20 warden bij voorkeur zo gekozen dat de tussenruimte die alle plaatsen aan het hoofdqp-pervlak 2 omvat die op een afstand groter dan <3/2 van elk van de omringende deelstrukturen 5,6 liggen, zo goed mogelijk wordt gevuld. Daarbij dienen 8302092 • » PHN 10.713 13 de voor het aanbrengen van de oppervlaktezones 20 gebruikte maskeropening-en echter overal tenminste op de meestal door de gebruikte fotolithogra-fische technieken bepaalde minimum afstand van de onringende deelstrukturen 5,6 te liggen. Meestal 2al deze kleinste maskermaat ook zijn toegepast 5 in dat deel van het masker dat het centrale deel van de eerste zone 5 tijdens het aanbrengen van de dotering voor de tweede zones 6 maskeert.
De vorm van rand 28 van de verdere openingen en van de oppervlak-tezones 20 is bij voorkeur bij benadering kcmplementair aan het patroon van openingen 27 en van deelstrukturen 5,6. Dit wil zeggen, dat de hier-10 boven genoemde tussenruimte wordt benaderd met een door praktisch rechte lijnstukken begrensde opening. In het getoonde voorbeeld van fig. 1 is de kcmplementaire vorm van de regelmatig gerangschikte vierkante openingen 27 een vierkant dat over een hoek van 45° ten opzichte van de openingen 27 is geroteerd. De vierkanten 21 en 22 van fig. 1 hébben dus de kcmple-15 mentaire vorm.
Bij een regelmatige rangschikking van vierkante openingen 27 waarin de vierkanten in een rij over een afstand ter grootte van de halve lengte van^Sijden van de vierkanten vermeerdert met de helft van de onderlinge afstand d in de rijrichting zijn verschoven ten opzichte van de 20 vierkanten in de aangrenzende rij, is de kcmplementaire vorm driehoekig.
Bij zeshoekige deelstrukturen 5,6 zoals toegepast in het tweede voorbeeld, waarvan een deel is weergegeven in fig. 3, is de kcnplfiment&i-re vorm ook driehoekig. De p-type verdere qppervlaktezone 20 is aangegeven met een driehoek 26 met zijden van ongeveer 11 ^jdm. Voor het overige 25 zijn in fig. 3 dezelfde verwijzingscijfers gebruikt als in fig. 1. In het zeshoekige centrale deel van de deelstrukturen 5,6, dat praktisch begrensd wordt door de binnenrand 11, bedraagt de afstand tussen twee tegenover elkaar gelegen, evenwijdige zijden ongeveer 6^um. De kortste afstand tussen evenwijdige zijden van de zeshoeken 11 en 17 is ongeveer 3^um en de 30 overeenkomstige afstand tussen de zeshoeken 17 en 27 is ongeveer 5^um.
De kortste afstand tussen twee naburige openingen 27 bedraagt in dit voorbeeld ongeveer 16^um.
Afgezien van de geometrische vorm is de strukturele opbouw van het voorbeeld volgens fig. 3 gelijk aan die van het voorbeeld volgens de 35 fig. 1 en 2.
Volledigheidshalve wordt cpgemerkt dat de hiervoor bij wijze van voorbeeld genoemde getalswaarden van afmetingen die op de gebruikte patronen betrekking hebben, raaskerafinetingen zijn. De overeenkomstige afire- 8302092 PHN 10.713 14 tingel in de werkelijke halfgeleiderinrichting kunnen onder meer door het optreden van onder ets ing en/of van laterale diffusie enigzins afwijken. Voorts kan de nog toelaatbaar geachte minimum afmeting in de gebruikte patronen afhankelijk van de vorm van het betreffende detail zijn. Als een 5 vierkante opening of een vierkante vlek minimaal zijden van 6^um heeft, gull^rj daarnaast bijvoorbeeld vaak rechthoekige details van ongeveer 4^um ^toelaatbaar zijn. ELj beide details past een kortste afstand tussen naburige openingen in de poortelektrode van ongeveer 6^um. De kleinste regelmatige achthoek zal bij toepassing van dezelfde werkwijzen bijvoorbeeld 10 een afstand van ongeveer 7^um tussen zijn evenwijdige zijden kunnen hebben. Meestal kunnen de gebruikte openingen met een karakteristieke afmeting worden getypeerd, die verband houdt met de afstand tussen tegenover elkaar gelegen zijden van de opening. Deze karakteristieke doorsnede is bij een vierkante opening gelijk aan de lengte van de zijden en bijvoor-15 beeld bij een rechthoek ongeveer gelijk aan de lengte van de zijden van een vierkant dat ongeveer hetzelfde oppervlak heeft als de rechthoek.
In het kader van de onderhavige uitvinding is onder meer van belang dat de randen van de deelstrukturen en de randen van de verdere oppervlak tezones 20 alle bepaald worden door openingen 27 en 28 in de poort-20 elektrode 14. Deze openingen worden tijdens dezelfde bewerkingsstap en met hetzelfde masker verkregen. Daarom kan de kortste afstand tussen de deelstrukturen 5,6 en de verdere oppervlaktezones 20 gelijk aan de eerder genoemde minimum afstand zijn en hoeft hier geen rekening gehouden te werden met een mogelijke variatie in deze kortste afstand die anders door 25 het niet ideaal uitrichten van de verschillende tijdens de vervaardiging te gebruiken maskers zou kunnen worden veroorzaakt.
Bij voorkeur heeft elk van de boven de verdere oppervlaktezones 20 gelegen openingen 28 in de poortelektrode 14 tenminste ongeveer dezelfde grootte als het centrale deel van de deelstrukturen 5,6, zoals het ge- 30 val is met de vierkanten 11 en 21, en zijn deze openingen 28 ten hoogste de zo groot dat de afstanden tussen elk van deze openingen 28 en de naburige deelstrukturen 5,6 omgevende randen 27 van de poortelektrode 14 terrains te overeenkomt met een karakteristieke kleinste afmeting - meestal een doorsnede - die kenmerkend is voor het centrale deel van de deelstrukturen 5,6. 35 Meestal zullen de deelstrukturen 5,6 aan elkaar gelijk zijn en de vorm van een regelmatige veelhoek hebben. Er zijn echter ook andere topografische vormen mogelijk.
De verdere oppervlaktezones 20 vergen praktisch geen extra ruimte 8302092 I * PHN 10.713 15 aan het hoofdoppervlak 2, andat het relatief kleine oppervlaktezones kunnen zijn die passen in de door de deelstrukturen 5,6 ingesloten tussenruimten. In feite kunnen de oppervlaktezones 20 zo nodig de minimale grootte hebben die met de bij de vervaardiging toegepaste technieken 5 realiseerbaar is. In dit verband is van belang dat de verdere oppervlaktezones 20 niet van een aan het hoofdoppervlak 2 gelegen elektrische aansluiting behoeven te morden voorzien, zodat geen kontaktvenster boven de oppervlaktezones 20 behoeft te worden aangebracht. Alleen het aanbrengen van een doteringsvenster is voldoende. Bij voorkeur hebben de verdere cpe-10 ningen 28 in de als poortelektrode dienende laag 14 een karakteristieke doorsnede die kleiner is dan de kortste afstand d tussen twee naburige, boven de eerste zones 5 gelegen openingen 27 in deze geleidende laag 14.
In het voorbeeld van fig. 1 hebben de grootste openingen 28, het vierkant 22 en de achthoek 23 een karakteristieke doorsnede van ongeveer 11^,um 15 terwijl de afstand d ongeveer 16^um bedraagt.
Afhankelijk van de toegepaste werkwijze kan door dit doterings-venster alleen dotering ter verkrijging van het tweede geleidingstype worden aangebracht of kan in de oppervlaktezones 20, bijvoorbeeld tegelijk met het aanbrengen van de tweede zones 6, nog een dotering ter verkrij-20 ging van het eerste geleidingstype worden aangebracht. Bij voorkeur is het gehele binnen de rand 28 van de verdere opening in de geleidende laag 14 gelegen deel van het hoofdoppervlak 2 bedekt met een isolerende laag 15 die bijvoorbeeld ter plaatse de geleidende laag 16 van dit deel van het hoofdoppervlak 2 scheidt.
25 In verband met de gewenste lage serieweerstand is de kortste af stand d tussen twee naburige, boven de eerste zones 5 gelegen openingen 27 in de als poortelektrode dienende geleidende laag 14 groter dan een karakteristieke doorsnede van de in het centrum van de opening 27 aanwezige, centraal gelegen opening 17 in de isolerende laag 15, waarin een tweede 30 geleidende laag 16 grenst aan en is verbonden met het centrale deel van de eerste zone 5 en met de tweede zone 6. In het voorbeeld van fig. 1 bedraagt de afstand d ongeveer 16y.um en heeft de vierkante opening 17 een karaktieristieke doorsnede van ongeveer 12^um.
Voor de goede werking van de transistor is van belang dat de 35 tussenruimten geheel of gedeeltelijk worden ingenomen door een halfgeleiders truk tuur die een pn-overgang 29 met het halfgeleider gebied 3 vormt, zodat de bij de pn-overgangen 8· behorende verarmingsgebieden worden opgevangen en in elkaar vloeien. Hierdoor wordt een betere elektrische veld- 8302092 • * PHN 10.713 16 verdeling verkregen waarbij de equipotentiaallij nen een minder gekromd verloop hebben en hun verloop meer overeenkomt met het verloop dat bij een niet uit van elkaar gescheiden gedeeltes bestaande, vlakke pn-overgang gevonden wordt.
5 Door de verbeterde elektrische veldverdeling wordt het eerder genoemde compromis dat de onderlinge afstand d bepaalt in gunstige zin verlegd. Voorkomen kan worden dat ter plaatse van de tussenruimten doorslag van de pn-overgangen 8 optreedt.
In de praktijk zal meestal het gevolg zijn dat doorslag van de 10 pn-overgangen 8 het eerst aan de rand van het patroon van deelstrukturen 5,6 zal optreden. Cm te voorkomen dat deze rand van het patroon een grillige, door de buitenste deelstruk turen 5,6 bepaalde vorm heeft, wordt het patroon van deels trukturen vaak cmgeven door een ringvormige deelstruk tuur die aan zijn binnenzijde als transistor fungeert en de grillige rand van 15 het patroon van deels truktur en 5,6 zo goed mogelijk volgt. Langs deze binnenzijde grenst de ringvormige deelstruk tuur dan aan de poortelektrode 14 terwijl langs deze binnenzijde ook eenuringvormige tweede zone 6 in de ringvormige eerste zone 5 aanwezig is. De buitenzijde van de ringvormige deelstruktuur kan een meer afgerond verloop hebben, waarbij langs deze 20 buitenzijde geen tweede zone 6 is aangebracht zodat hier de geleidende laag 16 met deze deels truktuur 5,6 kan worden verbonden.
Indien gewenst kunnen ook tussen het patroon van regelmatige deelstrukturen en de dit patroon afsluitende ringvormige deelstruktuur eventuele tussenruimten met verdere oppervlaktezones 20 worden opgevuld.
25 30 ____ 35 8302092 * « EHN 10.713 17
Voor zover doorslag van de pn-overgang 8 aan de meer afgeronde buitenzijde van de beschreven ringvormige deelstruktuur verder moet warden onderdrukt, kan bijvoorbeeld een ringvormig, lager gedoteerd gebied van het tweede geleidingstype worden toegepast, dat direkt aansluit 5 cp en overgaat in de eerste zone 5 van de ringvormige deelstruktuur en/of kunnen aan het hoofdoppervlak 2 op enige afstand van de ringvormige deelstruktuur een of meer elektrisch niet aangesloten ringen van het tweede geleidingstype in het halfgeleidergebied 3 worden aangebracht. Dergelijke ringvormige zwevende gebieden die op enige afstand een opper-10 vlaktezone cmgeven, kunnen zoals bekend een deel van de aan de de oppervlak tezone begrenzende pn-overgang aangelegde sperspanning opnemen zodanig dat langs het halfgeleideroppervlak geen doorslag optreedt of deze doorslag pas bij een hogere sperspanning wordt bereikt.
De beschreven halfgeleider inrichtingen kunnen bijvoorbeeld als 15 volgt worden gemaakt. Aan een hoofdoppervlak van een p-type silicium- substraat met een soortelijke weerstand van bijvoorbeeld ongeveer 30 a 40Λαη wordt qp gebruikelijke wijze dotering voor een of meer begraven lagen 18 aangebracht. Deze dotering kan bijvoorbeeld Sb zijn met een do- 5 2 sis van ongeveer 3.10 atanen per on . Vervolgens wordt een ongeveer 20 20 yUm dikke n-type epitaxiale laag met een soortelijke weerstand van ongeveer 5 Λαη op het genoemde hoofdoppervlak aangebracht. Deze epitaxiale laag wordt op gebruikelijke wijze bijvoorbeeld met behulp van een p-type scheidingsdiffusie in van elkaar gescheiden eilanden onderverdeeld. Waar nodig worden in de eilanden diepe, hoger gedoteerde n-type kontaktzones 25 aangehracht, die bij voorkeur vanaf het vrije hoofdoppervlak van de epitaxiale laag praktisch tot aan of in de begraven laag reiken.
Het zo verkregen halfgeleiderlichaam van conventionele cpbouw dient als uitgangspunt voor de verdere bewerkingsstappen waarmee in de eilanden schakelelementen die voor de geïntegreerde schakeling nodig zijn, 30 worden aangebracht.
De halfgeleider inrichting volgens de uitvinding behoeft geen geïntegreerde schakeling te zijn en kan bijvoorbeeld ook de vorm hebben van een enkele vermogenstransistor. In dat geval kan in plaats van het hierboven beschreven halfgeleiderlichaam een lichaam bestaande uit een 35 hoog gedoteerd n-type substraat met daarop de beschreven n-type epitaxiale laag worden gebruikt. De bewerkingsstappen voor het verkrijgen van p-type scheidingszones en diepe n-type kontaktzones zijn daarbij niet nodig.
Het vrije oppervlak van de epitaxiale laag vormt het hoofdcpper- 8302092 1 » PHN 10.713 18 vlak van de uiteindelijk te verkrijgen inrichting. Althans van dat deel van dit hoofdoppervlak dat voor de veldeffekttransistor bestemd is, wordt nu alle oxyde verwijderd. Vervolgens wordt een schone oxydelaag door thermische oxidatie aangebracht. Deze oxydelaag kan een dikte hebben 5 van ongeveer 100 nm. Over deze oxydelaag wordt een laag van polykristal-lijn silicium aangebracht met een dikte van ongeveer 0,5 ^um.Deze sili-ciumlaag kan cp gebruikelijke wijze tijdens of na het aanbrengen met fosfor worden gedoteerd. Uit deze siliciumlaag wordt de poortelèktrode 14 verkregen.Daartoe kan bijvoorbeeld een uit een gebruikelijke fotolak 10 bestaande maskeringslaag worden aangebracht waarin het voor de poortelèktrode gewenste patroon wordt afgebeeld. Dit patroon bevat volgens de uitvinding naast eerste openingen 27 die door de deelstrukturen 5,6 zullen worden ingenamen ook kleinere verdere of tweede openingen 28 die door de verdere oppervlaktezones 20 zullen worden ingencmen. De eerste cpe-15 rcbgen 27 zijn regelmatig gerangschikt en de tweede openingen 28 bevinden zich in de door drie of meer eerste openingen 27 ingesloten tussenruimten. Na het aanbrengen van dit patroon volgt een etsbehandeling waarbij de overtollige delen van de siliciumlaag worden verwijderd en, althans voor zover het de veldeffekttransistor betreft, alleen de poort-20 elektrode 14 overblijft. Ook de niet door de poortelèktrode 14 bedekte delen van de dunne oxydelaag worden verwijderd, zodat van deze oxydelaag de delen 13 overMijven.
Indien gewenst kan in dit stadium van de vervaardiging onder toepassing van een fotolakmasker borium worden geïmplanteerd voor het hier-25 voor beschreven relatief laag gedoteerde gebied dat aan de buitenzijde pp de rinvormige deelstruktuur aansluit en dat daar ter verhoging van de doorslagspanning dient. Dit laag gedoteerde gebied kan bijvoorbeeld een laagweerstand van 8 a 12 !cil per vierkant hebben. Vervolgens wordt een nieuw fotolakmasker aangebracht met een opening ter grootte 30 van de gehele veldeffekttansistor. Dit masker dient ter begrenzing van de buitenste rand van de eerste zone 5 van de niet getekende ringvormige deelstruktuur 5,6. Via deze opening wordt borium voor de eerste zones 5 en voor de verdere oppervlaktezones 20; in het halfgeleiderlichaam geïmplanteerd, waarbij behalve het fotolakmasker ook de pcortelektrode 35 14 als masker voor deze doteringsbehandeling dient. De dosis bedraagt 14 2 bijvoorbeeld ongeveer 10 atcmen per cm en de laagweerstand van de verkregen gedoteerde halfgeleiderzones 5 en 20 is bijvoorbeeld ongeveer 300 Jtper vierkant.
8302092
• I
EHN 10.713 19
Daarna woedt een nieuw fotolakmasker aangebracht, dat het centrale deel van elke eerste zone 5 bedekt. In het centrum van elke deel-struktuur wordt dus een ongeveer vierkante fotolakgébiedje met zijden van ongeveer 6 mm aangebracht. Ook het deel van het oppervlak dat tuiten 5 de ringvormige tweede zone 6 van de ringvormige deelstruktuur 5,6 ligt, blijft met fotolak bedekt. Bij voorkeur, maar niet noodzakelijk zijn ode de tweede epeningen in de poortelektrode 14 met fotolak afgedekt. Daarna wordt fosfor geïmplanteerd met een dosis van bijvoorbeeld ongeveer 15 2 5.10- atomen per cm . Deze datering dient voor de vorming van de tweede 10 zones 6, waarbij de binnenrand 11 door het fotolakmasker en de tweede buitenrand 9 door dezelfde rand 27 van de poortelektrode 14 bepaald wordt waarmee ook de eerste buitenrand 7 van de eerste zones 5 werd vastgelegd. Na de implantatiebehandeling kan het lakpatroon verwijderd warden.
Gebruikelijk is, dat na iedere of na een aantal implantatie-15 behandelingen een behandeling hij verhoogde temperatuur wordt uitgevoerd tijdens welke de geïmplanteerde dateringen dieper in het halfgeleider-lichaam 1 diffunderen. Vaak worden dergelijke diffusiebehandelingen in een oxyderende atmosfeer uitgevoerd. In het onderhavige voorbeeld resulteerde na deze behandelingen een struktuur, waarbij de pn-overgang 8 ongeveer 20 3 ^um ei de pn-overgang 10 ongeveer 1 ^um onder het hoofdoppervlak 2 lag.
Na afloop van alle behandelingen bij hoge temperatuur bleek de begraven laag tot een afstand van ongeveer 7 ^urn vanaf het grensvlak van het substraat 4 en de eptiaxiale laag in de epitaxiale laag te reiken. 25 De resterende dikte van het relatief laag gedoteerde gebied 3 was nog ongeveer 13 ^um gerekend vanaf het hoofdoppervlak 2.
Vervolgens kan een isolerende laag 15 van siliciumcxyde met een dikte van ongeveer 0,8 ^um. worden gedeponeerd.
Cm de halfgeleider inrichting verder te completeren kan over de 30 isolerende laag 15 bijvoorbeeld een laag siliciumnitride met een dikte van ongeveer 80 nm en een laag s iliciumoxyde met een dikte van ongeveer 2,5 ^um worden aangebracht. Deze dubbellaag is in de figuren niet getekend.
Met een masker wordt in de dubbellaag van siliciumoxyde en sili-35 ciumnitride een grote opening geëtst die praktisch het gehele door de transistor ingenamen gebied omvat. De rand van deze opening ligt bijvoorbeeld boven het hiervoor genoemde ringvormige, lager gedoteerde p-type gebied dat de transistor aansluitend cmgeeft cm de doorslagspanning te 8302092
1 I
EHN 10.713 20 verhogen.
Daarna wordt het laatstgenoemde lakmasker verwijderd en vervangen door een lakmasker met daarin qpeningen voor de kcntaktvensters die met hun rand 17 aangegeven zijn. Voorts heeft dit lakmasker een of 5 meer openingen die boven de poortelektrode 14 gelegen zijn. Nadat de vensters in de isolerende laag 15 geëtst zijn en het lakpatroon is verwijderd, kan een geleidende laag worden qpgefaracht die bijvoorbeeld uit aluminium met 1 % silicium kan bestaan en die een dikte kan hebben van ongeveer 2 ^um. Door etsing worden uit deze geleidende laag 10 de geleidende laag 16, de niet-getekende aansluiting voor de poortelektrode en de niet-getekende elektrische aansluiting voor het eiland 3 verkregen.
Indien gewenst kan over de zo verkregen stuktuur nog een niet-getekende, bijvoorbeeld uit siliciumnitride bestaande beschermlaag 15 worden aangebracht, waarin op geschikte plaatsen openingen worden gemaakt cm de halfgeleider inrichting bijvoorbeeld elektrisch met delen van een gebruikelijke omhulling te kunnen verbinden.
Het zal duidelijk zijn dat de onderhavige uitvinding niet beperkt is tot de beschreven voorbeelden maar dat binnen het kader van de uit-2Q vinding voor de vakman vele variaties mogelijk zijn. Bijvoorbeeld kannen in plaats van het genoemde silicium andere halfgeleidermaterialen zoals germanium of A^-B^-verbindingen worden toegepast. Als materiaal voor de isolerende lagen kan in plaats van het genoemde siliciumoxyde ook siliciumnitride of sjJ.iciumoxynitr ide of aluminiumoxyde worden gebruikt.
25 De isolerende laag 15 kan in plaats van door depositie ook door thermische generatie worden verkregen, indien daarmee rekening wordt gehouden bij het aanbrengen van de polykristallijne halfgeleiderlaag 14. Deze laag zal een enigszins grotere dikte moeten hebben omdat een deel van deze laag bij thermische generatie in oxyde wordt omgezet. Voorts kunnen de 3Q vermelde geleidingstypes warden verwisseld.
De tweede zones 5 kunnen een zoals aangegeven gedoteerd randge-» bied hebben dat aansluit qp een hoger gedoteerd centrumdeel. Op deze wijze kan de serieweerstand in de tweede zones 5 worden verlaagd, waardoor de kans op vertikale bipolaire trans istorwerking wordt verkleind. In dat 35 geval is voor het hoger gedoteerde centrumdeel een verdere doterings-behandeling nodig.
Met de beschreven processtappen en zonodig ook net verdere hier niet-vermelde processtappen kunnen in het overige niet-getekende 8302092
t I
EHN 10.713 21 deel van de inrichting andere gebruikelijke schakelelementen, zoals bipolaire transistors, weerstanden en capaciteiten warden aangebracht.
De veldverdeling in het halfgeleiderlichaam 1 kan waar nodig nog worden verbeterd net op een isolerende laag gelegen geleidende eléktro-5 den, die net een punt van geschikte potentiaal van de halfgeleider inrichting zijn verbonden.
Voorts kunnen de verdere oppervlaktezones 20 indien de eerste en tweede openingen 27 en 28 in de poortelektrode 14 op de kortst mogelijke afstand van elkaar gelegen zijn door laterale diffusie plaatselijk met 10 de tweede zones 6 verbonden zijn. Alhoewel de verdere oppervlaktezones 20 dan niet meer elektrisch zwevend zijn, doet een dergelijke verbinding geen afbreuk aan het gunstige effekt van de verdere oppervlaktezones 20 op de elektrische veldverdeling in het halfgeleiderlichaam 1. Verder blijft in ieder geval als belangrijk voordeel behouden, dat voor 15 het aanbrengen van de verdere oppervlaktezones 20 geen extra bewerkings-stappen tijdens de vervaardiging nodig zijn, waardoor onder meer ook geen extra ruimte aan het hoofdoppervlak 2 voor het opvangen van onnauwkeurigheden bi5 het uitrichten van maskers behoeft te worden ingeruimd.
Indien door de toepassing van verdere oppervlaktezones 20 de 2o onderlinge afstand van de deelstrukturen zo groot kan worden gemaakt dat binnen de verdere oppervlaktezones 20 een kontaktvenster kan worden geplaatst, kunnen de verdere oppervlaktezones ook net een derde geleidende laag worden verbonden. Bijvoorbeeld is het vierkant 22 van fig. 1 bijna groot genoeg an daarin een kontaktvenster met minimale 2g afihetingen te plaatsen. Bij voorkeur vormt deze derde geleidende laag een geheel met de tweede geleidende laag 16 zodat de verdere oppervlaktezones 20 met de tweede zones 16 verbonden zijn. Ook een dergelijke elektrische verbinding doet geen afbreuk aan het beoogde effect.
Bij voorkeur zijn de verdere oppervlaktezones 20 vrij van een 3Q binnen deze oppervlaktezones gelegen zone van het eerste geleidingstype, alhceweL dergelijke n-type zones vooral als de transistor als schakelaar wordt toegepast weinig nadelige effecten zullen hebben.Vcor zover dergelijke n-type zones in de p-type verdere oppervlaktezones 20 aanwezig zijn worden deze aan het hoofdoppervlak bij voorkeur niet van een aansluiting 35 voorzien en is de isolerende laag 15 in de opening 28 geheel gesloten.
Wórdt de transistor ook bij hogere bedrij fsspanningen in de geleidende toestand bedreven, dan kunnen in verdere oppervlaktezones 20 waarin een n-type zone is aangebracht de eerder genoemde bipolaire transistoreffecten 8302092 FHN 10.713 22 « % optreden. Transistors die voor een dergelijk gebruik bestemd zijn kunnen beter verdere qppervlaktezones 20 hebben die vrij zijn van een binnen deze oppervlaktezones gelegen zone van het eerste geleidingstype. In plaats van een tweede zone 6 met een gesloten geonetrie 1 5 kan ook een uit twee of meer gescheiden delen bestaande tweede zone 6 warden toegepast, waarbij, deze delen bij voorkeur zo geplaatst zijn dat zij tesamen praktisch een gebied met een gesloten geonetrie beslaan.
10 15 20 25 30 35 8302092
Claims (11)
1. Halfgeleiderinrichting bevattende een halfgeleiderlichaam met een hoofdoppervlak, waaraan een relatief laag gedoteerd halfgeleider-gebied van een eerste geleidingstype grenst, waarbij aan het hoofdoppervlak meerdere, regelmatig ten opzichte van elkaar gerangschikte eerste 5 zones van een tweede, aan het eerste tegengestelde geleidingstype grenzen, die zich vanaf het hoofdoppervlak tot op een geringere diepte in het halfgeleiderlichaam uitstrekken dan het halfgeleidergebied en waarbij binnen elk van deze eerste zones een relatief hoog gedoteerde tweede zone van het eerste geleidingstype aanwezig is, die in het 10 halfgeleiderlichaam door de eerste zone van het halfgeleidergebied is gescheiden, waarbij iedere eerste zone een eerste buitenrand en iedere tweede zone een tweede buitenrand heeft, waarbij de tweede buitenrand (¾) het hoofdoppervlak gezien binnen de eerste buitenrand gelegen is en de eerste en de tweede buitenrand nagenoeg langs hun gehele lengte een 15 praktisch gelijke onderlinge afstand hébben, en waarbij elke tweede zone met de daaraan grenzende eerste zone is verbonden, en waarbij de eerste zones aan het hoofdoppervlak van elkaar gescheiden zijn door een praktisch symmetrisch rastervormig deel van het halfgeleidergebied dat elk van de eerste zones cmgeeft, welk rastervormig deel aan het 20 hoofdoppervlak is bedekt net een isolerende laag die tot voorbij de eerste buitenrand en tenminste tot aan de tweede buitenrand reikt, waarbij op deze isolerende laag een als poortelektrode dienende geleidende laag aanwezig is, die het door het rastervormige deel ingenomen oppervlaktedeel van het hoofdoppervlak geheel bedekt, waarbij deze 25 geleidende laag openingen heeft net een grootte die korrespondeert net de laterale uitgestrektheid van de order deze openingen in het halfgeleiderlichaam gelegen eerste zones, met het kenmerk, dat aan het hoofdoppervlak in het rastervormige deel ter plaatse van door drie of meer naburige eerste zones ingesloten tussenruimten verdere cppervlakte-3Q zones van het tweede geleidingstype aanwezig zijn, waarbij in de geleidende laag boven de verdere oppervlaktezones verdere openingen aanwezig zijn waarvan de grootte met de laterale uitgestrektheid van de verdere oppervlaktezones korrespondeert en waarbij de verdere oppervlaktezones in tegenstelling tot de eerste zones vrij zijn van 35 een binnen de verdere oppervlaktezone gelegen met deze verdere opper-vlaktezone verbonden zone van het eerste geleidingstype.
2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de tweede zone op het hoofdoppervlak gezien een aan het hoofdopper- 8302092 EHN 10.713 24 « * % vlak grenzend centraal deel van de eerste zone vrij. laat, waarbij op het hoofdoppervlak gezien de verdere qppervlaktezones tenminste ongeveer dezelfde grootte hebben als het centrale deel van de eerste zone.
3. Halfgeleiderinrichting volgens conclusie 2, met het kenmerk, g dat de tweede zone op het hoofdoppervlak gezien een gesloten gecroetrie heeft en het centrale deel van de eerste zone omgeeft.
4. Halfgeleiderinrichting volgens conclusie 2 of 3, met het kenmerk, dat in het centrum van de opening in de als poortelektrode dienende geleidende laag een centraal gelegen opening in de isolerende 10 laag aanwezig is, waarin een tweede geleidende laag grenst aan en verbonden is met het centrale deel van de eerste zone en met de tweede zone, waarbij de kortste afstand tussen twee naburige, boven de eerste zones gelegen openingen in de als poortelektrode dienende geleidende laag groter is dan een karakteristieke doorsnede van de genoemde opening 15 in de isolerende laag.
5. Halfgeleiderinrichting volgens een of neer der voorgaande conclusies, met het kenmerk, dat de eerste zones op het hoofdoppervlak gezien de vorm van een regelmatige veelhoek hebben, waarbij de verdere openingen in de als poortelektrode dienende geleidende laag een aan het 20 patroon van onringende veelhoeken praktisch komplementaire vorm hebben.
6. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de verdere openingen in de als poortelektrode dienende geleidende laag een karakteristieke doorsnede hebben die kleiner is dan de kortste afstand tussen twee naburige, boven de 25 eerste zones gelegen openingen in deze geleidende laag.
7. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat het gehele binnen de rand van de verdere opening gelegen deel van het hoofdoppervlak bedekt is met een isolerende laag.
8. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de verdere oppervlaktezone vrij is van een binnen deze verdere oppervlaktezone gelegen zone van het eerste geleidingstype.
9. Halfgeleiderinrichting volgens conclusie 7, met het kenmerk, 35 dat binnen de verdere oppervlaktezone een in het half gele ider lichaam door deze oppervlaktezone omgeven oppervlaktezone van het eerste geleidingstype aanwezig is.
10. Halfgeleiderinrichting volgens conclusie 8, met het kenmerk, 8302092 HJN 10.713 25 fc. dat de verdere qppervlaktezone aan het hoofdoppervlak binnen de rand van de verdere opening in de als pcortelektrode dienende laag grenst aan en is verbonden met een van de als poortelektrcde dienende geleidende laag geïsoleerde derde geleidende laag.
11. Halfgeleiderinrichting volgens conclusie 10, met het kenmerk, dat de derde geleidende laag is verbonden met de tweede zones. IQ 15 20 30 35 8302092
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8302092A NL8302092A (nl) | 1983-06-13 | 1983-06-13 | Halfgeleiderinrichting bevattende een veldeffekttransistor. |
| EP84200828A EP0132861B1 (en) | 1983-06-13 | 1984-06-12 | Semiconductor device comprising a field effect transistor |
| DE8484200828T DE3472040D1 (en) | 1983-06-13 | 1984-06-12 | Semiconductor device comprising a field effect transistor |
| CA000456467A CA1223088A (en) | 1983-06-13 | 1984-06-13 | Semiconductor device comprising a field effect transistor |
| JP59120054A JPS607764A (ja) | 1983-06-13 | 1984-06-13 | 半導体装置 |
| US06/854,064 US4642674A (en) | 1983-06-13 | 1986-04-17 | Field effect semiconductor device having improved voltage breakdown characteristics |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8302092A NL8302092A (nl) | 1983-06-13 | 1983-06-13 | Halfgeleiderinrichting bevattende een veldeffekttransistor. |
| NL8302092 | 1983-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8302092A true NL8302092A (nl) | 1985-01-02 |
Family
ID=19842003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8302092A NL8302092A (nl) | 1983-06-13 | 1983-06-13 | Halfgeleiderinrichting bevattende een veldeffekttransistor. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4642674A (nl) |
| EP (1) | EP0132861B1 (nl) |
| JP (1) | JPS607764A (nl) |
| CA (1) | CA1223088A (nl) |
| DE (1) | DE3472040D1 (nl) |
| NL (1) | NL8302092A (nl) |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2165090A (en) * | 1984-09-26 | 1986-04-03 | Philips Electronic Associated | Improving the field distribution in high voltage semiconductor devices |
| JP2572210B2 (ja) * | 1984-11-20 | 1997-01-16 | 三菱電機株式会社 | 縦型パワ−ｍｏｓ電界効果型半導体装置 |
| JP2524574B2 (ja) * | 1985-03-27 | 1996-08-14 | オリンパス光学工業株式会社 | 走査型光学顕微鏡 |
| JPH0827431B2 (ja) * | 1985-05-20 | 1996-03-21 | オリンパス光学工業株式会社 | 走査型光学顕微鏡 |
| US4641162A (en) * | 1985-12-11 | 1987-02-03 | General Electric Company | Current limited insulated gate device |
| JPS62156505A (ja) * | 1986-09-20 | 1987-07-11 | Canon Inc | アライメント方法 |
| JPS64769A (en) * | 1987-02-16 | 1989-01-05 | Nec Corp | Vertical field-effect transistor |
| EP0279403A3 (en) * | 1987-02-16 | 1988-12-07 | Nec Corporation | Vertical mos field effect transistor having a high withstand voltage and a high switching speed |
| US4775879A (en) * | 1987-03-18 | 1988-10-04 | Motorola Inc. | FET structure arrangement having low on resistance |
| US4823176A (en) * | 1987-04-03 | 1989-04-18 | General Electric Company | Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area |
| JPS63252480A (ja) * | 1987-04-09 | 1988-10-19 | Mitsubishi Electric Corp | 縦形モス電界効果トランジスタ |
| JPS63253664A (ja) * | 1987-04-10 | 1988-10-20 | Sony Corp | バイポ−ラトランジスタ |
| JPS6439069A (en) * | 1987-04-14 | 1989-02-09 | Nec Corp | Field-effect transistor |
| FR2616966B1 (fr) * | 1987-06-22 | 1989-10-27 | Thomson Semiconducteurs | Structure de transistors mos de puissance |
| JPS6448467A (en) * | 1987-08-19 | 1989-02-22 | Sanyo Electric Co | Manufacture of semiconductor device |
| JPS6448465A (en) * | 1987-08-19 | 1989-02-22 | Sanyo Electric Co | Semiconductor device |
| FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
| EP0416805B1 (en) * | 1989-08-30 | 1996-11-20 | Siliconix, Inc. | Transistor with voltage clamp |
| US5243211A (en) * | 1991-11-25 | 1993-09-07 | Harris Corporation | Power fet with shielded channels |
| US5477077A (en) * | 1992-04-17 | 1995-12-19 | Fuji Electric Co., Ltd. | Semiconductor device and a method for the manufacture thereof |
| JPH07240520A (ja) * | 1994-03-01 | 1995-09-12 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP3183055B2 (ja) * | 1994-08-08 | 2001-07-03 | 富士電機株式会社 | 半導体双方向性スイッチおよびその駆動方法 |
| US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
| JP2800884B2 (ja) * | 1995-10-27 | 1998-09-21 | 日本電気株式会社 | 横型ｄｓａパワーｍｏｓｆｅｔを備えた半導体装置 |
| EP0865085A1 (en) * | 1997-03-11 | 1998-09-16 | STMicroelectronics S.r.l. | Insulated gate bipolar transistor with high dynamic ruggedness |
| EP0892435A1 (en) * | 1997-07-14 | 1999-01-20 | STMicroelectronics S.r.l. | Integrated semiconductor transistor with current sensing |
| US5965925A (en) * | 1997-10-22 | 1999-10-12 | Artisan Components, Inc. | Integrated circuit layout methods and layout structures |
| JP4537646B2 (ja) * | 2002-06-14 | 2010-09-01 | 株式会社東芝 | 半導体装置 |
| JP2005136166A (ja) * | 2003-10-30 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 縦型ｍｏｓｆｅｔ |
| US7279743B2 (en) | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
| US8183629B2 (en) * | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
| JP2006019553A (ja) * | 2004-07-02 | 2006-01-19 | Matsushita Electric Ind Co Ltd | 縦型半導体装置 |
| US7659570B2 (en) * | 2005-05-09 | 2010-02-09 | Alpha & Omega Semiconductor Ltd. | Power MOSFET device structure for high frequency applications |
| US8471390B2 (en) * | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
| US8368126B2 (en) * | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
| JP4800286B2 (ja) * | 2007-10-16 | 2011-10-26 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置とその製造方法 |
| JP4756084B2 (ja) * | 2009-07-06 | 2011-08-24 | 株式会社東芝 | 半導体装置 |
| US9306056B2 (en) | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
| US9224496B2 (en) | 2010-08-11 | 2015-12-29 | Shine C. Chung | Circuit and system of aggregated area anti-fuse in CMOS processes |
| US8488359B2 (en) | 2010-08-20 | 2013-07-16 | Shine C. Chung | Circuit and system of using junction diode as program selector for one-time programmable devices |
| US10916317B2 (en) | 2010-08-20 | 2021-02-09 | Attopsemi Technology Co., Ltd | Programmable resistance memory on thin film transistor technology |
| US8649203B2 (en) | 2010-08-20 | 2014-02-11 | Shine C. Chung | Reversible resistive memory using polysilicon diodes as program selectors |
| US9496033B2 (en) | 2010-08-20 | 2016-11-15 | Attopsemi Technology Co., Ltd | Method and system of programmable resistive devices with read capability using a low supply voltage |
| US9824768B2 (en) | 2015-03-22 | 2017-11-21 | Attopsemi Technology Co., Ltd | Integrated OTP memory for providing MTP memory |
| US9818478B2 (en) | 2012-12-07 | 2017-11-14 | Attopsemi Technology Co., Ltd | Programmable resistive device and memory using diode as selector |
| US9251893B2 (en) | 2010-08-20 | 2016-02-02 | Shine C. Chung | Multiple-bit programmable resistive memory using diode as program selector |
| US9460807B2 (en) | 2010-08-20 | 2016-10-04 | Shine C. Chung | One-time programmable memory devices using FinFET technology |
| US9236141B2 (en) | 2010-08-20 | 2016-01-12 | Shine C. Chung | Circuit and system of using junction diode of MOS as program selector for programmable resistive devices |
| US9431127B2 (en) | 2010-08-20 | 2016-08-30 | Shine C. Chung | Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices |
| US10249379B2 (en) | 2010-08-20 | 2019-04-02 | Attopsemi Technology Co., Ltd | One-time programmable devices having program selector for electrical fuses with extended area |
| US9019742B2 (en) | 2010-08-20 | 2015-04-28 | Shine C. Chung | Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory |
| US9042153B2 (en) | 2010-08-20 | 2015-05-26 | Shine C. Chung | Programmable resistive memory unit with multiple cells to improve yield and reliability |
| US9025357B2 (en) | 2010-08-20 | 2015-05-05 | Shine C. Chung | Programmable resistive memory unit with data and reference cells |
| US9070437B2 (en) | 2010-08-20 | 2015-06-30 | Shine C. Chung | Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink |
| US10923204B2 (en) | 2010-08-20 | 2021-02-16 | Attopsemi Technology Co., Ltd | Fully testible OTP memory |
| US9711237B2 (en) | 2010-08-20 | 2017-07-18 | Attopsemi Technology Co., Ltd. | Method and structure for reliable electrical fuse programming |
| US10229746B2 (en) | 2010-08-20 | 2019-03-12 | Attopsemi Technology Co., Ltd | OTP memory with high data security |
| US9019791B2 (en) | 2010-11-03 | 2015-04-28 | Shine C. Chung | Low-pin-count non-volatile memory interface for 3D IC |
| US8988965B2 (en) | 2010-11-03 | 2015-03-24 | Shine C. Chung | Low-pin-count non-volatile memory interface |
| US9076513B2 (en) | 2010-11-03 | 2015-07-07 | Shine C. Chung | Low-pin-count non-volatile memory interface with soft programming capability |
| US9496265B2 (en) | 2010-12-08 | 2016-11-15 | Attopsemi Technology Co., Ltd | Circuit and system of a high density anti-fuse |
| US10192615B2 (en) | 2011-02-14 | 2019-01-29 | Attopsemi Technology Co., Ltd | One-time programmable devices having a semiconductor fin structure with a divided active region |
| US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
| US8848423B2 (en) | 2011-02-14 | 2014-09-30 | Shine C. Chung | Circuit and system of using FinFET for building programmable resistive devices |
| US9136261B2 (en) | 2011-11-15 | 2015-09-15 | Shine C. Chung | Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection |
| US8912576B2 (en) * | 2011-11-15 | 2014-12-16 | Shine C. Chung | Structures and techniques for using semiconductor body to construct bipolar junction transistors |
| US9324849B2 (en) | 2011-11-15 | 2016-04-26 | Shine C. Chung | Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC |
| US9007804B2 (en) | 2012-02-06 | 2015-04-14 | Shine C. Chung | Circuit and system of protective mechanisms for programmable resistive memories |
| US9076526B2 (en) | 2012-09-10 | 2015-07-07 | Shine C. Chung | OTP memories functioning as an MTP memory |
| US9183897B2 (en) | 2012-09-30 | 2015-11-10 | Shine C. Chung | Circuits and methods of a self-timed high speed SRAM |
| US9324447B2 (en) | 2012-11-20 | 2016-04-26 | Shine C. Chung | Circuit and system for concurrently programming multiple bits of OTP memory devices |
| US9412473B2 (en) | 2014-06-16 | 2016-08-09 | Shine C. Chung | System and method of a novel redundancy scheme for OTP |
| US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
| US11062786B2 (en) | 2017-04-14 | 2021-07-13 | Attopsemi Technology Co., Ltd | One-time programmable memories with low power read operation and novel sensing scheme |
| US10726914B2 (en) | 2017-04-14 | 2020-07-28 | Attopsemi Technology Co. Ltd | Programmable resistive memories with low power read operation and novel sensing scheme |
| US10535413B2 (en) | 2017-04-14 | 2020-01-14 | Attopsemi Technology Co., Ltd | Low power read operation for programmable resistive memories |
| US10770160B2 (en) | 2017-11-30 | 2020-09-08 | Attopsemi Technology Co., Ltd | Programmable resistive memory formed by bit slices from a standard cell library |
| WO2019225567A1 (ja) * | 2018-05-23 | 2019-11-28 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| CN113097300A (zh) * | 2019-12-23 | 2021-07-09 | 华润微电子（重庆）有限公司 | 一种功率器件及其制作方法 |
| US11616123B2 (en) * | 2021-02-12 | 2023-03-28 | Alpha And Omega Semiconductor International Lp | Enhancement on-state power semiconductor device characteristics utilizing new cell geometries |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3012185A1 (de) * | 1980-03-28 | 1981-10-08 | Siemens AG, 1000 Berlin und 8000 München | Feldeffekttransistor |
| US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| DE3175641D1 (en) * | 1980-08-25 | 1987-01-08 | Itt Ind Gmbh Deutsche | High-voltage semiconductor switch |
| NL187415C (nl) * | 1980-09-08 | 1991-09-16 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
| US4399449A (en) * | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
| US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| DE3103444A1 (de) * | 1981-02-02 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand |
| US4485392A (en) * | 1981-12-28 | 1984-11-27 | North American Philips Corporation | Lateral junction field effect transistor device |
| DE3224642A1 (de) * | 1982-07-01 | 1984-01-05 | Siemens AG, 1000 Berlin und 8000 München | Igfet mit injektorzone |
| FR2537780A1 (fr) * | 1982-12-08 | 1984-06-15 | Radiotechnique Compelec | Dispositif mos fet de puissance a structure plane multicellulaire |
-
1983
- 1983-06-13 NL NL8302092A patent/NL8302092A/nl not_active Application Discontinuation
-
1984
- 1984-06-12 EP EP84200828A patent/EP0132861B1/en not_active Expired
- 1984-06-12 DE DE8484200828T patent/DE3472040D1/de not_active Expired
- 1984-06-13 CA CA000456467A patent/CA1223088A/en not_active Expired
- 1984-06-13 JP JP59120054A patent/JPS607764A/ja active Granted
-
1986
- 1986-04-17 US US06/854,064 patent/US4642674A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0132861B1 (en) | 1988-06-08 |
| CA1223088A (en) | 1987-06-16 |
| JPS607764A (ja) | 1985-01-16 |
| EP0132861A1 (en) | 1985-02-13 |
| JPH0120541B2 (nl) | 1989-04-17 |
| DE3472040D1 (en) | 1988-07-14 |
| US4642674A (en) | 1987-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8302092A (nl) | Halfgeleiderinrichting bevattende een veldeffekttransistor. | |
| CA1181848A (en) | Programmable cell for use in programmable electronic arrays | |
| DE19701189B4 (de) | Halbleiterbauteil | |
| DE3131727C2 (nl) | ||
| US4680853A (en) | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide | |
| CN101083279B (zh) | 半导体装置 | |
| US9911816B2 (en) | Semiconductive device and associated method of manufacture | |
| US20120326226A1 (en) | Superjunction device and method for manufacturing the same | |
| JP2005142557A (ja) | 耐久性を有するスーパージャンクションデバイス | |
| JP4894097B2 (ja) | 半導体装置 | |
| US5399892A (en) | Mesh geometry for MOS-gated semiconductor devices | |
| KR20020092432A (ko) | 반도체 디바이스 | |
| EP1145323A2 (en) | An electronic device comprising a trench gate field effect device | |
| JPH0332234B2 (nl) | ||
| NL7900280A (nl) | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. | |
| US4584762A (en) | Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same | |
| EP0592157B1 (en) | Integrated thin film approach to achieve high ballast levels for overlay structures | |
| US4762804A (en) | Method of manufacturing a bipolar transistor having emitter series resistors | |
| NL8204105A (nl) | Halfgeleiderinrichting. | |
| US6703664B1 (en) | Power FET device | |
| JP4697384B2 (ja) | 半導体装置 | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| KR20050030972A (ko) | 반도체장치 및 그 제조방법 | |
| SE470226B (sv) | GTO-tyristor jämte förfarande för framställning av en GTO- tyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |