SE470226B - GTO-tyristor jämte förfarande för framställning av en GTO- tyristor - Google Patents

GTO-tyristor jämte förfarande för framställning av en GTO- tyristor

Info

Publication number
SE470226B
SE470226B SE9102042A SE9102042A SE470226B SE 470226 B SE470226 B SE 470226B SE 9102042 A SE9102042 A SE 9102042A SE 9102042 A SE9102042 A SE 9102042A SE 470226 B SE470226 B SE 470226B
Authority
SE
Sweden
Prior art keywords
islands
layer
gto
exposed
metal
Prior art date
Application number
SE9102042A
Other languages
English (en)
Other versions
SE9102042D0 (sv
SE9102042L (sv
Inventor
Mietek Bakowski
Haakan Elderstig
Martin Ljungberg
Original Assignee
Asea Brown Boveri
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri filed Critical Asea Brown Boveri
Priority to SE9102042A priority Critical patent/SE470226B/sv
Publication of SE9102042D0 publication Critical patent/SE9102042D0/sv
Priority to PCT/SE1992/000472 priority patent/WO1993001620A1/en
Priority to EP92915295A priority patent/EP0592587A1/en
Priority to JP5501764A priority patent/JPH06511601A/ja
Publication of SE9102042L publication Critical patent/SE9102042L/sv
Publication of SE470226B publication Critical patent/SE470226B/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839Cathode regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

15 20 25 30 35 A 4 *J 0 O 21.6 2 felbehäftade katodfingrar till tyristorns gemensamma katode- lektrod.
Det är ett första syfte att uppnå en förbättrad katodstruk- tur, som är ägnad att minska motståndet för särskilt släck- strömarna från gate-elektroderna. Ett andra syfte är att möjliggöra en tillverkning av tyristorer med små linjärtole- ranser, särskilt genom att minska antalet masker som måste användas med en passning motsvarande de små linjärtoleranser- na.
Dessa syften kan enligt uppfinningen uppnås därigenom att katodstrukturen uppbygges på det sätt som framgår av den kännetecknande delen av patentkrav 1. Uppfinningen är inte begränsad till att denna struktur är en katodstruktur, i det att de n- och p-dopade områdena i och för sig ekvivalent kan vara p- och n-ledande, med komplementär uppbyggnad i förhål- lande till vad som här och i det följande beskrives. Med hänsyn till att dessa båda alternativ är ekvivalenta, kommer den sålunda alternativa utföringsformen inte att vidare beskrivas.
I enlighet med en föredragen utföringsform är katoderna små öar samlade i segment, där öarna är regelbundet fördelade i ett kvadratiskt nät eller på annat sätt, t ex i kvinkuncial- fördelning, med styret nätformigt anordnat mellan dem. En mångfald sådana likadana segment kan vara regelbundet för- delade över kiselskivans yta i en komponent. Dessa segment kan sedan kontrolleras var för sig, och om något av dem uppvisar fel, kan man underlåta att ansluta det till den gemensamma katodelektroden. Öarnas höjd kan variera och är normalt högst 20 um höga, men kan ibland vara bråkdelar av en pm.
Ehuru öarna i det följande utföringsexemplet har kvadratisk form, är det möjligt att ge dem en annan form, t.ex. en polygon, cirkel, ring eller stjärna. Det är inte heller nödvändigt att de är lika stora. 10 15 20 25 30 35 478 226 3 Öarna kan dessutom vara olika, med olika segmentkonfiguratio- ner över komponentens yta. Så till exempel kan det för att ge ytterligare minskat spänningsfall i gateströmstilledningen vara lämpligt med en ötäthet som är större utåt kanterna, när gate-elektroden är matad från mitten, liksom också avståndet mellan segment kan göras större inåt centrum räknat, i samma ändamål.
Man kan också göra öar av ringform med egna metallkontakter i mitten utan kontakt med den gemensamma gateelektroden, så att potentialen i dessa blir flytande.
Uppfinningen avser också ett förfarande för framställning av GTO-tyristorer, som är särskilt förmånligt vid småmönstrade detaljer därigenom att maskernas antal kraftigt reduceras och vid en förmånlig utföringsform endast en enda finmönstrad mask behöver användas. Detta uppnås genom de särdrag som anges i patentkrav 9. Det grundläggande härför är enligt uppfinningen att en etsning eller motsvarande efter använd- ning av en finmönstrad mask ger upphov till upphöjda små öar, med branta kanter. Påföljande förfaringssteg komer då att kunna styras av denna tredimensionella, geometriska, topo- grafiska struktur särskilt i kombination med i och för sig kända anisotropiskt verkande behandlingssteg.
Uppfinningen skall nu närmare förklaras utifrån ett utfö- ringsexempel och utgående från ritningarna.
Fig 1 visar en GTO-tyristor.
Fig 2 visar ett segment till en GTO-tyristor.
Fig 3 visar en svepelektronmikroskopbild av en del av ett segment under tillverkning.
Fig 4 visar, likaså i svepelektronmikroskopi ett enstaka katodelement i en GTO-tyristor. 470 226 10 15 20 25 30 35 4 Fig Sa-i visar i tvärsnitt och schematiskt etapper under tillverkningen av en GTO-transistor i enlighet med ett ut- föringsexempel.
I Fig l visas en planvy av en GTO-tyristor i ungefärligen naturlig storlek. På den icke visade undersidan finns en anodelektrod, som i stort sett täcker undersidan. I mitten sitter en öppning 1 ned till ett gateskikt, och överytans därtill närmaste omkrets är en metalliserad ringzon som står i kontakt med tyristorns gate-elektroder. Runt om öppningen ser man en kvadratisk cellstruktur med segment 2, vilka på översidan är täckta av metallelektroder, utgörande katod- elektroder. När tyristorn är monterad har dessa katodelektro- der kontakt med en gemensam tilledarkontakt, medan en annan ledarkontakt anligger mot undersidans anod och en gatekontakt anligger uppifrån mot den nämnda ringzonen kring öppningen.
Mellan segmenten och nedsänkt finns ett isolerat nätverk av gate-ledare, vilka ytterligare förgrenar sig inom segmenten samt är avsett för tändning och släckning.
I Fig 2 visas schematiskt ett dylikt segment 2, med uteslu- tande av den nämnda täckande metallelektroden. I varje sådant segment 2 ingår ett stort antal små ö-liknande katodelement 3 av kisel som är n-ledande och vilar på ett basskikt som är p- ledande, vilket i sin tur vilar på ett n-ledarskikt. Det förgrenade gate-elektrodnätet är anordnat i korridorerna mellan dessa katodelement 3. Genom att avstånden mellan gate- elektroderna och mitten av n-p-övergången mellan katodelemen- ten och basskiktet under öarna är små blir särskilt släck- ningsmöjligheten kraftigt förbättrad.
I Fig 3 visas katodelement 3 under tyristorns tillverkning i form av uppstående öar över en frilagd yta av basmaterial.
Det inbördes avståndet är här ungefär 60 mikrometer, och öarna är kvadratiska med en sida av ungefär 40 pm. Fig 4 visar en enda av dessa öar, varav framgår att de har mycket branta kanter. Fig 3 och 4 är upptagna med svepelektronmikro- skop. 10 15 20 25 30 35 470 226 5 Vid ett tillverkat utförande var antalet segment 176, med 100 katodöar per segment, d v s, totalt 17.600 katodöar.
Ingenting hindrar emellertid att man ytterligare minskar öarnas dimensioner, samt packar dem tätare, vilket ytter- ligare förbättrar verkan. Den enligt uppfinningen föreslagna tillverkningsmetoden möjliggör nämligen en minskning av de passnings- och andra problem, vilka vid miniatyrisering eljest raskt leder till ett minskat utbyte.
Antalet katodöar per segment kan således variera inom vida gränser, t ex 1-10.000, och storleken av elementarcellerna kan vara från 100 x 100 pm som i exemplet, ned till 20 x 20 pm och mindre. Detta samanhänger med att dessa kan tillverkas med bara en enda mask. Anslutningen av elementar- cellernas öar med ett gemensamt ledarskikt för varje segment fordrar en mask som kräver väsentligt mindre passningspreci- sion. De olika segmenten kan sedan provas var för sig och sådana segment som inte fungerar bra elimineras genom att dess katodkontakt etsas bort.
Ett lämpligt tillverkningsförfarande skall nu beskrivas, vilket också är ägnat att belysa den föregående utföringsex- empelbeskrivningen.
Fig Sa visar ett tvärsnitt genom en del av en kiselskiva, som kan ha tjockleken ca 0,5 mm. På undersidan har ett p-dopat skikt anordnats. Detta skikt kan även innehålla ett kortslut- ningsmönster bestående av n-dopade områden. På undersidan därtill är sedan ett aluminiumskikt anordnat. Dessa anodan- slutningsskikt har inte visats särskilt i figurerna utan betecknas kollektivt med 50. Skivan är från början N-dopad.
Från översidan har ett P-skikt 51 indopats och därefter ovanpå ett N+-dopat skikt 52.
I detta skikt skall åstadkommas sådana öar som visas i Fig 3 och Fig 4. Detta sker genom att ett fotoresistskikt 53 på- lägges, exponeras med en mask och framkallas, varefter en anisotropiskt verkande etsning genomföres av kiseloxiden, ned 470 10 15 20 25 30 35 226 6 till en bit under gränsen 54 mellan skíkten 51 och 52. Man erhåller då den i Fig 5b visade konfigurationen i tvärsnitt.
På sätt som visas i Fig 5c oxideras nu kiselytorna till ett oxidskikt 55, som mellan öarna göres relativt tunt (anisotro- pisk process).
Detta oxidskikt bortetsas delvis i anisotropisk process, innebärande att mellanrummen mellan öarna friläggs medan öarna med sina branta kanter förblir oxidtäckta. Genom t ex jonimplantation åstadkommes på de frilagda ytorna ett tunt P+-skikt 56. De oxidklädda ytorna påverkas därvid föga, och man får en konfiguration enligt Fig 5d. Över hela ytan pålägges därefter ett metallskikt, t ex alu- miniumskikt 57, varefter däröver påspinnes ett lager av fotoresist 58. Med hänsyn till att detta skikt 58 inte skall exponeras och framkallas, är det möjligt att använda någon annan produkt såsom en polymer i lösning. Resultatet blir en konfiguration enligt Fig. Se.
Det påspunna fotoresist-skiktet 58 etsas därefter delvis ned, kvarlämnande ett restskikt 59 som mellan öarna täcker alumi- niumskiktet 57. Man får den i Fig 5f visade konfigurationen.
En metallbortetsning sker sedan, som eliminerar allt frilagt aluminium, även det som gränsar sidlänges till det kvar- lämnade fotoresistskiktet 59, medan det aluminiumskikt 60 som skyddas av fotoresistskiktet 59 blir kvar. Därefter tas fotoresisten bort, och man får den i Fig 5g visade konfigura- tionen, med det kvarlämnade aluminiumskiktet 60, som avgrän- sas mot öarnas branta kanter av en spalt 60a.
En polyimidlösning påspinnes därefter och torkas, samt ned- etsas ungefär som skiktet 58 i Fig 5e, tills bara mellan- rummen mellan öarna är utfyllda med isolerande polyimid 61, företrädesvis till en nivå motsvarande öarnas överyta av N- kisel 52. Därefter föreligger konfigurationen i Fig 5h. 05 10 15 20 25 30 35 470 226 7 Nu etsas oxidskiktet 55 bort till den del det täcker öarnas överytor, och det hela täckes med ett kontaktskikt 62 av metall såsom aluminium. Den färdiga elementarcellkonstruk- tionen framgår i genomskärning i Fig 5i.
Tyristorns huvudström kan nu flyta från kontaktskiktet 62 till katodöarnas N-skikt 52, via basskiktet 51 ned i N-bas- skiktet till anodanslutningsskiktet 50. De omgivande gate- ledarna 60 ingår i en alla katodöar och segment omgivande ledarnätstruktur samt är genom polyimidskiktet 61 isolerade från kontaktskiktet 62 samt har god kontakt med P-basskiktet 51 via P*-skiknet ss. Övergången mellan katodskiktet 52 och P-basskiktet 51 är skyddad genom det som kvarstår av oxidskiktet S5 vid öarnas branta kanter.
Det föreslagna förfarandet utmärker sig, som nämnts, för att genom en självlinjerande princip undvika användande av mer än en enda småskalig mask. Den mask som behövs för att anordna kontaktskikt 62 har en helt annan och större skala, som befinner sig på sektionsnivån och inte på individualnivån för de små katoderna.
Den föregående beskrivningen av de olika ets-, påläggnings- och oxidationsstegen har i exemplet bara gjorts kortfattad, med hänsyn till att varje steg för sig inte behöver skilja sig från konventionell halvledaretillverkning, sådan som t ex beskrives i Wolf + Tauber, "Silicon Processing for the VLSI Era" (Lattice Press, Sunset Beach, Cal., 1986).
Härav följer också att tillverkningen i förhållande till exemplet kan varieras på många olika sätt, så att den till- verkning som ovan beskrivits skall uppfattas som enbart ett för närvarande föredraget utförande men ej avses begränsande för den uppfinning som anges i de följande patentkraven.

Claims (10)

10 15 20 25 30 35 Patentkrav
1. GTO-tyristor uppbyggd av en kiselplatta, som på sin ena sida har en första elektrod av metall (50), elektriskt led- ande förbunden med ett första område med en första lednings- typ (N), vars motsatta sida gränsar till ett andra område (51) med en andra ledningstyp, vid vars motsatta sida gränsar dels områdesvis lokaliserade tredje områden (52) av den första ledningstypen, försedda med därtill anslutande, med varandra till en gemensam elektrod anslutna andra elektroder (62) av metall, dels sidliggande, från de lokaliserade om- rådena elektriskt isolerade, med det andra området anordnade och till en gemensam styrelektrod anslutna styrelektroder (60, 56), k ä n n e t e c k n a d av att de tredje områdena (52) omfattar från det andra området (51) med branta sidokan- ter uppstående öar med en största utsträckning i öarnas ytplan understigande 200 pm, under det att styrelektroderna (60) bildar ett ledarnätverk som på alla sidor omsluter varje sådan ö.
2. GTO-tyristor enligt krav 1, k ä n n e t e c k n a d av att öarna är gruppvis fördelade i segment (Fig 1), inom vilka öarna är regelbundet fördelade med inbördes avstånd av samma storleksordning som deras största utsträckning, varvid seg- menten kan vara regelbundet fördelade på lika avstånd eller med olika inbördes avstånd.
3. GTO-tyristor enligt krav 2, k ä n n e t e c k n a d av att öarna i varje segment är förlagda utefter ett tänkt rektangulärt rutnät.
4. GTO-tyristor enligt krav 2, k ä n n e t e c k n a d av att katodöar i ett och samma segment har inbördes olika form.
5. GTO-tyristor enligt krav 1 eller 2, k ä n n e t e c k- n a d av att öarna är fördelade utifrån ett centrum så att de är förlagda radiellt utåt tätare. 10 15 20 25 30 35 470 226 9
6. GTO-transistor enligt krav 5, k ä n n e t e c k n a d av att öarna är gruppvis fördelade i segment med mellanliggande styrelektroder, vilka segment har olika täthetsfördelning av öar.
7. GTO-tyristor enligt något av föregående krav, k ä n n e - t e c k n a d av att öarna vid sina branta sidokanter är beklädda med isolerande skikt (55) av kiseloxid, som även sidlänges täcker gränsskiktet (54) mellan dessa och det andra området (51), varvid varje ö utöver nämnda resp. tredje område även omfattar ett från det andra området uppstående parti, så att nämnda gränsskikt (54) är avslutat vid öarnas nämnda branta sidokanter.
8. GTO-transistor enligt krav 1, k ä n n e t e c k n a d av att den första ledningstypen är n-ledande, och den andra ledningstypen är p-ledande.
9. Förfarande för framställning av en GTO-tyristor, som uppvisar en inom i stort sett hela skivan löpande pn-övergång mellan två skikt, varav det ena sträcker sig till skivans bottenyta och är försett med en första metallelektrodanslut- ning och det andra skiktet utgör ett basmaterial, vars mot nyssnämnda övergång motsatta sida är försedd med ett antal från varandra åtskilda, i en tvärdimension begränsat ut- sträckta tredje halvledarskikt som bildar pn-övergångar mot basskiktet, vilka tredje halvledarskikt är kopplade till en samlingselektrod av metall, samt mellan de tredje halvledar- skikten ett gate-elektrodmönster av metall i kontakt med basmaterialet och utan direkt kontakt med de tredje halv- ledarskikten, vilket gate-elektrodmönster är kopplat till en gate-elektrod som genom spänningspåläggning förmår tända resp. släcka en mellan den första metallelektroden och sam- lingselektroden flytande ström, k ä n n e t e c k n a t av att de begränsat utsträckta tredje halvledarskikten (52) tillverkas genom att ett basmaterialet (51) täckande halv- ledarskikt (52) med i förhållande till detta motsatt led- ningstyp förses med ett fotoresistskikt (53), som med hjälp åfï 10 15 20 25 30 35 I O ññ ¿¿6 10 av en mask exponeras samt framkallas, kvarlämnande endast små fläckar anordnade i ett regelbundet mönster, att en anisotropisk etsningsoperation genomföres genom hela tjockleken av det basmaterialet (51) täckande halvledarskik- tet (52) och något ned i basmaterialet så att under fläckarna av fotoresist (53) bildas öar med branta kanter med en stör- sta dimension i öarnas ytplan av högst tvåhundra mikrometer, vilka skär gränsskiktet (54) mellan nyssnämnda båda skikts olika ledningstyper, vilka öar står upp från en frilagd i huvudsak plan yta av basmaterial, varefter den sålunda er- hållna tredimensionella topografin (Fig 3) utnyttjas för att genom succesiva självlinjerande operationer mellan öarna och elektriskt isolerat från dessa förlägga det nämnda gate- elektrodmönstret (60) i form av ett öarna på alla sidor omgivande nät av metall i kontakt med underliggande basmate- rial.
10. Förfarande enligt krav 9, k ä n n e t e c k n a t av att a) i kiselskivan som första skikt indopas ett basskikt (51) med en i förhållande till kiselskivans egenledning med en första ledningstyp motsatt andra ledningstyp samt däröver ett andra skikt (52) med den första ledningstypen, b) ett fotoresistskikt (53) pålägges ovanpå det andra skiktet samt exponeras med en mask samt framkallas så att det kvar- står fördelade små ytor med en största utsträckning under- stigande 200 um, c) en anisotropisk verkande etsningsoperation genomföres, som där ingen fotoresist kvarstår genomföres till ett djup över- stigande det andra skiktets djup och vid de kvarstående små ytorna kvarlämnar öar med branta kanter, d) en oxidationsoperation genomföres bildande ett oxidskikt (55), som helt täcker den frilagda delen av det första skik- tet, öarna och deras branta kanter (Fig 5c), 10 15 20 25 470 226 ll e) oxidskiktet (55) bortetsas delvis, kvarlämnande ett öarna och deras branta kanter täckande skikt men friläggande bas- skiktet mellan öarna, varefter ett P+-skikt (56) indiffunde- ras i den sålunda frigjorda ytan (Fig 5d) f) ett aluminiumskikt (57) pålägges över den frilagda delen av det första skiktet, öarna och deras branta kanter, var- efter detta täckes med en flytande polymer (58) såsom fotore- sist, vilket torkas (Fig Se), g) polymerskiktet nedetsas så att öarnas överdelar frilägges, kvarlämnande polymerskikt (59) i mellanrummet mellan öarna (Fig Sf), h) en etsning genomföres av aluminiumskiktet (57), varvid kvarstående polymerskikt (59) skyddar en del därav (60) i mellanrummen mellan öarna men bildande toma delar (61) mot dessas kanter (Fig 5g), i) det hela täckes med ett isolerskikt (61) företrädesvis av polyimid, som därefter nedetsas så att det endast kvarblir mellan öarna, som delvis uppsticker därur, företrädesvis i jämnhöjd med öarnas överytor under deras oxidskikt (55) (Fig Sh), och j) genom en etsoperation frilägges öarnas ytor från oxidskik- tet, varefter ett metallskikt (62) pålägges över öarna och isolerskiktet (61) (Fig 5i).
SE9102042A 1991-07-01 1991-07-01 GTO-tyristor jämte förfarande för framställning av en GTO- tyristor SE470226B (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE9102042A SE470226B (sv) 1991-07-01 1991-07-01 GTO-tyristor jämte förfarande för framställning av en GTO- tyristor
PCT/SE1992/000472 WO1993001620A1 (en) 1991-07-01 1992-06-25 A gto-thyristor and a method for the manufacture of a gto-thyristor
EP92915295A EP0592587A1 (en) 1991-07-01 1992-06-25 A gto-thyristor and a method for the manufacture of a gto-thyristor
JP5501764A JPH06511601A (ja) 1991-07-01 1992-06-25 Gtoサイリスタおよびgtoサイリスタを製造するための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9102042A SE470226B (sv) 1991-07-01 1991-07-01 GTO-tyristor jämte förfarande för framställning av en GTO- tyristor

Publications (3)

Publication Number Publication Date
SE9102042D0 SE9102042D0 (sv) 1991-07-01
SE9102042L SE9102042L (sv) 1993-01-02
SE470226B true SE470226B (sv) 1993-12-06

Family

ID=20383215

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9102042A SE470226B (sv) 1991-07-01 1991-07-01 GTO-tyristor jämte förfarande för framställning av en GTO- tyristor

Country Status (4)

Country Link
EP (1) EP0592587A1 (sv)
JP (1) JPH06511601A (sv)
SE (1) SE470226B (sv)
WO (1) WO1993001620A1 (sv)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2801127B2 (ja) * 1993-07-28 1998-09-21 日本碍子株式会社 半導体装置およびその製造方法
US5841155A (en) * 1995-02-08 1998-11-24 Ngk Insulators, Ltd. Semiconductor device containing two joined substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5382278A (en) * 1976-12-28 1978-07-20 Toshiba Corp Production of semiconductor device
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
JPS60132366A (ja) * 1983-12-21 1985-07-15 Toshiba Corp 半導体装置
JPH0715991B2 (ja) * 1985-06-12 1995-02-22 株式会社東芝 半導体装置の製造方法
EP0325774B1 (de) * 1988-01-27 1992-03-18 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
FR2638022B1 (fr) * 1988-10-14 1992-08-28 Sgs Thomson Microelectronics Thyristor asymetrique a extinction par la gachette, muni de courts-circuits d'anode et presentant un courant de declenchement reduit
DE69032766T2 (de) * 1989-04-04 1999-06-24 Hitachi Ltd Gate Turn-off-Thyristor

Also Published As

Publication number Publication date
SE9102042D0 (sv) 1991-07-01
JPH06511601A (ja) 1994-12-22
SE9102042L (sv) 1993-01-02
EP0592587A1 (en) 1994-04-20
WO1993001620A1 (en) 1993-01-21

Similar Documents

Publication Publication Date Title
US5140388A (en) Vertical metal-oxide semiconductor devices
US4642674A (en) Field effect semiconductor device having improved voltage breakdown characteristics
US8436430B2 (en) Diodes with embedded dummy gate electrodes
TW504848B (en) Schottky diode having increased active surface area and method of fabrication
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
US20090263928A1 (en) Method for making a selective emitter of a solar cell
US5597758A (en) Method for forming an electrostatic discharge protection device
JPH09246552A (ja) 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法
GB1000382A (en) Semiconductor devices and methods of manufacture thereof
CA1162657A (en) Method of fabricating a diode bridge rectifier in monolithic integrated circuit structure
US20050245006A1 (en) Overvoltage protection device and manufacturing process for the same
JPH1197716A (ja) Mosコントロールダイオード及びその製造方法
USH40H (en) Field shields for Schottky barrier devices
CN104037145A (zh) 用于晶片级封装的由垫限定的接触
US11652167B2 (en) Semiconductor device having junction termination structure and method of formation
JPH0316268A (ja) 絶縁ゲート型トランジスタ用のmosパイロット構造
US6958275B2 (en) MOSFET power transistors and methods
SE470226B (sv) GTO-tyristor jämte förfarande för framställning av en GTO- tyristor
US4061510A (en) Producing glass passivated gold diffused rectifier pellets
JPS60263461A (ja) 高耐圧縦形トランジスタ装置およびその製造方法
US4762804A (en) Method of manufacturing a bipolar transistor having emitter series resistors
US4605949A (en) Semiconductor device with interdigitated electrodes
US10985242B2 (en) Power semiconductor device having guard ring structure, and method of formation
JP2673694B2 (ja) サイリスタ
JPS6010778A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 9102042-0

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 9102042-0

Format of ref document f/p: F