JPS60132366A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60132366A JPS60132366A JP58239644A JP23964483A JPS60132366A JP S60132366 A JPS60132366 A JP S60132366A JP 58239644 A JP58239644 A JP 58239644A JP 23964483 A JP23964483 A JP 23964483A JP S60132366 A JPS60132366 A JP S60132366A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- electrode
- insulator
- center
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000001788 irregular Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0813—Non-interconnected multi-emitter structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
この発明は半導体装置に関し、さらに詳細には、マルチ
カソード構造のゲートターンオフサイリスタもしくはマ
ルチエミッタ構造のパワートランジスタのごとき大電流
高速スイッヂング用の電力用半導体装置に関するもので
ある。
カソード構造のゲートターンオフサイリスタもしくはマ
ルチエミッタ構造のパワートランジスタのごとき大電流
高速スイッヂング用の電力用半導体装置に関するもので
ある。
[発明の技術的背景]
高速スイッチング用の大電力用パワー1〜ランジスタ及
びグー1−ターンオフ1ノ”イリスタ(以■にc、1G
TOと略記する)は一般に電流取出側の極を分?J L
lでマルチエミッタ構造もしくはマルチカソード構造に
づるために素子の陰(4ス側表面はいわゆるメサ形構造
に形成される。
びグー1−ターンオフ1ノ”イリスタ(以■にc、1G
TOと略記する)は一般に電流取出側の極を分?J L
lでマルチエミッタ構造もしくはマルチカソード構造に
づるために素子の陰(4ス側表面はいわゆるメサ形構造
に形成される。
一般にこのようなメ勺形表面#?r造を右りる半導体装
置はブレーナ形の半導体装置よりも高度な製造技術を要
し、また、苛酷な使用条件で使用されるl〔め故障も発
生しやJい。
置はブレーナ形の半導体装置よりも高度な製造技術を要
し、また、苛酷な使用条件で使用されるl〔め故障も発
生しやJい。
特にGTOはパワートランジスタJ:リ−b品酷な使用
条件で使用される上、その製造方法に関しく要とするの
で、素子構造及び製造技術の両面Cの改善が必要とされ
ている。
条件で使用される上、その製造方法に関しく要とするの
で、素子構造及び製造技術の両面Cの改善が必要とされ
ている。
第1図は従来公知のG]−○によって(jう成された電
力用半導体装置の主要部の縦断面図であり、特に素子の
陰極側表面の構造を拡大して示しlご図である。 第1
図において、11.J G T Oの陽極側表面を構成
しているP型エミッタ層、2は1〕型エミツタ層1に接
して形成されたN型ベース層、3は1〕型ベ一ス層、4
はN型エミツタ層であり、N型エミツタ層4はGTOの
陰極側表面を構成り−るとともに1−1型ベ一ス層3の
表面からメソ形に突出した形状となっている。 N型エ
ミツタ層4の間に形成されたメサ形の溝の底面はP型ベ
ース層3で構成され−Cおり、該溝の底面すなわちP型
ベース層3の表面にはAlからなるゲ−1へ電極5が設
【プられている。 また、該溝の両側面はN型エミツタ
層4で構成されており、該N型エミツタ層4の外面及び
該溝の両側面は絶縁膜6で被覆されている。 また、該
溝内にはポリイミド樹脂のととぎ絶縁物7が充填され、
グー1〜電極5は該絶縁物7で゛厚く被覆されている。
力用半導体装置の主要部の縦断面図であり、特に素子の
陰極側表面の構造を拡大して示しlご図である。 第1
図において、11.J G T Oの陽極側表面を構成
しているP型エミッタ層、2は1〕型エミツタ層1に接
して形成されたN型ベース層、3は1〕型ベ一ス層、4
はN型エミツタ層であり、N型エミツタ層4はGTOの
陰極側表面を構成り−るとともに1−1型ベ一ス層3の
表面からメソ形に突出した形状となっている。 N型エ
ミツタ層4の間に形成されたメサ形の溝の底面はP型ベ
ース層3で構成され−Cおり、該溝の底面すなわちP型
ベース層3の表面にはAlからなるゲ−1へ電極5が設
【プられている。 また、該溝の両側面はN型エミツタ
層4で構成されており、該N型エミツタ層4の外面及び
該溝の両側面は絶縁膜6で被覆されている。 また、該
溝内にはポリイミド樹脂のととぎ絶縁物7が充填され、
グー1〜電極5は該絶縁物7で゛厚く被覆されている。
N型ニ[ミッタ層4の上にはAIからなるカソード電極
8が形成され、カソード電極8上にはjyl 0等の熱
緩衝板1Oが接触している。 ざらに熱緩衝板1Oの背
面には銅製の陰極板11が配置されており、陰極板11
とCよ外囲器(図示せず)の一部を構成している。
8が形成され、カソード電極8上にはjyl 0等の熱
緩衝板1Oが接触している。 ざらに熱緩衝板1Oの背
面には銅製の陰極板11が配置されており、陰極板11
とCよ外囲器(図示せず)の一部を構成している。
一方、G T Oの陽極側表面を棉成し−Cいる1)型
エミツタ層1の表面にはW等の熱縁iΦJ(及12が合
金接着されており、該熱緩衝板12の他方の面には外囲
器の−allを構成してい・る銅製の陽極板13が圧接
されている。
エミツタ層1の表面にはW等の熱縁iΦJ(及12が合
金接着されており、該熱緩衝板12の他方の面には外囲
器の−allを構成してい・る銅製の陽極板13が圧接
されている。
、[前傾技術の問題点1
前記のごとぎ公知の半導体装;1テ1におい(は、製造
後もしくは使用中にメサ形の渦の中央部にd3いて絶縁
劣化を生じやすく、その結果、該i:’+の中央部附近
で絶縁破壊が起ってカソードとグー1〜とが短絡づ“る
という事故が生じやづかった。
後もしくは使用中にメサ形の渦の中央部にd3いて絶縁
劣化を生じやすく、その結果、該i:’+の中央部附近
で絶縁破壊が起ってカソードとグー1〜とが短絡づ“る
という事故が生じやづかった。
このように従来の半導体装置にJ5いてiil’iの中
央部附近に絶縁破壊を生じざUる除肉どじ−(以−ドの
ような種々の理由が考えられCいる。 例えば、熱緩衝
板1Oを加工、取扱う際に該熱緩衝板の表面に突起が生
じることがあるが、この突起が該jh−内に絶縁物7の
中に突き刺さると、その部分C絶縁劣化が起り、その結
果、カッ−]・とグー1・かλ0絡することがある。
央部附近に絶縁破壊を生じざUる除肉どじ−(以−ドの
ような種々の理由が考えられCいる。 例えば、熱緩衝
板1Oを加工、取扱う際に該熱緩衝板の表面に突起が生
じることがあるが、この突起が該jh−内に絶縁物7の
中に突き刺さると、その部分C絶縁劣化が起り、その結
果、カッ−]・とグー1・かλ0絡することがある。
このほか、絶縁物7の被覆厚さが不均一であると、絶縁
物7の厚さの薄い場所に絶縁破壊が生じることもあり、
また、ゲート電極5の厚さが均一でない場合にも同様な
伸出によって絶縁破壊を生じることがある。
物7の厚さの薄い場所に絶縁破壊が生じることもあり、
また、ゲート電極5の厚さが均一でない場合にも同様な
伸出によって絶縁破壊を生じることがある。
[発明の目的]
この発明の目的は、前記した短絡事故を生ずる恐れの少
ない、改良された半導体装置を提供することである。
ない、改良された半導体装置を提供することである。
「発明の概要」
木光明は、従来の半導体装置においてはゲート電極5の
中央部近傍の熱緩衝板とメサ)14底面どの間隔が狭く
なりやすく、このため渦中央81j近1力では絶縁破壊
が生じやJくなっCいるという現象に注目し−Cなされ
たものであり、本発明により改良された半導体装置は、
’(M中火部にグー1−電極を形成していないことを特
徴とするものである。 本発明の半導体装1mでは、溝
中央部にはグー1〜電極を配置ffシないことによりf
M中火部にお(プる絶縁破壊がはとluどなくなると同
時に渦中央部にdNプる絶縁物7の層厚を増加させるこ
とができ、その結果、例えば熱緩衝板1Oに生起した突
起か絶縁物7の突き刺ざった場合であってもグーl−と
カソードとの短絡を生じる恐れがほどんどなくなり、ま
た、絶縁物7の層厚の不均一があってもグー1へ・カソ
ード間の短絡は全く生じる恐れがなくなった。
中央部近傍の熱緩衝板とメサ)14底面どの間隔が狭く
なりやすく、このため渦中央81j近1力では絶縁破壊
が生じやJくなっCいるという現象に注目し−Cなされ
たものであり、本発明により改良された半導体装置は、
’(M中火部にグー1−電極を形成していないことを特
徴とするものである。 本発明の半導体装1mでは、溝
中央部にはグー1〜電極を配置ffシないことによりf
M中火部にお(プる絶縁破壊がはとluどなくなると同
時に渦中央部にdNプる絶縁物7の層厚を増加させるこ
とができ、その結果、例えば熱緩衝板1Oに生起した突
起か絶縁物7の突き刺ざった場合であってもグーl−と
カソードとの短絡を生じる恐れがほどんどなくなり、ま
た、絶縁物7の層厚の不均一があってもグー1へ・カソ
ード間の短絡は全く生じる恐れがなくなった。
[発明の実施例1
以−卜に第2図ないし第4図を参照して本発明の詳細な
説明する。 なお、第2図ないし第4図において第1図
と同−首号で表示された部分(31第1図の従来装置と
同一の部分である。
説明する。 なお、第2図ないし第4図において第1図
と同−首号で表示された部分(31第1図の従来装置と
同一の部分である。
第2図は本発明の第一の実施例であり、この実施例の半
導体装置て・・はゲ−1へ電極がメサ形のluの両側縁
部のみに配置された第−rx極14どり′1−電極15
との二つの部分からなつ−Cおり、該漏の中央部には電
極が設(]られCいない。 このため、該it4の中央
部にはゲート電極によるλ0絡が(Jとんどなくなり、
また、該中央部1ごJ3LSIる絶縁物7の層jワが従
来装置に比べて非常に厚くなるため、渦中央部にお【プ
る相対的絶縁耐力が従来菰119に比べて非常に大きく
なる。 従って溝内の絶縁物7の層厚が不均一な場合C
あっても絶縁破壊を起す恐れは全くなくなり、J、た、
熱緩衝板1Oに生じた突起が溝中央部の絶縁物7の層に
突き刺さることがあっても、溝内の大部分にはゲ−1・
電極が存在しないので短絡を生ずる恐れは少なくなる3
゜第3図は第2図の一部を実際に即して拡大した部分断
面図である。 この図に示されるJ、うに、実際には第
一電極14と第二電極15のそれぞれの幅は溝幅に比べ
て非常に狭く、溝内の大部分は絶縁物7の層で占められ
ており、電極はl:l’+の周縁部に治ったごく狭い帯
状部分に設(プられCいるにすぎない。
導体装置て・・はゲ−1へ電極がメサ形のluの両側縁
部のみに配置された第−rx極14どり′1−電極15
との二つの部分からなつ−Cおり、該漏の中央部には電
極が設(]られCいない。 このため、該it4の中央
部にはゲート電極によるλ0絡が(Jとんどなくなり、
また、該中央部1ごJ3LSIる絶縁物7の層jワが従
来装置に比べて非常に厚くなるため、渦中央部にお【プ
る相対的絶縁耐力が従来菰119に比べて非常に大きく
なる。 従って溝内の絶縁物7の層厚が不均一な場合C
あっても絶縁破壊を起す恐れは全くなくなり、J、た、
熱緩衝板1Oに生じた突起が溝中央部の絶縁物7の層に
突き刺さることがあっても、溝内の大部分にはゲ−1・
電極が存在しないので短絡を生ずる恐れは少なくなる3
゜第3図は第2図の一部を実際に即して拡大した部分断
面図である。 この図に示されるJ、うに、実際には第
一電極14と第二電極15のそれぞれの幅は溝幅に比べ
て非常に狭く、溝内の大部分は絶縁物7の層で占められ
ており、電極はl:l’+の周縁部に治ったごく狭い帯
状部分に設(プられCいるにすぎない。
第4図は本発明の第二の実施例である。 この実施例は
第−電4fi”+4と第二電極15どの間の)14底面
〈リ−なわち1つ型ベース層3の表面)に8102膜も
しくはS ! 3 N a膜等の絶縁膜16を被覆する
ことによっC溝中央部にお【ノる絶縁をざらに強化した
ものである。
第−電4fi”+4と第二電極15どの間の)14底面
〈リ−なわち1つ型ベース層3の表面)に8102膜も
しくはS ! 3 N a膜等の絶縁膜16を被覆する
ことによっC溝中央部にお【ノる絶縁をざらに強化した
ものである。
[発明の効果]
前記のごとき本発明の半導体装置を多数製作し、これに
ついて種々の試験及び使用を1Jつた結果、グー1へ・
カソードIMI短絡事故は従来装置6に比l\(1/1
0に低減することかわかった。
ついて種々の試験及び使用を1Jつた結果、グー1へ・
カソードIMI短絡事故は従来装置6に比l\(1/1
0に低減することかわかった。
以上のように、この発明によれば短絡小数を〈(−する
恐れの少ない、改良された゛1′−導イホ’41F:(
が提供される。 その結果、製品の(M tWi性か向
−1−すると同時に、製造歩留りも大幅に改;^され、
1歿造−lストの低減が可能となった。
恐れの少ない、改良された゛1′−導イホ’41F:(
が提供される。 その結果、製品の(M tWi性か向
−1−すると同時に、製造歩留りも大幅に改;^され、
1歿造−lストの低減が可能となった。
なd3、前記実施例はG T 0に関しくのJk説明さ
れているが、本発明はパワー1〜ランジスタ及びメ1ノ
形表面+14造の他の十埒体具買にb通用+1J 11
ヒC゛ある。
れているが、本発明はパワー1〜ランジスタ及びメ1ノ
形表面+14造の他の十埒体具買にb通用+1J 11
ヒC゛ある。
第1図は従来の゛市力用半導体菰:’fi 0) L゛
λン部縦部面断面図2図は本発明の第一実施例の縦[l
ii血図、第3図は第2図の一部を実際の装置別法に比
例して拡大した部分的拡大図、第4図は本発明のT 、
=実施例の縦断面図である。 1・・・P型エミッタ層、 2・・・N型ベース層、3
・・・P型ベース層、 4・・・N型エミツタ層、5・
・・グー1〜電極、 6・・・絶縁膜、 7・・・絶縁
物、8・・・カッ−1〜電極、 9・・・△1お、 1
0・・・熱緩衝板、 11・・・陰極板、 12・・・
熱緩衝板、13・・・陽極板、 14・・・第一電極、
15・・・第二?1ffi極、 16・・・絶縁膜。
λン部縦部面断面図2図は本発明の第一実施例の縦[l
ii血図、第3図は第2図の一部を実際の装置別法に比
例して拡大した部分的拡大図、第4図は本発明のT 、
=実施例の縦断面図である。 1・・・P型エミッタ層、 2・・・N型ベース層、3
・・・P型ベース層、 4・・・N型エミツタ層、5・
・・グー1〜電極、 6・・・絶縁膜、 7・・・絶縁
物、8・・・カッ−1〜電極、 9・・・△1お、 1
0・・・熱緩衝板、 11・・・陰極板、 12・・・
熱緩衝板、13・・・陽極板、 14・・・第一電極、
15・・・第二?1ffi極、 16・・・絶縁膜。
Claims (1)
- 【特許請求の範囲】 1 メツ形の溝が形成された素子表面を有するとともに
該溝の底面上に形成されたゲーj−電極を有した半導体
装置に83いて、該電極が該溝の周縁部に沿って延在す
る互いに隔置されl〔第−及び第二の電極に分割されて
おり、かつ該第−及び第二間の露出した該満の底面が絶
縁膜で被覆されていることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58239644A JPS60132366A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置 |
US06/682,838 US4618877A (en) | 1983-12-21 | 1984-12-18 | Power semiconductor device with mesa type structure |
CA000470519A CA1226072A (en) | 1983-12-21 | 1984-12-19 | Power semiconductor device with mesa type structure |
EP84115896A EP0146928B1 (en) | 1983-12-21 | 1984-12-20 | Power semiconductor device with mesa type structure |
DE8484115896T DE3484983D1 (de) | 1983-12-21 | 1984-12-20 | Leistungshalbleiteranordnung mit mesa-struktur. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58239644A JPS60132366A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60132366A true JPS60132366A (ja) | 1985-07-15 |
Family
ID=17047774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58239644A Pending JPS60132366A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4618877A (ja) |
EP (1) | EP0146928B1 (ja) |
JP (1) | JPS60132366A (ja) |
CA (1) | CA1226072A (ja) |
DE (1) | DE3484983D1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5181087A (en) * | 1986-02-28 | 1993-01-19 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
US4885630A (en) * | 1986-10-27 | 1989-12-05 | Electric Power Research Institute | High power multi-layer semiconductive switching device having multiple parallel contacts with improved forward voltage drop |
JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
IT1234517B (it) * | 1988-05-05 | 1992-05-19 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore bipolare di potenza e procedimento per la sua fabbricazione |
DE58905844D1 (de) * | 1989-02-02 | 1993-11-11 | Asea Brown Boveri | Druckkontaktiertes Halbleiterbauelement. |
SE470226B (sv) * | 1991-07-01 | 1993-12-06 | Asea Brown Boveri | GTO-tyristor jämte förfarande för framställning av en GTO- tyristor |
DE4309763C1 (de) * | 1993-03-25 | 1994-05-05 | Siemens Ag | GTO-Thyristor |
US5472914A (en) * | 1994-07-14 | 1995-12-05 | The United States Of America As Represented By The Secretary Of The Air Force | Wafer joined optoelectronic integrated circuits and method |
US5494833A (en) * | 1994-07-14 | 1996-02-27 | The United States Of America As Represented By The Secretary Of The Air Force | Backside illuminated MSM device method |
JP3277075B2 (ja) * | 1994-09-07 | 2002-04-22 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
DE10147887C2 (de) * | 2001-09-28 | 2003-10-23 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement mit einem Kontakt, der eine Mehrzahl von voneinander beabstandeten Kontaktstellen umfaßt |
JP5085881B2 (ja) * | 2006-04-20 | 2012-11-28 | 三菱電機株式会社 | 半導体素子 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2254879B1 (ja) * | 1973-12-12 | 1977-09-23 | Alsthom Cgee | |
JPS5312270A (en) * | 1976-07-21 | 1978-02-03 | Internatl Rectifier Corp Japan Ltd | Pressrue-contact type semiconductor control unit |
JPS5382278A (en) * | 1976-12-28 | 1978-07-20 | Toshiba Corp | Production of semiconductor device |
JPS5457976A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Thyristor |
JPS5929143B2 (ja) * | 1978-01-07 | 1984-07-18 | 株式会社東芝 | 電力用半導体装置 |
JPS5766667A (en) * | 1980-10-09 | 1982-04-22 | Toshiba Corp | Semiconductor device |
DE3274035D1 (en) * | 1981-04-30 | 1986-12-04 | Toshiba Kk | Semiconductor device having a plurality of element units operable in parallel |
JPS5871657A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
JPS5871656A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | 圧接型半導体装置 |
-
1983
- 1983-12-21 JP JP58239644A patent/JPS60132366A/ja active Pending
-
1984
- 1984-12-18 US US06/682,838 patent/US4618877A/en not_active Expired - Lifetime
- 1984-12-19 CA CA000470519A patent/CA1226072A/en not_active Expired
- 1984-12-20 DE DE8484115896T patent/DE3484983D1/de not_active Expired - Lifetime
- 1984-12-20 EP EP84115896A patent/EP0146928B1/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4618877A (en) | 1986-10-21 |
EP0146928B1 (en) | 1991-08-28 |
EP0146928A2 (en) | 1985-07-03 |
EP0146928A3 (en) | 1987-08-26 |
DE3484983D1 (de) | 1991-10-02 |
CA1226072A (en) | 1987-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60132366A (ja) | 半導体装置 | |
JPS5598858A (en) | Gate turn-off thyristor | |
US3440501A (en) | Double-triggering semiconductor controlled rectifier | |
JPS57172765A (en) | Electrostatic induction thyristor | |
JP2582724Y2 (ja) | 絶縁ゲート型半導体素子 | |
JPS57138175A (en) | Controlled rectifier for semiconductor | |
JPS60186058A (ja) | 半導体切り換え装置 | |
JPS5923115B2 (ja) | メサ型半導体装置 | |
JPS6226582B2 (ja) | ||
JP3117215B2 (ja) | 圧接型半導体装置 | |
JPS61182259A (ja) | ゲ−トタ−ンオフサイリスタ | |
JPS611053A (ja) | 半導体装置 | |
JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
JPS60957B2 (ja) | 半導体装置の製法 | |
JPS60111444A (ja) | 加圧接触型半導体装置 | |
JPS5927572A (ja) | ゲ−トタ−ンオフサイリスタ | |
JPS6279668A (ja) | 平形半導体装置 | |
JPH088419A (ja) | 半導体装置 | |
JPS59172242A (ja) | 圧接構造型半導体装置 | |
JPS5468162A (en) | Semiconductor device | |
JPS60154564A (ja) | 半導体装置 | |
JPS5914671A (ja) | 増巾ゲ−トサイリスタ装置 | |
JPS5640277A (en) | Semiconductor device | |
JPS5790976A (en) | Thyristor | |
JPS6329408B2 (ja) |