JPS59172242A - 圧接構造型半導体装置 - Google Patents
圧接構造型半導体装置Info
- Publication number
- JPS59172242A JPS59172242A JP4586683A JP4586683A JPS59172242A JP S59172242 A JPS59172242 A JP S59172242A JP 4586683 A JP4586683 A JP 4586683A JP 4586683 A JP4586683 A JP 4586683A JP S59172242 A JPS59172242 A JP S59172242A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- central part
- plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、圧接（１４造型半導体装置に係り、特に、半
導体基板の電極面に均一な加圧力が付与されるにうにし
た圧接構造型半導体装置に関する。
導体基板の電極面に均一な加圧力が付与されるにうにし
た圧接構造型半導体装置に関する。
［発明の技術的背景とその問題点］
大電力用トランジスタや大電力用高周波サイリスク等の
半導体装置にお（Ｊる圧接構造は、たとえば第１図に示
す構造を有している。
半導体装置にお（Ｊる圧接構造は、たとえば第１図に示
す構造を有している。
ずなわら、あらかじめｌ−ランリスク、サイリスタ等の
所定の構造に形成した半導体基板１の裏側にこの基板１
の熱膨張係数に近似した熱膨張係数を有する金属、たと
えばモリブデン（ＭＯ）タングステン（Ｗ）等の第１の
温度補償板２をアルミニューム箔を介して固着合金化し
、半導体ペレットを構成する。
所定の構造に形成した半導体基板１の裏側にこの基板１
の熱膨張係数に近似した熱膨張係数を有する金属、たと
えばモリブデン（ＭＯ）タングステン（Ｗ）等の第１の
温度補償板２をアルミニューム箔を介して固着合金化し
、半導体ペレットを構成する。
この温度補償板２の外側に熱的および電気的に伝導率の
高い、たとえば銅等の金属で形成した電極ボスト５を配
置する。
高い、たとえば銅等の金属で形成した電極ボスト５を配
置する。
一方、半導体ペレットの半導体基板側には第２の温度補
償板３を積層し、その外側に電極ボスト４を配置づ−る
。
償板３を積層し、その外側に電極ボスト４を配置づ−る
。
この電極ボス１〜４，５の外側から加圧力を加えるもの
であるが、この加圧力が均一に半導体基板１に加わらず
電気的特性を損ねる等の点で問題がある。
であるが、この加圧力が均一に半導体基板１に加わらず
電気的特性を損ねる等の点で問題がある。
すなわち、半導体基板１の裏面側に配置される温度補償
板２が合金化過程の加熱によって図示のように反ってし
まうのが一般的である。
板２が合金化過程の加熱によって図示のように反ってし
まうのが一般的である。
この状態で加圧力を加えても電極ボスト４，５ど均一に
接触しないために半導体基板１には均一な加圧力が付与
されない。
接触しないために半導体基板１には均一な加圧力が付与
されない。
一般にこの現象を緩和するために銀（Ａ（＋ ）板等の
柔軟金属板６が半導体ペレットと電極ボス１〜５との間
、および前記基板１の表面側に配置された第２の温度補
償板３と電極ボス１〜４どの間に挿入される。
柔軟金属板６が半導体ペレットと電極ボス１〜５との間
、および前記基板１の表面側に配置された第２の温度補
償板３と電極ボス１〜４どの間に挿入される。
しかしながら、大電力用１ヘランジスタや大電力用高周
波ザイリスタでは半導体基板１の表面側、すなわち−主
面側に第１電極となるカソード電極あるいはエミッタ電
極と第２電極となるゲー１へ電極、あるいはベース電極
とが、−主面に互いに段差を設（′Ｊられて形成され、
しかも微細に入り組んでいるために、単に柔軟金属を挿
入しただけでは不均一な加圧ノコを吸収しぎれずに加圧
力が強く加わる半導体ペレットの中心部分のカソード電
極を形成している金属がつぶれ、両電極間の短絡事故を
眉来するおそれがあった。
波ザイリスタでは半導体基板１の表面側、すなわち−主
面側に第１電極となるカソード電極あるいはエミッタ電
極と第２電極となるゲー１へ電極、あるいはベース電極
とが、−主面に互いに段差を設（′Ｊられて形成され、
しかも微細に入り組んでいるために、単に柔軟金属を挿
入しただけでは不均一な加圧ノコを吸収しぎれずに加圧
力が強く加わる半導体ペレットの中心部分のカソード電
極を形成している金属がつぶれ、両電極間の短絡事故を
眉来するおそれがあった。
［発明の目的］
本発明は、上記の事情に基づきなされたもので、第１電
極および第２電極がその一主面に形成された半導体基板
に電極ポストを介して均一な加圧力が（ｔ ’Ｊされる
ようにした圧接構造型半導体装置を提供することを目的
とする。
極および第２電極がその一主面に形成された半導体基板
に電極ポストを介して均一な加圧力が（ｔ ’Ｊされる
ようにした圧接構造型半導体装置を提供することを目的
とする。
［発明の概要コ
本発明は、その−主面上に段差を設けて互いに入り組む
ように配置された第１電極および第２電極を有する半導
体ペレツ１へと、この半導体ペレツ１〜の少なくとも前
記−主面側に配置され、半導体基板の熱膨張係数に近似
した熱膨張係数を有する金属をΔ１箔を介して固着合金
化により形成した温度補償板と、この温度補償板の外側
に配置された柔軟金属板と、これらの外側に配置された
一対の電極ボス］へとを有し、この電極ポストを介して
前記半導体基板に加圧力をイ」与する圧接構造型半導体
装置において、前記電極ボス１〜、前記柔軟金属板、前
記温度補償板の構成部Ｈのいずれか１つもしくは２つ以
上の構成部材にその中心部から半径方向外周に向って漸
次間隔の異なる加圧力均一化手段を設けたことを特徴と
する圧接構造型半導体装置である。
ように配置された第１電極および第２電極を有する半導
体ペレツ１へと、この半導体ペレツ１〜の少なくとも前
記−主面側に配置され、半導体基板の熱膨張係数に近似
した熱膨張係数を有する金属をΔ１箔を介して固着合金
化により形成した温度補償板と、この温度補償板の外側
に配置された柔軟金属板と、これらの外側に配置された
一対の電極ボス］へとを有し、この電極ポストを介して
前記半導体基板に加圧力をイ」与する圧接構造型半導体
装置において、前記電極ボス１〜、前記柔軟金属板、前
記温度補償板の構成部Ｈのいずれか１つもしくは２つ以
上の構成部材にその中心部から半径方向外周に向って漸
次間隔の異なる加圧力均一化手段を設けたことを特徴と
する圧接構造型半導体装置である。
［発明の実施例］
第２図は、本発明に係る圧接構造型半導体装置の一実施
例を示す概略構成図である。
例を示す概略構成図である。
なお、この実施例では、大電力用高周波ザイリスタの例
について説明する。
について説明する。
同図において半導体基板１０は、あらかじめ通常の拡散
技術によってＰｅ 、Ｎｂ 、Ｐｂ 、Ｎｃの４層が形
成され、この基板１０の一主面にはカソード電（Φ１７
およびゲー１へ電極１８が互いに段差を設りられ、かつ
、それらの電極１７および１８が互いに入り組んだ形状
に形成される。
技術によってＰｅ 、Ｎｂ 、Ｐｂ 、Ｎｃの４層が形
成され、この基板１０の一主面にはカソード電（Φ１７
およびゲー１へ電極１８が互いに段差を設りられ、かつ
、それらの電極１７および１８が互いに入り組んだ形状
に形成される。
上記の半導体基板１０の裏面側にはＡ１箔を介して第１
の温度補償板１２が台金付され半導体ペレットを構成す
る。
の温度補償板１２が台金付され半導体ペレットを構成す
る。
この構成から成る半導体ペレットは、図示のように半導
体基板側の面の中心部が周辺部より凸状に反りが発生し
ている。
体基板側の面の中心部が周辺部より凸状に反りが発生し
ている。
次に、電極ポスト１４の内側面には中心部から外周に向
って相になるにうに、溝もしくは小孔を適当な深さに形
成する。なお、溝は同心円状の形状でも良いし、放射状
でも良い。
って相になるにうに、溝もしくは小孔を適当な深さに形
成する。なお、溝は同心円状の形状でも良いし、放射状
でも良い。
一方、電極ボス１〜１５には、電極ボスト１４とは反対
に中心部がＪｌ’ｌで外周に向って密になるように溝も
しくは小孔を形成する。
に中心部がＪｌ’ｌで外周に向って密になるように溝も
しくは小孔を形成する。
このように形成されている一対の電極ボス１へ１４、．
１５の間に柔軟金属板１Ｇ、半導体ペレット、第２のン
晶度補（ａ板１３、柔軟金属板１６を積層して挿入する
。
１５の間に柔軟金属板１Ｇ、半導体ペレット、第２のン
晶度補（ａ板１３、柔軟金属板１６を積層して挿入する
。
以上のように構成した半導体装置を加圧すると、電極ポ
スト１４側では、半導体ペレッ１への中心部がまず加圧
されるが、電極ポストの内側に設けた上記の溝もしくは
小孔へ柔軟金属が入り込むため、中心部の加圧力が緩和
される。
スト１４側では、半導体ペレッ１への中心部がまず加圧
されるが、電極ポストの内側に設けた上記の溝もしくは
小孔へ柔軟金属が入り込むため、中心部の加圧力が緩和
される。
一方、電極ポスト１５側においては半導体ペレットの周
辺部の方が中心部より加圧力が人ぎくなるが上記と同様
の作用により柔軟金属１６の周辺部が電極ボス］・１５
の満もしくは小孔に入り込むので加圧力は緩和されると
同時に半導体ペレットの中心部の接触状態が良好になる
。
辺部の方が中心部より加圧力が人ぎくなるが上記と同様
の作用により柔軟金属１６の周辺部が電極ボス］・１５
の満もしくは小孔に入り込むので加圧力は緩和されると
同時に半導体ペレットの中心部の接触状態が良好になる
。
したがって、半導体ペレットの反りに応じて、厚さ約１
ｍｍの第２の濃度補償板１３は反り、半導体ペレッ１〜
中心部の電極１７には過大な加圧力が加わらず、加圧力
の均一化が図られる。
ｍｍの第２の濃度補償板１３は反り、半導体ペレッ１〜
中心部の電極１７には過大な加圧力が加わらず、加圧力
の均一化が図られる。
上記と同様の着眼により半導体ペレットと両電極ポスト
１４．１５間に介在される柔軟金属板１６にその中心部
から半径方向外周に向って漸次間隔の異なる溝もしくは
小孔を設けても良い。
１４．１５間に介在される柔軟金属板１６にその中心部
から半径方向外周に向って漸次間隔の異なる溝もしくは
小孔を設けても良い。
なお、この場合、柔軟金属板１６は、一般的に板厚の薄
いものを使用するので前記構成の小孔を設（プるのが視
実的である。
いものを使用するので前記構成の小孔を設（プるのが視
実的である。
さらに、前記第２の温度補償板１３に前記と同様の構成
の溝もしくは小孔を設けても良い。
の溝もしくは小孔を設けても良い。
これら柔軟金属板１６、温度補償板１３に溝もしくは小
孔を形成するにはプレス等の機械を用いてそれらを所定
の大きさにする際に同時に行なえば良い。
孔を形成するにはプレス等の機械を用いてそれらを所定
の大きさにする際に同時に行なえば良い。
したがって特に工数を増加させることもない。
また、半導体ペレットの反りが小さい場合には、−１二
記の加圧力均一化手段は半導体ペレツ１〜の半導体基板
側のみ、すなわら、電極ポスト１４、図示上側の柔軟金
属板１６、温度補償板１３のいずれか１つもしくは２つ
以上に採用すれば良い。
記の加圧力均一化手段は半導体ペレツ１〜の半導体基板
側のみ、すなわら、電極ポスト１４、図示上側の柔軟金
属板１６、温度補償板１３のいずれか１つもしくは２つ
以上に採用すれば良い。
なお、小孔は透孔または有底のものでも良い。
［発明の効果１
以上のように本発明は、合金付時の加熱に伴って反り返
った半導体ペレットの加圧（幾構において、加圧力不均
衡を是正するために、強く加わる加圧中心部の加圧ノコ
が逃げるような加圧均一化手段を設けたので、半導体基
板の表面に形成された電極金属のつぶれ等による第１電
極および第２電極間の短絡事故が防止され半導体装置の
電気的特性を損ねることもない。
った半導体ペレットの加圧（幾構において、加圧力不均
衡を是正するために、強く加わる加圧中心部の加圧ノコ
が逃げるような加圧均一化手段を設けたので、半導体基
板の表面に形成された電極金属のつぶれ等による第１電
極および第２電極間の短絡事故が防止され半導体装置の
電気的特性を損ねることもない。
なお、本発明の実施例では大電力用高周波サイリスタの
例について説明したが、勿論これに限定されるものでは
なく、大電力用トランジスタ等広く圧接構造型半導体装
置に適用できることは言うまでもない。
例について説明したが、勿論これに限定されるものでは
なく、大電力用トランジスタ等広く圧接構造型半導体装
置に適用できることは言うまでもない。
また、第１図および第２図おいてその電極ポストの周辺
にある封止部材は省略した。
にある封止部材は省略した。
また、電極ポスト１４の中心部の大きな四部はゲート電
極端子取り出し用のもので、本発明の加圧均一化手段の
ためのものではない。
極端子取り出し用のもので、本発明の加圧均一化手段の
ためのものではない。
第１図は、圧接構造型半導体装置の概略構成図、第２図
は、本発明に係る圧接構造型半導体装置の概略構成図で
ある。 １０・・・半導体基板 １２．１３・・・温度補償板 １４・・・カソード電極ポスト １５・・・アノード電極ポスト １６・・・柔軟金属板 ２０・・・溝もしくは小孔 出願代理人 弁理士 菊 池 五 部
は、本発明に係る圧接構造型半導体装置の概略構成図で
ある。 １０・・・半導体基板 １２．１３・・・温度補償板 １４・・・カソード電極ポスト １５・・・アノード電極ポスト １６・・・柔軟金属板 ２０・・・溝もしくは小孔 出願代理人 弁理士 菊 池 五 部
Claims (2)
- （１）半導体基板と第１の温度補償板がｆｆｉ Ｂ Ｉ
ｉ！ｉ１着され、前記半導体基板の表面に段差を設りて
互いに入り組むＪ：うに配置された第１電極および第２
電極を有づ−る半導体ペレットの上記半導体基板側に第
２の温度補償板と柔軟金属板とを順次積層するどどもに
、これら積層した面外側に一対の電極ボス１〜を有し、
この電極ポストを介して前記半＞〃体ペレッ１〜に加圧
力を付与する半導体装置において、少なくとも前記電極
ボス１−内側、前記柔軟金属板、前記第２の温度補償板
のいずれか１つもしくは２つ以上の構成部（Ａの表面に
中心部から半径方向外周に向って漸次間隔の異なる四部
を形成し、加圧均一化手段どじたことを特徴とする圧接
構造へり半導体装置。 - （２）前記加圧均一化手段どしての凹部は、漏もしくは
小孔である特許請求の範囲第１項記載の圧接構造型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4586683A JPS59172242A (ja) | 1983-03-22 | 1983-03-22 | 圧接構造型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4586683A JPS59172242A (ja) | 1983-03-22 | 1983-03-22 | 圧接構造型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172242A true JPS59172242A (ja) | 1984-09-28 |
Family
ID=12731125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4586683A Pending JPS59172242A (ja) | 1983-03-22 | 1983-03-22 | 圧接構造型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172242A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07279453A (ja) * | 1994-04-13 | 1995-10-27 | Emoto Kogyo Kk | ユニットバスルーム |
-
1983
- 1983-03-22 JP JP4586683A patent/JPS59172242A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07279453A (ja) * | 1994-04-13 | 1995-10-27 | Emoto Kogyo Kk | ユニットバスルーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405107B2 (en) | Semiconductor device, method and apparatus for fabricating the same | |
| US4482912A (en) | Stacked structure having matrix-fibered composite layers and a metal layer | |
| JP3180863B2 (ja) | 加圧接触形半導体装置およびその組立方法 | |
| US5585672A (en) | Semiconductor module with an improved heat sink/insulation plate arrangement | |
| JP2739970B2 (ja) | 圧接型半導体装置 | |
| US4918514A (en) | Press-contact type semiconductor device | |
| US3379937A (en) | Semiconductor circuit assemblies | |
| US2907935A (en) | Junction-type semiconductor device | |
| JPS60132366A (ja) | 半導体装置 | |
| JPS59172242A (ja) | 圧接構造型半導体装置 | |
| JP7239051B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0246742A (ja) | 圧接平型半導体装置 | |
| JPH03222365A (ja) | 半導体装置 | |
| JPS5871658A (ja) | 圧接型半導体装置 | |
| JPH11274185A (ja) | 圧接型半導体装置、及びこれを用いた変換器 | |
| JP2835121B2 (ja) | 圧力接触半導体素子 | |
| JPS59134876A (ja) | 半導体装置 | |
| JPH0974110A (ja) | 半導体装置 | |
| JPS6226582B2 (ja) | ||
| JPS58215041A (ja) | 半導体装置 | |
| JPH07254669A (ja) | 圧接型半導体装置 | |
| JPH04165661A (ja) | 樹脂封止型半導体装置 | |
| JPS598364A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP3258146B2 (ja) | 半導体装置 | |
| JPS58164264A (ja) | 半導体装置 |