JP7239051B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7239051B2
JP7239051B2 JP2022504390A JP2022504390A JP7239051B2 JP 7239051 B2 JP7239051 B2 JP 7239051B2 JP 2022504390 A JP2022504390 A JP 2022504390A JP 2022504390 A JP2022504390 A JP 2022504390A JP 7239051 B2 JP7239051 B2 JP 7239051B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
bonding
support member
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504390A
Other languages
English (en)
Other versions
JPWO2021177292A1 (ja
Inventor
朝仁 岩重
剛 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of JPWO2021177292A1 publication Critical patent/JPWO2021177292A1/ja
Application granted granted Critical
Publication of JP7239051B2 publication Critical patent/JP7239051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32053—Shape in top view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

関連出願への相互参照
本出願は、２０２０年３月４日に出願された日本特許出願番号２０２０－３６９３９号に基づくもので、ここにその記載内容が参照により組み入れられる。
本開示は、対向する第１支持部材と第２支持部材との間に半導体チップが配置された半導体装置およびその製造方法に関する。
従来より、対向する第１支持部材と第２支持部材との間に半導体チップが配置され、半導体チップと第１支持部材との間に下層接合部材が配置されると共に、半導体チップと第２支持部材との間に上層接合部材が配置された半導体装置が提案されている。この場合、下層接合部材および上層接合部材は、銀等の加圧焼結層で構成されることにより、半導体チップと第１、第２支持部材との間の接合信頼性や熱伝導性の向上を図ることができる。
しかしながら、半導体チップがＭＯＳＦＥＴ素子やＩＧＢＴ素子等の半導体素子が形成されたものである場合、半導体チップは、第２支持部材側である一面側に一面電極が形成されると共にゲート配線等が形成される。このため、半導体チップの一面側は、一面電極およびゲート配線等によって構成される凸部が形成された状態となっている。なお、半導体チップのうちの第１支持部材側である他面側は、全体に他面電極が形成され、平坦な状態となっている。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略であり、ＩＧＢＴは、Insulated Gate Bipolar Transistorの略である。
この場合、例えば、半導体チップの一面側に上層接合部材を構成する上層接合材料を介して第２支持部材を配置し、加熱、加圧して加圧焼結層で構成される上層接合部材を構成しつつ、上層接合部材と第２支持部材とを接合しようとすると、半導体チップの凸部に応力が集中する可能性がある。したがって、半導体チップが破壊される可能性がある。
このため、例えば、非特許文献１には、次の製造方法が提案されている。すなわち、この製造方法では、第２支持部材として、半導体チップの凸部に対応する溝部が形成されたものを用意する。次に、第２支持部材のうちの溝部が形成された部分と異なる部分に、加圧焼結層を構成するための焼結シートを配置する。続いて、半導体チップ上に、凸部と第２支持部材の溝部とが対向するように、焼結シートを介して第２支持部材を配置する。具体的には、第２支持部材の溝部内に半導体チップの凸部が収容されると共に、第２支持部材と半導体チップの凸部とが接触しないように、半導体チップ上に第２支持部材を配置する。その後、加熱、加圧することにより、焼結シートから加圧焼結層で構成される上層接合部材を構成しつつ、半導体チップと第２支持部材とを上層接合部材を介して接合する。
これによれば、半導体チップの凸部と第２支持部材とが離れて配置されるため、加圧した際、半導体チップの凸部に応力が集中することを抑制できる。このため、半導体チップが破壊されることを抑制できる。
なお、下層接合部材は、例えば、第１支持部材上に、下層接合部材を構成する下層接合材料を介して半導体チップを配置し、加熱しつつ緩衝部材を介して加圧することによって構成される。この場合は、緩衝部材を介して加圧されるため、半導体チップの凸部に応力が集中することが抑制される。
Gustavo Greca, Paul Salerno, Jeffrey Durham, Francois Le Henaff, Jean Claude Harel, Johan Hamelink, Weikun He著、「View All Authors Double Side Sintered IGBT 650V/ 200A in a TO-247 Package for Extreme Performance and Reliability」、Electronics Packaging Technology Conference予稿集、２０１６年
しかしながら、上記の非特許文献１の製造方法では、半導体チップが反っている場合、第２支持部材が凸部と接触する可能性がある。そして、この状態で加圧すると、接合される部分の全体が均一に加圧されずに凸部に応力が集中する可能性があり、半導体チップが破壊される可能性がある。
このため、例えば、第２支持部材の溝部を大きくすることにより、半導体チップが反ったとしても凸部と第２支持部材とが接触しないようにすることも考えられる。しかしながら、この方法では、第２支持部材（すなわち、上層接合部材）と半導体チップとの接合面積が小さくなり、接合信頼性および熱伝導性が低下してしまう可能性がある。
本開示は、半導体チップが破壊されることを抑制しつつ、接合信頼性および熱伝導性を向上できる半導体装置およびその製造方法を提供することを目的とする。
本開示の１つの観点によれば、半導体装置の製造方法は、一面および一面と反対側の他面を有し、一面側に凸部が構成された半導体チップを用意することと、半導体チップの他面が第１支持部材と対向するように、第１支持部材と半導体チップの他面とを加圧焼結層を含む下層接合部材を介して接合することと、半導体チップの一面が第２支持部材と対向するように、第２支持部材と半導体チップの一面とを加圧焼結層を含む上層接合部材を介して接合することと、を行い、上層接合部材を介して接合することでは、半導体チップの一面上に、焼結材料を含む第１構成材料が加圧焼結されることで構成され、凸部の間に入り込むと共に凸部と接触しており、半導体チップ側と反対側の面が平坦化された事前接合層を配置することと、事前接合層上に、焼結材料を含む第２構成材料を介して第２支持部材を配置することと、加熱しながら加圧して第２構成材料を加圧焼結することにより、事前接合層と共に上層接合部材を構成することと、を行う。
これによれば、半導体チップ側と反対側の面が平坦化された事前接合層が配置されているため、第２構成材料から加圧して事前接合層と共に上層接合部材を構成する際、事前接合層には、接合される部分の全体が均一に加圧される。このため、半導体チップの凸部に応力が集中することを抑制でき、半導体チップが破壊されることを抑制できる。また、上層接合部材（すなわち、事前接合層）は、凸部の間に入り込むと共に凸部と接触するように配置される。このため、上層接合部材と半導体チップとの接合面積の向上を図ることのできる半導体装置が製造される。したがって、半導体チップと第２支持部材との接合信頼性および熱伝導性の向上を図ることのできる半導体装置を製造できる。
また、本開示の別の観点によれば、半導体装置は、第１支持部材と、第２支持部材と、一面および一面と反対側の他面を有し、一面側に凸部が構成され、一面が第１支持部材と対向すると共に他面が第２支持部材と対向する状態で第１支持部材と第２支持部材との間に配置される半導体チップと、第１支持部材と半導体チップとの間に配置され、加圧焼結層で構成される下層接合部材と、第２支持部材と半導体チップとの間に配置された上層接合部材と、を備え、上層接合部材は、中間金属層と、第１支持部材と第２支持部材との積層方向において中間金属層を挟むように配置され、加圧焼結層で構成される焼結層とを有し、半導体チップ側の焼結層は、半導体チップと中間金属層とを接合すると共に、凸部の間に入り込みつつ凸部と接触するように配置され、第２支持部材側の焼結層は、中間金属層と第２支持部材とを接合し、中間金属層は、焼結層よりも原子密度が低い焼結層とされている。
これによれば、上層接合部材（すなわち、事前接合層）は、凸部の間に入り込むと共に凸部と接触するように配置されている。このため、上層接合部材と半導体チップとの接合面積の向上を図ることができる。したがって、半導体チップと第２支持部材との接合信頼性および熱伝導性の向上を図ることができる。
また、上層接合部材は、中間金属層を有している。そして、中間金属層を銀や銅の焼結層で構成すると共に、当該焼結層が中間金属層を挟む焼結層よりも原子密度が低くなるようにした場合には、中間金属層を低弾性率な接合層とできる。このため、半導体チップへの発生応力を低減でき、信頼性の向上を図ることができる。また、中間金属層が低弾性率な接合層とされている場合には、中間金属層の強度が小さくなる。このため、半導体装置に何らかの不具合が発生した際には、中間金属層が破壊されることで半導体チップが破壊されることを抑制できる。さらに、上層接合部材は、中間金属層を有しているため、厚さの調整がし易くなり、設計の自由度の向上を図ることができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置の断面図である。 図１に示す半導体装置の製造工程を示す断面図である。 図２Ａに続く半導体装置の製造工程を示す断面図である。 図２Ｂに続く半導体装置の製造工程を示す断面図である。 図２Ｃに続く半導体装置の製造工程を示す断面図である。 図２Ｄに続く半導体装置の製造工程を示す断面図である。
以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態の半導体装置は、図１に示されるように、第１支持部材１０、第２支持部材２０、および半導体チップ３０を備えた構成とされている。また、半導体装置は、下層接合部材４０および上層接合部材５０等を備えた構成とされている。
第１支持部材１０は、例えば、ＤＢＣ（Direct Bonded Copperの略）基板、ＡＭＢ（Active Metal brazed Copperの略）基板、ヒートシンク等で構成されている。第２支持部材２０は、例えば、ＤＢＣ基板、ＡＭＢ基板、ヒートシンク、ターミナル等で構成されている。
半導体チップ３０は、シリコンや炭化珪素シリコン等を用いて構成されており、例えば、ＭＯＳＦＥＴ素子やＩＧＢＴ素子等の半導体素子が形成されている。そして、半導体チップ３０は、詳細な構成の説明については省略するが、一面３０ａと他面３０ｂと間に電流が流れるように、一面３０ａ側に一面電極およびゲート配線等が形成され、他面３０ｂ側に他面電極が形成されている。
また、本実施形態の半導体チップ３０は、一面３０ａ側が凸となるように反った状態となっている。そして、半導体チップ３０の一面３０ａ側は、一面電極やゲート配線等の異なる部材が形成されているため、凸部３１が形成された状態となっている。つまり、半導体チップ３０は、一面３０ａ側が凸となるように反りつつ、当該一面に凸部３１が形成された状態となっている。例えば、半導体チップ３０の一面３０ａ側は、ゲート配線が保護膜に被覆された部分が凸部３１となり、凸部３１の外表面が保護膜にて構成されている。そして、半導体チップ３０の一面３０ａ側は、一面電極が凸部３１（すなわち、保護膜）から露出した状態となっている。一方、半導体チップ３０の他面３０ｂ側は、全体的に他面電極が形成されている。以下では、半導体チップ３０の一面３０ａ側の凸部３１を、単に半導体チップ３０の凸部３１ともいう。
そして、半導体チップ３０は、他面３０ｂが第１支持部材１０と対向すると共に一面３０ａが第２支持部材２０と対向する状態で第１支持部材１０と第２支持部材２０との間に配置されている。
下層接合部材４０は、第１支持部材１０と半導体チップ３０との間において、第１支持部材１０と半導体チップ３０の他面３０ｂ側に形成されている他面電極とを電気的、機械的に接続するように配置されている。本実施形態では、下層接合部材４０は、銀粒子が加圧焼結された加圧焼結層で構成されている。
上層接合部材５０は、第２支持部材２０と半導体チップ３０との間において、第２支持部材２０と半導体チップ３０の一面３０ａ側に形成されている一面電極とを電気的、機械的に接続するように配置されている。
具体的には、上層接合部材５０は、第１加圧焼結層６１、中間金属層７１、第２加圧焼結層６２、中間金属層７２、第３加圧焼結層６３が半導体チップ３０側から順に積層された構成とされている。つまり、上層接合部材５０は、第１支持部材１０と第２支持部材２０との積層方向において、中間金属層７１、７２が第１～第３加圧焼結層６１～６３で挟まれた状態となっている。
なお、本実施形態では、第１～第３加圧焼結層６１～６３は、銀粒子が加圧焼結された加圧焼結層で構成されている。中間金属層７１、７２は、銀のバルク金属層によって構成されており、第１～第３加圧焼結層６１～６３よりも原子密度が高くなっている。
そして、上層接合部材５０は、第１加圧焼結層６１が半導体チップ３０の隣合う凸部３１の間を埋め込むように、隣合う凸部３１の間に入り込みつつ、凸部３１と接触するように配置されている。つまり、半導体チップ３０は、隣合う凸部３１の間から露出する部分（例えば、一面電極）の全体が第１加圧焼結層６１と接合されている。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図２Ａ～図２Ｅを参照しつつ説明する。なお、以下の製造方法は、ＢＥＳｉＰ（Build Even Surface in Processの略）法とも称され得る。
まず、図２Ａに示されるように、一面３０ａ側に凸部３１が形成された半導体チップ３０を用意する。なお、本実施形態の半導体チップ３０は、上記のように、一面３０ａ側が凸となる状態で反っている。つまり、本実施形態の半導体チップ３０は、一面３０ａ側が凸となるように反りつつ、当該一面３０ａに凸部３１が形成された状態となっている。
そして、第１支持部材１０上に、焼結材料としての銀粒子を含む下層シート１００を介して半導体チップ３０を配置する。本実施形態では、半導体チップ３０の他面３０ｂに下層シート１００を転写しておき、当該下層シート１００を介して第１支持部材１０上に半導体チップ３０を配置する。この場合、搬送時等に各部材がずれることを抑制するため、第１支持部材１０と下層シート１００との間に滑り止め用のタック材を配置するようにしてもよい。タック材は、例えば、焼結銀ペーストや、当該焼結銀ペーストを構成するための溶媒等が用いられる。
なお、本実施形態では、下層シート１００が下層接合材料に相当する。また、半導体チップ３０の他面３０ｂに下層シート１００を転写する場合、例えば、次の方法が採用される。すなわち、まず、下層シート１００を構成するための銀粒子を含む焼結材料を治具上等に配置する。この場合、焼結材料は、ペースト状であってもよいし、シート状であってもよい。そして、半導体チップ３０の他面３０ｂを焼結材料に接触させ、加熱しながら加圧する。これにより、半導体チップ３０の他面３０ｂに焼結材料が転写され、半導体チップ３０の他面３０ｂに下層シート１００が配置される。なお、転写する際の加熱温度や加圧力は、転写された下層シート１００が未焼結の状態となるように調整される。
次に、図２Ｂに示されるように、半導体チップ３０の一面３０ａ側に、第１構成材料１１０を配置する。本実施形態では、第１構成材料１１０は、焼結材料としての銀粒子を含む第１シート１１１および第２シート１１２と、支持層となる中間金属層７１とを有し、第１シート１１１と第２シート１１２との間に中間金属層７１が配置された構成とされている。つまり、本実施形態の第１構成材料１１０は、取り扱いに優れるプリフォーム形態の材料を実現するため、支持層となる中間金属層７１の表裏面に、第１シート１１１および第２シート１１２を配置した３層構造のプリフォーム構造とされている。そして、第１構成材料１１０は、第１シート１１１が半導体チップ３０側となるように配置される。この場合、搬送時等に各部材がずれることを抑制するため、半導体チップ３０と第１構成材料１１０との間に滑り止め用のタック材を配置するようにしてもよい。タック材は、例えば、焼結銀ペーストや、当該焼結銀ペーストを構成するための溶媒等が用いられる。
なお、第１シート１１１および第２シート１１２は、銀粒子を含む銀ペーストから溶媒を蒸発させて除去した銀シートで構成されており、中間金属層７１に転写されて配置されている。但し、第１シート１１１および第２シート１１２は、未焼結の状態である。また、本実施形態の中間金属層７１は、上記のように銀のバルク金属層で構成されている。
その後、図２Ｃに示されるように、半導体チップ３０および第１構成材料１１０を覆うように、緩衝部材２００を配置する。そして、加熱しつつ、緩衝部材２００を介して加圧装置２１０で加圧する。つまり、本実施形態では、下層シート１００および第１構成材料１１０を同時に加熱、加圧する。
これにより、下層シート１００が加熱、加圧されて加圧焼結層である下層接合部材４０が構成され、下層接合部材４０を介して第１支持部材１０と半導体チップ３０とが接合される。
また、第１構成材料１１０が加熱、加圧されて事前接合層５１が構成される。具体的には、第１構成材料１１０における第１シート１１１が加熱、加圧されて第１加圧焼結層６１が構成される。この際、第１加圧焼結層６１は、凸部３１の間に入り込むと共に凸部３１と接触するように変形しながら構成、配置される。この場合、第１構成材料１１０は、緩衝部材２００を介して加圧されるため、緩衝部材２００の変形によって均一な加圧が行われることで半導体チップ３０の凸部３１に応力が集中することが抑制される。したがって、半導体チップ３０が破壊されることを抑制できる。
さらに、第１構成材料１１０における第２シート１１２が加熱、加圧され、第２加圧焼結層６２のうちの半導体チップ３０側の部分である第２下層加圧焼結層６２ａが構成される。この際、第２下層加圧焼結層６２ａは、緩衝部材２００を介して加圧装置２１０で加圧されるため、半導体チップ３０側と反対側の面が平坦となる。
これにより、半導体チップ３０の一面３０ａ上には、半導体チップ３０の一面３０ａと接合されつつ、半導体チップ３０側と反対側の面が平坦とされた事前接合層５１が配置された状態となる。
次に、図２Ｄに示されるように、事前接合層５１上に、第２構成材料１２０を介して第２支持部材２０を配置する。本実施形態の第２構成材料１２０は、第１構成材料１１０と同様の構成とされている。すなわち、第２構成材料１２０は、焼結材料としての銀粒子を含む第１シート１２１および第２シート１２２と、中間金属層７２とを有し、第１シート１２１と第２シート１２２との間に中間金属層７２が配置された構成とされている。つまり、本実施形態の第２構成材料１２０は、取り扱いに優れるプリフォーム形態の材料を実現するため、支持層となる中間金属層７２の表裏面に、第１シート１２１および第２シート１２２を配置した３層構造のプリフォーム構造とされている。そして、第２構成材料１２０は、第１シート１２１が事前接合層５１側となるように配置される。この場合、搬送時等に各部材がずれることを抑制するため、事前接合層５１と第２構成材料１２０との間に滑り止め用のタック材を配置するようにしてもよい。タック材は、例えば、焼結銀ペーストや、当該焼結銀ペーストを構成するための溶媒等が用いられる。
続いて、図２Ｅに示されるように、加熱しつつ、加圧装置２１０で加圧する。これにより、第２構成材料１２０における第１シート１２１が加圧焼結され、第２下層加圧焼結層６２ａと共に第２加圧焼結層６２が構成される。また、第２構成材料１２０における第２シート１２２が加圧焼結されて第３加圧焼結層６３が構成される。これにより、上記図１に示す半導体装置が製造される。
この際、事前接合層５１は、半導体チップ３０側と反対側の面が平坦な面とされているため、接合される部分の全体が均一に加圧される。このため、この加圧によって凸部３１に応力集中が発生することも抑制できる。つまり、本実施形態では、上層接合部材５０を構成するための加圧を行う際、半導体チップ３０の凸部３１に応力集中が発生することを抑制できる。したがって、半導体チップ３０が破壊されることを抑制できる。
以上説明した本実施形態によれば、半導体チップ３０上に第２支持部材２０を配置する前に、凸部３１の間に入り込むと共に凸部３１と接触し、半導体チップ３０側と反対側の面が平坦化された事前接合層５１を配置している。そして、事前接合層５１上に第２構成材料１２０を介して第２支持部材２０を配置し、加熱、加圧することにより、事前接合層５１と共に、加圧焼結層を含む上層接合部材５０を構成している。
この際、半導体チップ３０側と反対側の面が平坦化された事前接合層５１が配置されており、事前接合層５１には、接合される部分の全体が均一に加圧される。このため、半導体チップ３０の凸部３１に応力が集中することを抑制でき、半導体チップ３０が破壊されることを抑制できる。また、上層接合部材５０は、凸部３１の間に入り込むと共に凸部３１と接触するように配置されているため、半導体チップ３０との接合面積の向上を図ることができる。このため、半導体チップ３０と第２支持部材２０との接合信頼性および熱伝導性の向上を図ることができる。
また、事前接合層５１は、半導体チップ３０上に第１構成材料１１０を配置し、緩衝部材２００を介して第１構成材料１１０が加熱、加圧されることで構成される。このため、この加圧の際にも半導体チップ３０の凸部３１に応力が集中することを抑制でき、半導体チップ３０が破壊されることを抑制できる。
また、本実施形態では、下層シート１００を加熱、加圧して下層接合部材４０を構成することと、第１構成材料１１０を加熱、加圧して事前接合層５１を構成することとを同時に行っている。このため、製造工程の簡略化を図ることができる。
さらに、本実施形態では、上層接合部材５０は、加圧焼結層で構成される第１～第３加圧焼結層６１～６３と、中間金属層７１、７２とを有する構成とされている。そして、本実施形態の中間金属層７１、７２は、バルク金属層で構成されている。このため、例えば、上層接合部材５０が第１～第３加圧焼結層６１～６３のみで構成されている場合と比較して、原子密度の高い中間金属層７１、７２が配置されているため、熱伝導性の向上をさらに図ることができる。この場合、本実施形態では、複数の中間金属層７１、７２を配置しているため、さらに熱伝導性の向上を図ることができる。
また、上層接合部材５０は、支持層となる中間金属層７１、７２を有する構成とされており、第１～第３加圧焼結層６１～６３のみで構成されている場合と比較して、厚みを調整し易くなる。このため、上層接合部材５０で緩和される応力設計値の調整を容易にでき、設計の自由度の向上を図ることもできる。
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記第１実施形態において、上層接合部材５０は、中間金属層７１、７２を備えず、加圧焼結層のみで構成されていてもよい。
また、上記第１実施形態において、上層接合部材５０は、例えば、１つの中間金属層を有する構成としてもよいし、３つ以上の中間金属層を有する構成としてもよい。
さらに、上記第１実施形態において、中間金属層７１、７２は、銀のバルク金属層ではなく、銅やアルミニウム等のバルク金属層で構成されていてもよい。つまり、中間金属層７１、７２は、第１～第３加圧焼結層６１～６３と異なる金属で構成されていてもよい。そして、中間金属層７１、７２を第１～第３加圧焼結層６１～６３と異なる材料を用いて構成した場合には、中間金属層７１、７２を第１～第３加圧焼結層６１～６３と同じ材料を用いて構成した場合と比較して、中間金属層７１、７２と第１～第３加圧焼結層６１～６３との接合性を低下させることができる。このため、半導体チップ３０に何らかの不具合が発生した際、中間金属層７１、７２と第１～第３加圧焼結層６１～６３との接合界面で破壊され易くなり、半導体チップ３０が破壊されることを抑制できる。なお、中間金属層７１、７２を第１～第３加圧焼結層６１～６３と同じ材料を用いて構成した場合には、中間金属層７１、７２と第１～第３加圧焼結層６１～６３との接合性を向上させることができる。
また、上記第１実施形態において、中間金属層７１、７２は、銀または銅を主成分とする焼結層によって構成されていてもよい。この場合、上記図２Ｂの第１構成材料１１０を配置する際には、予め焼結反応させてフィルム状とした焼結層を中間金属層７１とし、当該中間金属層７１が第１シート１１１および第２シート１１２で挟まれた第１構成材料１１０が配置される。同様に、上記図２Ｄの第２構成材料１２０を配置する際には、予め焼結反応させてフィルム状とした焼結層を中間金属層７２とし、当該中間金属層７２が第１シート１２１および第２シート１２２で挟まれた第２構成材料１２０が配置される。
これによれば、中間金属層７１、７２を構成する焼結層が第１シート１１１、１２１および第２シート１２１、１２２よりも原子密度が高くなるようにした場合には、熱伝導性の向上を図ることができる。また、中間金属層７１、７２を構成する焼結層が第１シート１１１、１２１および第２シート１２１、１２２よりも原子密度が低くなるようにした場合には、中間金属層７１、７２を低弾性率な接合層とできる。このため、半導体チップ３０への発生応力を低減でき、信頼性の向上を図ることができる。また、中間金属層７１、７２が低弾性率な接合層とされている場合には、中間金属層７１、７２の強度が小さくなる。このため、半導体装置に何らかの不具合が発生した際には、中間金属層７１、７２が破壊されることで半導体チップ３０が破壊されることを抑制できる。
さらに、上記第１実施形態において、第１構成材料１１０は、第１、第２シート１１１、１１２を含むものではなく、銀粒子がアルコールやエチレングリコール等の溶媒に混入されて構成される銀ペーストを含む構成とされていてもよい。また、第１構成材料１１０は、中間金属層７１を備えず、第１シート１１１または銀ペーストのみで構成されていてもよい。同様に、第２構成材料１２０は、第１、第２シート１２１、１２２を含むものではなく、銀粒子がアルコールやエチレングリコール等の溶媒に混入されて構成される銀ペーストを含む構成とされていてもよい。また、第２構成材料１２０は、中間金属層７２を備えず、第１シート１２１または銀ペーストのみで構成されていてもよい。
そして、上記第１実施形態において、上層接合部材５０は、他の金属粒子を含む構成とされていてもよい。例えば、第１構成材料１１０は、銅粒子がアルコールやエチレングリコール等の溶媒に混入されて構成される銅ペーストを含む構成とされていてもよいし、銅ペーストから溶媒が除去された銅シートで構成されていてもよい。同様に、第２構成材料１２０は、銅粒子がアルコールやエチレングリコール等の溶媒に混入されて構成される銅ペーストを含む構成とされていてもよいし、銅ペーストから溶媒が除去された銅シートで構成されていてもよい。この場合、中間金属層７１、７２は、銀で構成されていてもよいし、銅、またはアルミニウムで構成されていてもよい。
さらに、上記第１実施形態において、下層接合部材４０は、上記上層接合部材５０と同様に、銅を含む構成とされていてもよい。
また、上記第１実施形態において、第１支持部材１０上に下層シート１００を介して半導体チップ３０を配置する際には、次のようにしてもよい。すなわち、第１支持部材１０上に半導体チップ３０と別体とされた下層シート１００を配置した後、当該下層シート１００上に半導体チップ３０を配置するようにしてもよい。
そして、上記第１実施形態において、下層シート１００を加熱、加圧して下層接合部材４０を構成することと、第１構成材料１１０を加熱、加圧して事前接合層５１を構成することとは、別工程で行われるようにしてもよい。
また、上記第１実施形態では、半導体チップ３０が一面３０ａ側に凸となるように反っている例について説明した。しかしながら、半導体チップ３０は、他面３０ｂ側が凸となるように反っていてもよい。このような半導体チップ３０を用いて半導体装置を製造する場合においても、一面３０ａ側に凸部３１が形成されるため、上記第１実施形態と同様の製造方法を行うことにより、上記第１実施形態と同様の効果を得ることができる。
さらに、上記第１実施形態では、事前接合層５１が半導体チップ３０の凸部３１の間から露出する一面電極と接続される例について説明した。しかしながら、半導体チップ３０は、凸部３１の間と異なる部分からゲートパッドが露出する場合もある。このため、このゲートパッド上にも事前接合層が構成されるようにしてもよい。但し、ゲートパッド上に事前接合層を配置する場合、凸部３１の間から露出する一面電極と接合される事前接合層５１と、凸部３１の間と異なる部分に配置されるゲートパッドと接続される事前接合層とは、絶縁される必要がある。そして、ゲートパッド上に事前接合層を配置した場合には、ゲートパッドと接続される事前接合層に対し、外部回路と接続されるワイヤや端子部等を接続するようにしてもよい。なお、ゲートパッドと接続される事前接合層を構成する場合には、当該事前接合層を一面電極と接続される事前接合層５１を構成する工程と同時に行うことにより、製造工程の簡略化を図ることができる。

Claims (6)

  1. 対向する第１支持部材（１０）と第２支持部材（２０）との間に半導体チップ（３０）が配置された半導体装置の製造方法であって、
    一面（３０ａ）および前記一面と反対側の他面（３０ｂ）を有し、前記一面側に凸部（３１）が構成された前記半導体チップを用意することと、
    前記半導体チップの他面が前記第１支持部材と対向するように、前記第１支持部材と前記半導体チップの他面とを加圧焼結層を含む下層接合部材（４０）を介して接合することと、
    前記半導体チップの一面が前記第２支持部材と対向するように、前記第２支持部材と前記半導体チップの一面とを加圧焼結層を含む上層接合部材（５０）を介して接合することと、を行い、
    前記上層接合部材を介して接合することでは、
    前記半導体チップの一面上に、焼結材料を含む第１構成材料（１１０）が加圧焼結されることで構成され、前記凸部の間に入り込むと共に前記凸部と接触しており、前記半導体チップ側と反対側の面が平坦化された事前接合層（５１）を配置することと、
    前記事前接合層上に、焼結材料を含む第２構成材料（１２０）を介して前記第２支持部材を配置することと、
    加熱しながら加圧して前記第２構成材料を加圧焼結することにより、前記事前接合層と共に前記上層接合部材を構成することと、を行う半導体装置の製造方法。
  2. 前記事前接合層を配置することでは、前記半導体チップの一面側に前記第１構成材料を配置することと、加熱しながら緩衝部材（２００）を介して前記第１構成材料を加圧することにより、前記第１構成材料から前記事前接合層を構成することと、を行う請求項１に記載の半導体装置の製造方法。
  3. 前記下層接合部材を介して接合することでは、前記第１支持部材上に、焼結材料を含む下層接合材料（１００）を介して前記半導体チップを配置することと、加熱しながら加圧することにより、前記下層接合材料から前記下層接合部材を構成することと、を行い、
    前記下層接合材料から前記下層接合部材を構成することにおける加圧することは、前記第１構成材料から前記事前接合層を構成することにおける加圧することと同じ工程で行う請求項２に記載の半導体装置の製造方法。
  4. 前記第１構成材料は、銀粒子が溶媒に混入している銀ペースト、前記銀ペーストから溶媒が除去された銀シート、支持層となる中間金属層（７１）が前記銀シートに挟まれたプリフォーム構造、銅粒子が溶媒に混入している銅ペースト、前記銅ペーストから溶媒が除去された銅シート、および支持層となる中間金属層（７１）が前記銅シートに挟まれたプリフォーム構造のいずれかで構成され、
    前記中間金属層は、銀、銅、およびアルミニウムのいずれかのバルク金属層、または銀もしくは銅を主成分とする焼結層のいずれかで構成されている請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. 対向する第１支持部材（１０）と第２支持部材（２０）との間に半導体チップ（３０）が配置された半導体装置であって、
    前記第１支持部材と、
    前記第２支持部材と、
    一面（３０ａ）および前記一面と反対側の他面（３０ｂ）を有し、前記一面側に凸部（３１）が構成され、前記一面が前記第１支持部材と対向すると共に前記他面が前記第２支持部材と対向する状態で前記第１支持部材と前記第２支持部材との間に配置される前記半導体チップと、
    前記第１支持部材と前記半導体チップとの間に配置され、加圧焼結層で構成される下層接合部材（４０）と、
    前記第２支持部材と前記半導体チップとの間に配置された上層接合部材（５０）と、を備え、
    前記上層接合部材は、支持層となる中間金属層（７１、７２）と、前記第１支持部材と前記第２支持部材との積層方向において前記中間金属層を挟むように配置され、加圧焼結層で構成される焼結層（６１～６３）とを有し、
    前記半導体チップ側の焼結層は、前記半導体チップと前記中間金属層とを接合すると共に、前記凸部の間に入り込みつつ前記凸部と接触するように配置され、
    前記第２支持部材側の焼結層は、前記中間金属層と前記第２支持部材とを接合し、
    前記中間金属層は、前記焼結層よりも原子密度が低い焼結層とされている半導体装置。
  6. 前記上層接合部材は、複数の前記中間金属層を有している請求項５に記載の半導体装置。
JP2022504390A 2020-03-04 2021-03-02 半導体装置およびその製造方法 Active JP7239051B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020036939 2020-03-04
JP2020036939 2020-03-04
PCT/JP2021/007916 WO2021177292A1 (ja) 2020-03-04 2021-03-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2021177292A1 JPWO2021177292A1 (ja) 2021-09-10
JP7239051B2 true JP7239051B2 (ja) 2023-03-14

Family

ID=77613512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504390A Active JP7239051B2 (ja) 2020-03-04 2021-03-02 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20220359229A1 (ja)
JP (1) JP7239051B2 (ja)
DE (1) DE112021001365T5 (ja)
WO (1) WO2021177292A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116631917B (zh) * 2023-07-19 2023-12-19 江苏快克芯装备科技有限公司 气压膜压接装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157160A1 (ja) 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP2018129352A (ja) 2017-02-07 2018-08-16 三菱電機株式会社 電力用半導体装置およびそれを用いた電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135892A (ja) * 1997-10-30 1999-05-21 Victor Co Of Japan Ltd 半導体レ−ザ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157160A1 (ja) 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP2018129352A (ja) 2017-02-07 2018-08-16 三菱電機株式会社 電力用半導体装置およびそれを用いた電力変換装置

Also Published As

Publication number Publication date
WO2021177292A1 (ja) 2021-09-10
DE112021001365T5 (de) 2022-12-22
JPWO2021177292A1 (ja) 2021-09-10
US20220359229A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US6353263B1 (en) Semiconductor device and manufacturing method thereof
TW544902B (en) Semiconductor device and manufacture the same
TWI249238B (en) Semiconductor device
JP7326314B2 (ja) 半導体装置および半導体装置の製造方法
JPS61288455A (ja) 多層半導体装置の製造方法
JPH07221218A (ja) 半導体装置
WO2020241238A1 (ja) 半導体装置
JPH11145381A (ja) 半導体マルチチップモジュール
JP7239051B2 (ja) 半導体装置およびその製造方法
JP7319295B2 (ja) 半導体装置
US20220115283A1 (en) Semiconductor package, electronic device, and method for manufacturing semiconductor package
JP2018110149A (ja) 半導体装置の製造方法
US12021043B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2021176996A1 (ja) 半導体装置および半導体装置の製造方法
WO2022113617A1 (ja) 半導体装置
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
JP7351134B2 (ja) 半導体装置及び半導体装置の製造方法
JP3910391B2 (ja) 積層型半導体装置
JP7180490B2 (ja) 半導体装置およびその製造方法
WO2020241239A1 (ja) 半導体装置
JP7238621B2 (ja) 半導体装置、焼結シートの製造方法、半導体装置の製造方法
JP2019129228A (ja) 半導体装置及びその製造方法
WO2023286432A1 (ja) 半導体装置
JP3547270B2 (ja) 実装構造体およびその製造方法
JP7310733B2 (ja) 半導体パッケージ、電子装置、および半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R151 Written notification of patent or utility model registration

Ref document number: 7239051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151