JP3258146B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3258146B2 JP3258146B2 JP21602093A JP21602093A JP3258146B2 JP 3258146 B2 JP3258146 B2 JP 3258146B2 JP 21602093 A JP21602093 A JP 21602093A JP 21602093 A JP21602093 A JP 21602093A JP 3258146 B2 JP3258146 B2 JP 3258146B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element substrate
- electrode
- pressure contact
- contact surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、電極と半導体素子基体
とを圧接した状態で使用する半導体装置に関する。
とを圧接した状態で使用する半導体装置に関する。
【０００２】
【従来の技術】従来のシリコン制御整流半導体装置等に
おける、半導体素子基体を電極で挟んで圧接する構造の
半導体装置１０１の構成を図７に示す。この図７に示す
半導体装置１０１は、セラミックケース９と下部金属リ
ング１１Ｌを接合した下部電極１０７Ｌに下部緩衡板５
Ｌ、半導体素子基体３、上部緩衡板５Ｕ、上部電極１０
７Ｕの順に積み重ね、スペーサ１３を挿入した後に上部
金属リング１１Ｕを介して上部電極１０７Ｕとセラミッ
クケース９を接合する構成となっている。
おける、半導体素子基体を電極で挟んで圧接する構造の
半導体装置１０１の構成を図７に示す。この図７に示す
半導体装置１０１は、セラミックケース９と下部金属リ
ング１１Ｌを接合した下部電極１０７Ｌに下部緩衡板５
Ｌ、半導体素子基体３、上部緩衡板５Ｕ、上部電極１０
７Ｕの順に積み重ね、スペーサ１３を挿入した後に上部
金属リング１１Ｕを介して上部電極１０７Ｕとセラミッ
クケース９を接合する構成となっている。
【０００３】また、この半導体装置１０１は通常、複数
を積層して使用される。すなわち、半導体装置１０１Ａ
の下部電極１０７Ｌの下側に、次の半導体装置１０１Ｃ
を配設し、この下側の半導体装置１０１Ｃの図示しない
上部電極に前記下部電極１０７Ｌを密着させ、さらにこ
れら積層された複数の半導体装置１０１の各電極１０７
が相互に圧接されるように押圧して電極１０７間に挟ま
れる半導体素子基体３に圧縮応力を作用させて用いられ
る。この圧接により、半導体素子基体３、上部緩衡板５
Ｕ、下部緩衡板５Ｌ、上部電極１０７Ｕ、及び下部電極
１０７Ｌの各異種部材間の接触電気抵抗及び接触熱抵抗
が低減される。
を積層して使用される。すなわち、半導体装置１０１Ａ
の下部電極１０７Ｌの下側に、次の半導体装置１０１Ｃ
を配設し、この下側の半導体装置１０１Ｃの図示しない
上部電極に前記下部電極１０７Ｌを密着させ、さらにこ
れら積層された複数の半導体装置１０１の各電極１０７
が相互に圧接されるように押圧して電極１０７間に挟ま
れる半導体素子基体３に圧縮応力を作用させて用いられ
る。この圧接により、半導体素子基体３、上部緩衡板５
Ｕ、下部緩衡板５Ｌ、上部電極１０７Ｕ、及び下部電極
１０７Ｌの各異種部材間の接触電気抵抗及び接触熱抵抗
が低減される。
【０００４】しかしながら、上述した従来の半導体装置
１０１は、上部電極１０７Ｕと下部電極１０７Ｌのそれ
ぞれの外部装置側圧接面と半導体素子基体側圧接面との
形状が異なることから、半導体素子基体３に作用する圧
縮応力分布に偏りが生じ、圧縮応力が小さい部分は接触
電気抵抗が大きくなるため十分な性能が得られなくな
り、反対に圧縮応力が集中する部分は半導体素子基体３
が破壊したり、接触電気抵抗が小さくなるため過電流に
よる半導体素子基体３の回路破損等が起こる虞があると
いう問題があった。
１０１は、上部電極１０７Ｕと下部電極１０７Ｌのそれ
ぞれの外部装置側圧接面と半導体素子基体側圧接面との
形状が異なることから、半導体素子基体３に作用する圧
縮応力分布に偏りが生じ、圧縮応力が小さい部分は接触
電気抵抗が大きくなるため十分な性能が得られなくな
り、反対に圧縮応力が集中する部分は半導体素子基体３
が破壊したり、接触電気抵抗が小さくなるため過電流に
よる半導体素子基体３の回路破損等が起こる虞があると
いう問題があった。
【０００５】
【発明が解決しようとする課題】前記したように、半導
体素子基体を圧接する構造の半導体装置において、電極
の形状により、半導体素子基体に作用する圧縮応力分布
に偏りが生じ、圧縮応力が小さい部分は接触電気抵抗が
大きいため十分な性能が得られなかったり、圧縮応力が
集中する部分は半導体素子基体が破壊したり、接触電気
抵抗が小さいため過電流により半導体素子基体の回路破
損が生じる虞があった。
体素子基体を圧接する構造の半導体装置において、電極
の形状により、半導体素子基体に作用する圧縮応力分布
に偏りが生じ、圧縮応力が小さい部分は接触電気抵抗が
大きいため十分な性能が得られなかったり、圧縮応力が
集中する部分は半導体素子基体が破壊したり、接触電気
抵抗が小さいため過電流により半導体素子基体の回路破
損が生じる虞があった。
【０００６】本発明は、上記課題に鑑みてなされたもの
で、半導体素子基体を圧接する構造の半導体装置におい
て、半導体素子基体に作用する圧縮応力分布を均一化す
ることにより、半導体素子基体が破壊することなく、均
一な接触電気抵抗及び接触熱抵抗を得ることにより性能
を高め、過電流による半導体素子基体の回路破損を防止
して信頼性を高めることを可能とする半導体装置を提供
することを目的とする。
で、半導体素子基体を圧接する構造の半導体装置におい
て、半導体素子基体に作用する圧縮応力分布を均一化す
ることにより、半導体素子基体が破壊することなく、均
一な接触電気抵抗及び接触熱抵抗を得ることにより性能
を高め、過電流による半導体素子基体の回路破損を防止
して信頼性を高めることを可能とする半導体装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明は、対向して配置される電極の間に半導体素子基
体を設け、前記電極に外部から押圧力を加え、該電極を
介して前記半導体素子基体を押圧した状態で使用する半
導体装置であって、前記電極に前記押圧力を受ける被押
圧面と、この被押圧面と対向しかつ該被押圧面が受けた
押圧力を半導体素子基体に伝達する押圧面を設け、これ
ら被押圧面と押圧面の形状、大きさ及び前記押圧力の方
向に関して対向する位置をほぼ等しくすることを要旨と
する。
本発明は、対向して配置される電極の間に半導体素子基
体を設け、前記電極に外部から押圧力を加え、該電極を
介して前記半導体素子基体を押圧した状態で使用する半
導体装置であって、前記電極に前記押圧力を受ける被押
圧面と、この被押圧面と対向しかつ該被押圧面が受けた
押圧力を半導体素子基体に伝達する押圧面を設け、これ
ら被押圧面と押圧面の形状、大きさ及び前記押圧力の方
向に関して対向する位置をほぼ等しくすることを要旨と
する。
【０００８】また、好ましくは、電極と電極との間に半
導体素子基体を設け、この半導体素子基体を当該両電極
で外部の押圧力でもって押圧した状態で使用する半導体
装置であって、前記電極の半導体素子基体側の押圧面に
おける圧縮応力分布を均一にする応力調整手段を当該電
極が前記押圧力で押圧される被押圧面側に設ける。さら
に、このとき応力調整手段と電極との位置合わせを容易
かつ確実に行うための位置合わせ手段を具備すると良
い。
導体素子基体を設け、この半導体素子基体を当該両電極
で外部の押圧力でもって押圧した状態で使用する半導体
装置であって、前記電極の半導体素子基体側の押圧面に
おける圧縮応力分布を均一にする応力調整手段を当該電
極が前記押圧力で押圧される被押圧面側に設ける。さら
に、このとき応力調整手段と電極との位置合わせを容易
かつ確実に行うための位置合わせ手段を具備すると良
い。
【０００９】
【作用】本発明は、外部の押圧力を受ける被押圧面と、
この被押圧面と対向する押圧面の形状、大きさ及び対向
位置をほぼ等しくすることにより、半導体素子基体に作
用する押圧面における圧縮応力分布を均一とする。
この被押圧面と対向する押圧面の形状、大きさ及び対向
位置をほぼ等しくすることにより、半導体素子基体に作
用する押圧面における圧縮応力分布を均一とする。
【００１０】また、本願第２の発明は、被押圧面側に応
力調整手段を設けることにより半導体素子基体側の押圧
面における圧縮応力分布を均一にする。
力調整手段を設けることにより半導体素子基体側の押圧
面における圧縮応力分布を均一にする。
【００１１】すなわち、本発明は半導体素子基体を圧接
する構造の半導体装置において、この半導体素子基体を
挟む電極の形状により、半導体素子基体表面に作用する
圧縮応力分布が変化することに基づくものである。
する構造の半導体装置において、この半導体素子基体を
挟む電極の形状により、半導体素子基体表面に作用する
圧縮応力分布が変化することに基づくものである。
【００１２】図５は、電極の形状による半導体素子基体
表面に作用する圧縮応力分布を示している。図５に示す
実線ａは設計値である。従来の電極形状は図８に示すよ
うに、電極の外部装置側圧接面の直径Ｄa の方が半導体
素子基体側圧接面の直径Ｄbよりも大きい。この場合、
半導体素子基体３の表面に作用する圧縮応力分布は図５
の一点鎖線ｂに示すようになる。設計値と比較すると外
端部において大きく、内側では小さい。電極の外部装置
側圧接面の直径Ｄa を小さくして、図２に示すように半
導体素子基体側圧接面の直径Ｄb と等しくした場合、図
５の破線ｃに示すような圧縮応力分布になる。圧縮応力
は外端部において、設計値より小さいが、全体的にほぼ
設計値に等しい。
表面に作用する圧縮応力分布を示している。図５に示す
実線ａは設計値である。従来の電極形状は図８に示すよ
うに、電極の外部装置側圧接面の直径Ｄa の方が半導体
素子基体側圧接面の直径Ｄbよりも大きい。この場合、
半導体素子基体３の表面に作用する圧縮応力分布は図５
の一点鎖線ｂに示すようになる。設計値と比較すると外
端部において大きく、内側では小さい。電極の外部装置
側圧接面の直径Ｄa を小さくして、図２に示すように半
導体素子基体側圧接面の直径Ｄb と等しくした場合、図
５の破線ｃに示すような圧縮応力分布になる。圧縮応力
は外端部において、設計値より小さいが、全体的にほぼ
設計値に等しい。
【００１３】さらに、電極の外部装置側圧接面の直径Ｄ
a を小さくして、図６に示したように外部装置側圧接面
の直径Ｄc の方を半導体素子基体側圧接面の直径Ｄb よ
りも小さくした場合、半導体素子基体３の表面に作用す
る圧縮応力分布は図５の二点鎖線ｄに示すようになる。
圧縮応力は設計値と比較すると外端部近傍で小さく、内
側で大きくなる。
a を小さくして、図６に示したように外部装置側圧接面
の直径Ｄc の方を半導体素子基体側圧接面の直径Ｄb よ
りも小さくした場合、半導体素子基体３の表面に作用す
る圧縮応力分布は図５の二点鎖線ｄに示すようになる。
圧縮応力は設計値と比較すると外端部近傍で小さく、内
側で大きくなる。
【００１４】従って、電極の外部装置側圧接面の直径Ｄ
a と半導体素子基体側圧接面の直径Ｄb の形状および寸
法をほぼ等しくした電極形状とすることにより、半導体
素子基体３に作用する圧縮応力分布を均一化し、半導体
素子基体３を破壊することなく、均一な接触電気抵抗及
び接触熱抵抗を得ることにより性能を高め、過電流によ
る半導体素子基体３の回路破損を防止して信頼性を高め
ることができる。
a と半導体素子基体側圧接面の直径Ｄb の形状および寸
法をほぼ等しくした電極形状とすることにより、半導体
素子基体３に作用する圧縮応力分布を均一化し、半導体
素子基体３を破壊することなく、均一な接触電気抵抗及
び接触熱抵抗を得ることにより性能を高め、過電流によ
る半導体素子基体３の回路破損を防止して信頼性を高め
ることができる。
【００１５】なお、半導体装置を積層し押圧した際に、
電極線部において半導体素子基体の圧縮応力が集中する
のを防止するため、例えば、電極の半導体素子基体側圧
接面の縁部を若干湾曲させて当該圧力が印加されたとき
に圧縮応力分布が均一となるようにしてもよい。
電極線部において半導体素子基体の圧縮応力が集中する
のを防止するため、例えば、電極の半導体素子基体側圧
接面の縁部を若干湾曲させて当該圧力が印加されたとき
に圧縮応力分布が均一となるようにしてもよい。
【００１６】
【実施例】以下、本発明に係る一実施例を図面を参照し
て説明する。図１は本発明に係る半導体装置の構成を示
したブロック図である。
て説明する。図１は本発明に係る半導体装置の構成を示
したブロック図である。
【００１７】まず、図１を参照して半導体装置１の構成
を説明する。図１では実線で示す半導体装置１Ａの上側
に半導体装置１Ｂを、下側に半導体装置１Ｃをそれぞれ
二点鎖線で示す。
を説明する。図１では実線で示す半導体装置１Ａの上側
に半導体装置１Ｂを、下側に半導体装置１Ｃをそれぞれ
二点鎖線で示す。
【００１８】半導体装置１Ａは、円盤状のシリコンウェ
ハ上にパワー半導体素子等が作り込まれた半導体素子基
体３を上部緩衡板５Ｕ及び下部緩衡板５Ｌを介して上部
電極７Ｕと下部電極７Ｌで挟み、さらに半導体素子基体
３の周囲に上部金属リング１１Ｕと下部金属リング１１
Ｌを介してセラミックケース９を配設して構成される。
このとき、半導体素子基体３とセラミックケース９との
間にはスペーサ１３が挿入される。また、上部電極７Ｕ
にはリード線１５と半導体素子基体３とを接続する接続
部７１が設けられる。
ハ上にパワー半導体素子等が作り込まれた半導体素子基
体３を上部緩衡板５Ｕ及び下部緩衡板５Ｌを介して上部
電極７Ｕと下部電極７Ｌで挟み、さらに半導体素子基体
３の周囲に上部金属リング１１Ｕと下部金属リング１１
Ｌを介してセラミックケース９を配設して構成される。
このとき、半導体素子基体３とセラミックケース９との
間にはスペーサ１３が挿入される。また、上部電極７Ｕ
にはリード線１５と半導体素子基体３とを接続する接続
部７１が設けられる。
【００１９】また、この半導体装置１Ａは、セラミック
ケース９と下部金属リング１１Ｌを接合した下部電極７
Ｌに、下部緩衡板５Ｌ、半導体素子基体３、上部緩衡板
５Ｕ、上部電極７Ｕの順に積み重ね、さらに半導体素子
基体３とセラミックケース９との間にスペーサ１３を挿
入した後に上部金属リング１１Ｕを介して上部電極７Ｕ
とセラミックケース９を接合して組み立てる。
ケース９と下部金属リング１１Ｌを接合した下部電極７
Ｌに、下部緩衡板５Ｌ、半導体素子基体３、上部緩衡板
５Ｕ、上部電極７Ｕの順に積み重ね、さらに半導体素子
基体３とセラミックケース９との間にスペーサ１３を挿
入した後に上部金属リング１１Ｕを介して上部電極７Ｕ
とセラミックケース９を接合して組み立てる。
【００２０】次に、図２を参照して、図１に示した上部
電極７Ｕと下部電極７Ｌの形状について説明する。この
図２からも明らかなように、上部電極７Ｕ、下部電極７
Ｌのそれぞれの外部装置側圧接面７３の外周に段差を付
けることにより、半導体素子基体側圧接面７５に形状お
よび寸法を等しくした例であり、上部電極７Ｕの外部装
置側圧接面７３と半導体素子基体側圧接面７５、下部電
極７Ｌの外部装置側圧接面７３と半導体素子基体側圧接
面７５のそれぞれの直径は等しい。また、上部電極７Ｕ
と下部電極７Ｌは、これら前記押圧力の方向、通常圧接
面に直交する方向に対向する位置に、その重心位置を一
致させて配設される。さらに、高発熱半導体素子基体の
場合には、段差部にはんだや伝熱シートなどの延性に富
み、熱伝導のよい材料で空間を埋めることにより放熱性
能を補償することもできる。
電極７Ｕと下部電極７Ｌの形状について説明する。この
図２からも明らかなように、上部電極７Ｕ、下部電極７
Ｌのそれぞれの外部装置側圧接面７３の外周に段差を付
けることにより、半導体素子基体側圧接面７５に形状お
よび寸法を等しくした例であり、上部電極７Ｕの外部装
置側圧接面７３と半導体素子基体側圧接面７５、下部電
極７Ｌの外部装置側圧接面７３と半導体素子基体側圧接
面７５のそれぞれの直径は等しい。また、上部電極７Ｕ
と下部電極７Ｌは、これら前記押圧力の方向、通常圧接
面に直交する方向に対向する位置に、その重心位置を一
致させて配設される。さらに、高発熱半導体素子基体の
場合には、段差部にはんだや伝熱シートなどの延性に富
み、熱伝導のよい材料で空間を埋めることにより放熱性
能を補償することもできる。
【００２１】図３に示した実施例は電極の半導体素子基
体側圧接面７５の形状と寸法が等しい圧接面を持つ応力
調整手段としての調整板７９を設け、位置合わせ手段と
しての位置決め穴７７を取り付けた例である。この調整
板７９は、電極と同じ材料である必要は無いものの、
銅、ニッケル合金、銀等の導電性及び放熱性に優れた材
料で形成される。
体側圧接面７５の形状と寸法が等しい圧接面を持つ応力
調整手段としての調整板７９を設け、位置合わせ手段と
しての位置決め穴７７を取り付けた例である。この調整
板７９は、電極と同じ材料である必要は無いものの、
銅、ニッケル合金、銀等の導電性及び放熱性に優れた材
料で形成される。
【００２２】図４に示した実施例は、半導体素子基体側
圧接面７５の形状と寸法が等しい上部電極７Ｕの外部装
置側圧接面７３を凸状にし、下部電極７Ｌの外部装置側
圧接面７３を凹状にして、積み重ね時の位置合わせ、固
定方法の簡易化を図った例である。
圧接面７５の形状と寸法が等しい上部電極７Ｕの外部装
置側圧接面７３を凸状にし、下部電極７Ｌの外部装置側
圧接面７３を凹状にして、積み重ね時の位置合わせ、固
定方法の簡易化を図った例である。
【００２３】上述したように上記各実施例は、それぞれ
半導体素子基体に作用する圧縮応力分布を均一化するこ
とが出来、これにより半導体素子基体を破壊することな
く、また均一な接触電気抵抗及び接触熱抵抗を得ること
により性能を高め、過電流による半導体素子基体の回路
破損を防止して信頼性を高めることができる。
半導体素子基体に作用する圧縮応力分布を均一化するこ
とが出来、これにより半導体素子基体を破壊することな
く、また均一な接触電気抵抗及び接触熱抵抗を得ること
により性能を高め、過電流による半導体素子基体の回路
破損を防止して信頼性を高めることができる。
【００２４】
【発明の効果】以上説明したように本発明は、半導体素
子基体に作用する圧縮応力分布を均一化して、半導体装
置に対する信頼性を高めることができるものである。
子基体に作用する圧縮応力分布を均一化して、半導体装
置に対する信頼性を高めることができるものである。
【図１】本発明の半導体装置に係る一実施例を示す断面
図である。
図である。
【図２】図１に示す半導体素子基体側圧接面と外部装置
側圧接面の形状を等しくした電極の形状を示す断面図で
ある。
側圧接面の形状を等しくした電極の形状を示す断面図で
ある。
【図３】電極に調整板を取り付けて半導体素子基体側圧
接面と外部装置側圧接面の形状を等しくした例を示す断
面図である。
接面と外部装置側圧接面の形状を等しくした例を示す断
面図である。
【図４】上部電極の外部装置側圧接面を凸状、下部電極
の外部装置側圧接面を凹状にした例を示す断面図であ
る。
の外部装置側圧接面を凹状にした例を示す断面図であ
る。
【図５】電極の形状の変化による半導体素子基体の表面
に作用する圧縮応力分布図である。
に作用する圧縮応力分布図である。
【図６】半導体素子基体側の電極圧接面より外部装置側
の電極圧接面の形状を小さくした電極の形状を示す断面
図である。
の電極圧接面の形状を小さくした電極の形状を示す断面
図である。
【図７】従来の半導体素子基体を圧接する構造の半導体
装置の一例を示す断面図である。
装置の一例を示す断面図である。
【図８】図７に示す半導体素子基体側の電極圧接面より
外部装置側の電極圧接面の形状を大きくした例の電極の
形状を示す断面図である。
外部装置側の電極圧接面の形状を大きくした例の電極の
形状を示す断面図である。
１ 半導体装置 ３ 半導体素子基体 ５Ｕ 上部緩衡板 ５Ｌ 下部緩衡板 ７Ｕ 上部電極 ７Ｌ 下部電極 ９ セラミックケース １１Ｕ 上部金属リング １１Ｌ 下部金属リング １３ スペーサ １５ リード線 ７１ 接続部 ７３ 外部装置側圧接面 ７５ 半導体素子基体側圧接面 ７７ 位置決め穴 ７９ 調整板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−254733（ＪＰ，Ａ) 特開 平１−258434（ＪＰ，Ａ) 特開 平１−321640（ＪＰ，Ａ) 特開 平２−14572（ＪＰ，Ａ) 特開 平２−159739（ＪＰ，Ａ) 実開 昭55−52838（ＪＰ，Ｕ) 実開 昭56−16934（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 29/74
Claims (2)
- 【請求項１】 対向して配置される電極の間に半導体素
子基体を設け、前記電極に外部から押圧力を加え、該電
極を介して前記半導体基体を押圧した状態で使用する半
導体装置であって、 前記電極は、前記押圧力を受ける被押圧面と、この被押
圧面と対向しかつ該被押圧面が受けた押圧力を半導体基
体に伝達する押圧面を備え、 前記被押圧面側には、前記押圧面の形状と寸法が等しい
圧接面を持ち該圧接面と前記押圧面とが前記押圧力の方
向に関して対向するように配設される板が設けられる こ
とを特徴とする半導体装置。 - 【請求項２】 前記板と前記電極の位置合わせを行う位
置合わせ手段を有することを特徴とする請求項１に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21602093A JP3258146B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21602093A JP3258146B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766228A JPH0766228A (ja) | 1995-03-10 |
| JP3258146B2 true JP3258146B2 (ja) | 2002-02-18 |
Family
ID=16682045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21602093A Expired - Fee Related JP3258146B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258146B2 (ja) |
-
1993
- 1993-08-31 JP JP21602093A patent/JP3258146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766228A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737839A (en) | Semiconductor chip mounting system | |
| US4278990A (en) | Low thermal resistance, low stress semiconductor package | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US4574470A (en) | Semiconductor chip mounting system | |
| US3238425A (en) | Encapsuled semiconductor device and method of its manufacture | |
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| US4385310A (en) | Structured copper strain buffer | |
| US3387191A (en) | Strain relieving transition member for contacting semiconductor devices | |
| US4597029A (en) | Signal connection system for semiconductor chip | |
| US4603345A (en) | Module construction for semiconductor chip | |
| JP3258146B2 (ja) | 半導体装置 | |
| JP3216305B2 (ja) | 半導体装置 | |
| JPH09275165A (ja) | 回路基板及びそれを用いた半導体装置 | |
| US3280383A (en) | Electronic semiconductor device | |
| JPH07105460B2 (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPS63224242A (ja) | 熱伝達装置 | |
| JP2835121B2 (ja) | 圧力接触半導体素子 | |
| JPH0982858A (ja) | 半導体装置及びその金属支持板 | |
| JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
| JPH06152094A (ja) | 半導体装置 | |
| JP2982338B2 (ja) | 半導体装置 | |
| US3281922A (en) | Method for assembly of semiconductor devices | |
| JPS5846177B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |