JPS5871658A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPS5871658A JPS5871658A JP16989181A JP16989181A JPS5871658A JP S5871658 A JPS5871658 A JP S5871658A JP 16989181 A JP16989181 A JP 16989181A JP 16989181 A JP16989181 A JP 16989181A JP S5871658 A JPS5871658 A JP S5871658A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element substrate
- stamp
- metal
- contact type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 11
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 206010024229 Leprosy Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000009662 stress testing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、トランジスタ、サイリスタ或いはｒ−）ター
ンオフサイリスタ（以下ＧＴＯ）等の半導体素子上加圧
接触する圧接型半導体装置に関する。
ンオフサイリスタ（以下ＧＴＯ）等の半導体素子上加圧
接触する圧接型半導体装置に関する。
（２）従来技術
一般にトランジスタ、サイリスタ或いはＧＴＯ等の半導
体素子全加圧圧接する圧接型半導体装置は、電力用とし
て良く知られている。そしてこの種の圧接型半導体装置
は第１図に示すように構成されている。即ち半導体素子
基体１１の両側に、この素子基体１１の熱膨張係数に近
い金属板１２．１３’ｊｆ介して、熱および電気伝導率
の高い円柱状の金属スタンプ１４．１１１を設け、この
金属スタンプ１４．１５で半導体素子基体１１を矢印の
方向に圧接する構造になっている。半導体素子基体１１
と金属スタンプ１４゜１５との間に金属板１２，１３ｔ
−設けたのは、半導体素子基体１１と金属スタンプ１４
．１５との熱膨張係数が異なるために装置の稼動によシ
生ずる温度変化に伴なって両者間のパイメタル効果によ
って機械的ストレスが半導体素子基体１１に加わるのを
防ぐためである。したがって通常金属板１２．１３とし
て用いられるのは半導体素子基体１１がシリコン（Ｓｉ
）の場合、モリブデン（Ｍｏ）やタングステｙ（Ｗ）な
どでこれは温度補償板とも呼ばれる。例えば半導体素子
基体１１としてＳｉサイリスタを用いた場合、アノード
電極側の金属板１３としてＷ板を用いこれを合金法で素
子に直接固着せしめ、さらに金属スタンプ１５として例
えば円柱状の銅（ＣＵ）スタンプにこの金属板１３を半
田層１１を介して固着している。ｔたカソード電極側で
は同様に金属スタンプ１４會ＭＯ等の金属板１２に半田
層１６またはロ一層を介して固着し、この金属板１４の
他の面を半導体素子基体１１に接触させている。
体素子全加圧圧接する圧接型半導体装置は、電力用とし
て良く知られている。そしてこの種の圧接型半導体装置
は第１図に示すように構成されている。即ち半導体素子
基体１１の両側に、この素子基体１１の熱膨張係数に近
い金属板１２．１３’ｊｆ介して、熱および電気伝導率
の高い円柱状の金属スタンプ１４．１１１を設け、この
金属スタンプ１４．１５で半導体素子基体１１を矢印の
方向に圧接する構造になっている。半導体素子基体１１
と金属スタンプ１４゜１５との間に金属板１２，１３ｔ
−設けたのは、半導体素子基体１１と金属スタンプ１４
．１５との熱膨張係数が異なるために装置の稼動によシ
生ずる温度変化に伴なって両者間のパイメタル効果によ
って機械的ストレスが半導体素子基体１１に加わるのを
防ぐためである。したがって通常金属板１２．１３とし
て用いられるのは半導体素子基体１１がシリコン（Ｓｉ
）の場合、モリブデン（Ｍｏ）やタングステｙ（Ｗ）な
どでこれは温度補償板とも呼ばれる。例えば半導体素子
基体１１としてＳｉサイリスタを用いた場合、アノード
電極側の金属板１３としてＷ板を用いこれを合金法で素
子に直接固着せしめ、さらに金属スタンプ１５として例
えば円柱状の銅（ＣＵ）スタンプにこの金属板１３を半
田層１１を介して固着している。ｔたカソード電極側で
は同様に金属スタンプ１４會ＭＯ等の金属板１２に半田
層１６またはロ一層を介して固着し、この金属板１４の
他の面を半導体素子基体１１に接触させている。
ところで従来から使用されているサイリスタやダイオー
ド等の電力用半導体菓子のカソード電極は、第２図（ａ
）、伽）に示すように電気的に一体化して構成されてい
る。したがって圧接が多少不均一であっても電気的に均
一な圧接を行なりた場合と同様表挙動を示し、圧接の不
均一による電気的な欠点が余シ問題にならなかった。
ド等の電力用半導体菓子のカソード電極は、第２図（ａ
）、伽）に示すように電気的に一体化して構成されてい
る。したがって圧接が多少不均一であっても電気的に均
一な圧接を行なりた場合と同様表挙動を示し、圧接の不
均一による電気的な欠点が余シ問題にならなかった。
なお第２図で２１は半導体素子基体、２２はカソード電
極、２１けｆ−）電極、２４はアノード電極である。
極、２１けｆ−）電極、２４はアノード電極である。
これに対し、最近開発がすすんでいる大電力トランジス
タやＧＴＯ等の半導体素子はいずれもカンーＦｔ極（工
電、タ電極）＠が第３図の（１）。
タやＧＴＯ等の半導体素子はいずれもカンーＦｔ極（工
電、タ電極）＠が第３図の（１）。
（ｂ）に示すように複数に分割されておシ、この゛分割
されたカソード領域３１上の電極を金属（Ｍ。
されたカソード領域３１上の電極を金属（Ｍ。
やＷ）板（第３図（ａ）で点線で示す内側の部分）を介
して金属（Ｃｕ）スタンプで圧接している。そしてＧＴ
Ｏの場合それぞれのカソード領域３１と独立し＆ ＧＴ
Ｏとして並列動作させ大電流をｒ−）ターンオフしてい
る。従うてカソード電極全体を均一に圧接することによ
り、部分圧接や接触抵抗の差によるカソードエレメント
間の電流のアンバランスを防止し、シリコン内の応力の
不均一によって生ずるターンオフ特性のバラツキに伴う
電流のアンバランスを防止している。
して金属（Ｃｕ）スタンプで圧接している。そしてＧＴ
Ｏの場合それぞれのカソード領域３１と独立し＆ ＧＴ
Ｏとして並列動作させ大電流をｒ−）ターンオフしてい
る。従うてカソード電極全体を均一に圧接することによ
り、部分圧接や接触抵抗の差によるカソードエレメント
間の電流のアンバランスを防止し、シリコン内の応力の
不均一によって生ずるターンオフ特性のバラツキに伴う
電流のアンバランスを防止している。
（３）従来技術の問題点
この種の圧接型半導体装置においては、基本的に半導体
素子基体にかかる応力分布は、半無限の板を剛体で圧接
する場合と等価である・この仮定を基に実験した場合、
即ち第４図（ａ）に示すように半無限弾性体４１ｔ−円
柱状剛体ポ２ト４２で圧接した場合、半無限弾性体４１
．．４＋に生じる圧接面に垂直な方向の応力Ｐ ｇｌ）
は、複合構造物の応力解析を目的としてつくられた・プ
ログラム、通称ＳＡＰ （５ｔｒｕｃｔｕｒａｌ Ａｎ
ａｌｙｓｉｍＰｒｏｇｒａｍ ） ｔ−用いて解くと第
４図６）の如く図示できる。（註： ＳＡＰは、１９６
９年南カリフォルニア大学のＥ、Ｌ、Ｗｉｌｓｏｎ教授
らが開発し、現在では世界各地でとの原形プログラムを
アレンジして使っている。）この第４図（ｂ）から明ら
かなように、半無限弾性体４１と割体４２との圧接面の
理論上の応力分布は割体の周端部で無限大となシ、半無
限弾性体４１内の応カ分布Ｆｉ著しく不均一になる。
素子基体にかかる応力分布は、半無限の板を剛体で圧接
する場合と等価である・この仮定を基に実験した場合、
即ち第４図（ａ）に示すように半無限弾性体４１ｔ−円
柱状剛体ポ２ト４２で圧接した場合、半無限弾性体４１
．．４＋に生じる圧接面に垂直な方向の応力Ｐ ｇｌ）
は、複合構造物の応力解析を目的としてつくられた・プ
ログラム、通称ＳＡＰ （５ｔｒｕｃｔｕｒａｌ Ａｎ
ａｌｙｓｉｍＰｒｏｇｒａｍ ） ｔ−用いて解くと第
４図６）の如く図示できる。（註： ＳＡＰは、１９６
９年南カリフォルニア大学のＥ、Ｌ、Ｗｉｌｓｏｎ教授
らが開発し、現在では世界各地でとの原形プログラムを
アレンジして使っている。）この第４図（ｂ）から明ら
かなように、半無限弾性体４１と割体４２との圧接面の
理論上の応力分布は割体の周端部で無限大となシ、半無
限弾性体４１内の応カ分布Ｆｉ著しく不均一になる。
この事実から半導体素子基体（半無限円板）を金属板及
び金属（Ｃｕ）スタンプで加圧接触させた場合、半導体
素子基体内の応力分布は第４図（ｂ）のようになると考
えられる。このように従来の圧接型の半導体装置におい
ては半導体素子基体の周辺部に応力が集中することはさ
けがたいものである。事実、使用中破壊したＧＴＯ装置
を開封すると、その多くは第３図（ａ）の点線部分にリ
ング状の圧接跡が観察された。そしてこのような圧接跡
が観察され九〇ＴＯ装置け、使用途中最大アノード電流
（最大可制御陽極電流！７゜、）が著しく低下している
。これは圧力分布の不均一によシアノード電流の面内不
均一が生じてターンオフ時間のバラツキが面内で起って
いる実験事実から推定すると圧力の高い周辺部のターン
オフが遅れ過ｔｍ密度の状態になったためと思われ、ま
た圧接跡の観察されたＧＴＯ装置は、稼動時の熱疲労に
よってカソード電極の周辺部でカソード電１ｆ−１”−
）電極間の短絡事故が発生するなど、ＧＴＯ装置にとっ
て致命的な特性の劣化が生じていた。
び金属（Ｃｕ）スタンプで加圧接触させた場合、半導体
素子基体内の応力分布は第４図（ｂ）のようになると考
えられる。このように従来の圧接型の半導体装置におい
ては半導体素子基体の周辺部に応力が集中することはさ
けがたいものである。事実、使用中破壊したＧＴＯ装置
を開封すると、その多くは第３図（ａ）の点線部分にリ
ング状の圧接跡が観察された。そしてこのような圧接跡
が観察され九〇ＴＯ装置け、使用途中最大アノード電流
（最大可制御陽極電流！７゜、）が著しく低下している
。これは圧力分布の不均一によシアノード電流の面内不
均一が生じてターンオフ時間のバラツキが面内で起って
いる実験事実から推定すると圧力の高い周辺部のターン
オフが遅れ過ｔｍ密度の状態になったためと思われ、ま
た圧接跡の観察されたＧＴＯ装置は、稼動時の熱疲労に
よってカソード電極の周辺部でカソード電１ｆ−１”−
）電極間の短絡事故が発生するなど、ＧＴＯ装置にとっ
て致命的な特性の劣化が生じていた。
このような問題を解決するための適切な方法は従来なか
った。ただ従来第５図に示す如く、半導体素子基体５１
に接触する金属板５２の素子側の周端部をパリ取シの意
味で研削して傾斜面５３を形成する方法があシ、これに
よれば周辺部の応力が緩和されるかにみえる。しかし通
常その研削角度θはθ〉３０′″に取ることが多かった
。そして通常用いられる金属板５２の厚さが５００〜１
０００ＩＩ４ｎ位であって、研削の部分の量が１００〜
３００μｍ位でめった。一方半導体累子のカソード領域
部の高さｔｉｌＯ〜３０μｍ位であった・したがって両
者を比較してみると研削する長さが大幅にカソード領域
の高さの量を上まわり、パリ取シの有無は単に最外周の
接点が第５図のＰ点から９点に移動するように径の小さ
い円柱状のものを立てたのと実質的に同じになる。
った。ただ従来第５図に示す如く、半導体素子基体５１
に接触する金属板５２の素子側の周端部をパリ取シの意
味で研削して傾斜面５３を形成する方法があシ、これに
よれば周辺部の応力が緩和されるかにみえる。しかし通
常その研削角度θはθ〉３０′″に取ることが多かった
。そして通常用いられる金属板５２の厚さが５００〜１
０００ＩＩ４ｎ位であって、研削の部分の量が１００〜
３００μｍ位でめった。一方半導体累子のカソード領域
部の高さｔｉｌＯ〜３０μｍ位であった・したがって両
者を比較してみると研削する長さが大幅にカソード領域
の高さの量を上まわり、パリ取シの有無は単に最外周の
接点が第５図のＰ点から９点に移動するように径の小さ
い円柱状のものを立てたのと実質的に同じになる。
前述した応力解析プログラムＳＡＰ Ｔｔ用いて解いて
も、その応力分布の結果は第４図と同じようになる。し
かもとの場合加圧する総荷重を同一とすれば半導体素子
基体５ノに接する面積が減少した分だけ周辺の応力が増
加し、半導体素子にとってより悪い条件になることがわ
かっている。
も、その応力分布の結果は第４図と同じようになる。し
かもとの場合加圧する総荷重を同一とすれば半導体素子
基体５ノに接する面積が減少した分だけ周辺の応力が増
加し、半導体素子にとってより悪い条件になることがわ
かっている。
以上のように、従来の加圧接触型の半導体装置において
は、必らず起きる半導体素子基体内の応力分布の不均一
、それによってひき起こされる電気的特性の不均一の発
生、そしてその結果として生じる半導体素子の破壊とい
う一連の挙動は避けられないものでめった。
は、必らず起きる半導体素子基体内の応力分布の不均一
、それによってひき起こされる電気的特性の不均一の発
生、そしてその結果として生じる半導体素子の破壊とい
う一連の挙動は避けられないものでめった。
（４）発明の目的
本発明は上記の点に鑑みなされたもので、半導体素子基
体への部分的応用集中があってもそれによる電流の集中
、その結果としての破壊等を防止して信頼性を向上させ
た圧接型半導体装置を提供するものである。
体への部分的応用集中があってもそれによる電流の集中
、その結果としての破壊等を防止して信頼性を向上させ
た圧接型半導体装置を提供するものである。
（５）発明の概要
本発明は、半導体素子基体を圧接する金属スタンプの周
辺部直下での半導体素子基体の少数キャリアライフタイ
ムを他の部分よル小畜くすることにより、応力覧中によ
る電気的特性への影響を低減して、圧接型半導体装置の
信頼性向上を図ったものである。
辺部直下での半導体素子基体の少数キャリアライフタイ
ムを他の部分よル小畜くすることにより、応力覧中によ
る電気的特性への影響を低減して、圧接型半導体装置の
信頼性向上を図ったものである。
第６図（ａ）は一実施例の模式的断面図である。
支持板６１に取付けられた半導体素子基体６２は例えば
細分化したカソード管もつＧＴＯであり、そのカソード
側管、温度補償板６３が一体化された金属スタンｆｅ４
で加圧接触するようになっている。そして、金属スタン
プ６４の周辺部直下の半導体素子基体６２中、例えば、
同図（ａ）の斜線で示す領域Ａの少数キャリアのライフ
タイム會、例えば電子線照射等によシその他の部分よシ
短かくしである。即ち同図（ｂ）のキャリアライフタイ
ムの分布図の如く、分布に段差をつける。このように少
数キャリアのライフタイムを、金属スタンプ６４０周辺
部直下の領域Ａのみ短かくしてつくられた半導体素子基
体６２を用いれば、領域ＡのＧＴＯエレメント（各カソ
ード毎に一つのＧＴＯとみなし、これｉ ＧＴＯのエレ
メントを呼ぶ）のターンオフ時間け、領域Ａ以外のＧＴ
Ｏエレメントのそれと比較すると、短かくなる。したが
って、ＧＴＯ内で応力の高い周辺部分のターンオフが他
の部分よシ遅れ過電流密度状態になって破壊するという
問題が解決できる。
細分化したカソード管もつＧＴＯであり、そのカソード
側管、温度補償板６３が一体化された金属スタンｆｅ４
で加圧接触するようになっている。そして、金属スタン
プ６４の周辺部直下の半導体素子基体６２中、例えば、
同図（ａ）の斜線で示す領域Ａの少数キャリアのライフ
タイム會、例えば電子線照射等によシその他の部分よシ
短かくしである。即ち同図（ｂ）のキャリアライフタイ
ムの分布図の如く、分布に段差をつける。このように少
数キャリアのライフタイムを、金属スタンプ６４０周辺
部直下の領域Ａのみ短かくしてつくられた半導体素子基
体６２を用いれば、領域ＡのＧＴＯエレメント（各カソ
ード毎に一つのＧＴＯとみなし、これｉ ＧＴＯのエレ
メントを呼ぶ）のターンオフ時間け、領域Ａ以外のＧＴ
Ｏエレメントのそれと比較すると、短かくなる。したが
って、ＧＴＯ内で応力の高い周辺部分のターンオフが他
の部分よシ遅れ過電流密度状態になって破壊するという
問題が解決できる。
本発明の要点である、部分的に少数キャリアのライフタ
イムを短縮する方法は例えば電子線照射法で容易に達成
できる。即ち、少数キャリアのライフタイムを短縮した
い領域Ａのみ半導体管露出させ、他は電子線が通らぬよ
うに鉛板などでマスキングして、電子線の強度Ｅｔ−た
とえばＥ ＝ ２．５ （Ｍ＠Ｖ ） ＜らいにして照
射し、照射量φがφ＝ＩＸ１０”〜ｌＸ １０１４［５
１−２］になるようにすれば、マスクでおおわれた部分
には何ら影響ｔ−４えずに、領＃ＲＡのキャリアライフ
タイムを小さくすることができる・ この場合、金属スタンプ６４０周辺直下の少数キャリア
ライフタイムを短くする領斌ムの範囲はごく僅かなもの
でよい、即ち、金属スタン７’６４ｔ−圧接したときに
半導体素子基体６２中の応力分布は、第４図で明らかに
したとおり、中心部から金属スタング６４０周辺部のご
く近傍までは略一定である。金属スタンプ６４０半径Ｒ
ｔ／”ラメータとして中心からの距離Ｘに対する半導体
素子基体６２．中の応力の関係管示すと第７図のように
なる。多くの冥験によれば、中心部ｘ ＝ ０での応力
ｐ （ｏ） 、距離Ｘでの応力ｐ （ｘ）としてに＝Ｐ
（ｘ）／Ｐ（０）とおくと、Ｋ＝３の範囲までは電気的
特性に殆んど影響のないことがわかっている。従って第
７図から、金属スタンプ６４の径が決まった場合にその
周辺直下でＫ）３となるごく小さい範囲について、少数
キャリアライフタイムを小石＜シて応力集中によるター
ンオフ時間への影響を防止すれば、所期の目的が達成さ
れるととＫなる。
イムを短縮する方法は例えば電子線照射法で容易に達成
できる。即ち、少数キャリアのライフタイムを短縮した
い領域Ａのみ半導体管露出させ、他は電子線が通らぬよ
うに鉛板などでマスキングして、電子線の強度Ｅｔ−た
とえばＥ ＝ ２．５ （Ｍ＠Ｖ ） ＜らいにして照
射し、照射量φがφ＝ＩＸ１０”〜ｌＸ １０１４［５
１−２］になるようにすれば、マスクでおおわれた部分
には何ら影響ｔ−４えずに、領＃ＲＡのキャリアライフ
タイムを小さくすることができる・ この場合、金属スタンプ６４０周辺直下の少数キャリア
ライフタイムを短くする領斌ムの範囲はごく僅かなもの
でよい、即ち、金属スタン７’６４ｔ−圧接したときに
半導体素子基体６２中の応力分布は、第４図で明らかに
したとおり、中心部から金属スタング６４０周辺部のご
く近傍までは略一定である。金属スタンプ６４０半径Ｒ
ｔ／”ラメータとして中心からの距離Ｘに対する半導体
素子基体６２．中の応力の関係管示すと第７図のように
なる。多くの冥験によれば、中心部ｘ ＝ ０での応力
ｐ （ｏ） 、距離Ｘでの応力ｐ （ｘ）としてに＝Ｐ
（ｘ）／Ｐ（０）とおくと、Ｋ＝３の範囲までは電気的
特性に殆んど影響のないことがわかっている。従って第
７図から、金属スタンプ６４の径が決まった場合にその
周辺直下でＫ）３となるごく小さい範囲について、少数
キャリアライフタイムを小石＜シて応力集中によるター
ンオフ時間への影響を防止すれば、所期の目的が達成さ
れるととＫなる。
（７）発明の効果
本発明によれに、金属スタンプ周辺部で半導体素子基体
に部分的に応力が集中しても、それによる電流県中、ま
たその結果としての破壊等が防止され、圧接型半導体装
置の信頼性を向上第１１１ さ吃りことができる。
に部分的に応力が集中しても、それによる電流県中、ま
たその結果としての破壊等が防止され、圧接型半導体装
置の信頼性を向上第１１１ さ吃りことができる。
第１図は従来の圧接型半導体装置の一例を示す断面図、
第２図（ａ） 、 （ｂ）は従来のサイリスタの電接構
造を示す平面図とその人−に断面図、第３図（ａ） 、
（ｂ）は分割工Ｚ、タ構造の半導体装置を示す平面図
とそのＢ −Ｂ’断面図、第４図（ａ） 、 （ｂ）は
半無限弾性体を剛体４ストで圧接したときの応力分布を
示す図、第５図は従来の金属スタンプの構造例を示す図
、第６図（ａ） 、 （ｂ）は本発明の中の少数キャリ
アライフタイム分布管示す図、第７図は金属スタンプの
中心からの距離と素子基板への応力の関係を示す図であ
る。 −６１・・・支持板、６２・・・半導体素子
基体、６３・・・温度補償板、６４・・・金属スタンプ
。
第２図（ａ） 、 （ｂ）は従来のサイリスタの電接構
造を示す平面図とその人−に断面図、第３図（ａ） 、
（ｂ）は分割工Ｚ、タ構造の半導体装置を示す平面図
とそのＢ −Ｂ’断面図、第４図（ａ） 、 （ｂ）は
半無限弾性体を剛体４ストで圧接したときの応力分布を
示す図、第５図は従来の金属スタンプの構造例を示す図
、第６図（ａ） 、 （ｂ）は本発明の中の少数キャリ
アライフタイム分布管示す図、第７図は金属スタンプの
中心からの距離と素子基板への応力の関係を示す図であ
る。 −６１・・・支持板、６２・・・半導体素子
基体、６３・・・温度補償板、６４・・・金属スタンプ
。
Claims (2)
- （１）半導体素子基体と、該半導体素子基体の少なくと
も一方の面に設けられた該半導体素子基体の熱膨張係数
に近い熱膨張係数を有する金属板と、該金属板を介して
前記半導体素子基体電圧接する金属スタンプを備えた圧
接型半導体装置において、前記金属スタンプの周辺部直
下で前記半導体素子基体の少数キャリアのライフタイム
が他の領域より小さいことを特徴とする圧接型半導体装
置。 - （２）半導体素子がダートターンオフサイリスタであっ
て、少なくともその細分化したカソード電極側に前記金
属スタンプを設けるようにした特許請求の範囲第１項記
載の圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16989181A JPS5871658A (ja) | 1981-10-23 | 1981-10-23 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16989181A JPS5871658A (ja) | 1981-10-23 | 1981-10-23 | 圧接型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871658A true JPS5871658A (ja) | 1983-04-28 |
Family
ID=15894871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16989181A Pending JPS5871658A (ja) | 1981-10-23 | 1981-10-23 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871658A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110944A (ja) * | 1988-10-19 | 1990-04-24 | Toshiba Corp | 圧接型半導体装置 |
| US5198882A (en) * | 1989-10-02 | 1993-03-30 | Kabushiki Kaisha Toshiba | Crimp-type power semiconductor device |
| US5210601A (en) * | 1989-10-31 | 1993-05-11 | Kabushiki Kaisha Toshiba | Compression contacted semiconductor device and method for making of the same |
| EP0631321A1 (en) * | 1993-06-22 | 1994-12-28 | Hitachi, Ltd. | Gate turn-off thyristor |
| DE10047133A1 (de) * | 2000-09-22 | 2002-04-18 | Eupec Gmbh & Co Kg | Körper aus dotiertem Halbleitermaterial und Verfahren zu seiner Herstellung |
-
1981
- 1981-10-23 JP JP16989181A patent/JPS5871658A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110944A (ja) * | 1988-10-19 | 1990-04-24 | Toshiba Corp | 圧接型半導体装置 |
| US5198882A (en) * | 1989-10-02 | 1993-03-30 | Kabushiki Kaisha Toshiba | Crimp-type power semiconductor device |
| US5210601A (en) * | 1989-10-31 | 1993-05-11 | Kabushiki Kaisha Toshiba | Compression contacted semiconductor device and method for making of the same |
| EP0631321A1 (en) * | 1993-06-22 | 1994-12-28 | Hitachi, Ltd. | Gate turn-off thyristor |
| US5554863A (en) * | 1993-06-22 | 1996-09-10 | Hitachi, Ltd. | Gate turn-off thyristor |
| DE10047133A1 (de) * | 2000-09-22 | 2002-04-18 | Eupec Gmbh & Co Kg | Körper aus dotiertem Halbleitermaterial und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739970B2 (ja) | 圧接型半導体装置 | |
| JPH081914B2 (ja) | 圧接型半導体装置 | |
| US5883403A (en) | Power semiconductor device | |
| KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
| JPS5871658A (ja) | 圧接型半導体装置 | |
| US4500907A (en) | Pressure-applied type semiconductor device | |
| US5021855A (en) | Gate turn-off thyristor | |
| DE4403429C2 (de) | Abschaltbares Halbleiterbauelement | |
| US4556898A (en) | Semiconductor device | |
| JPS5999769A (ja) | 半導体装置 | |
| US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
| JP3239643B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6226582B2 (ja) | ||
| JPH04111358A (ja) | 過電圧自己保護型サイリスタ | |
| US5063436A (en) | Pressure-contacted semiconductor component | |
| JPH08204172A (ja) | 圧接型半導体装置 | |
| JPS6347977A (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
| JPS604260A (ja) | 半導体装置 | |
| JPH0832048A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS61141148A (ja) | 半導体装置 | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| JPS5931034A (ja) | 半導体装置 | |
| JPH01215028A (ja) | 圧接型半導体装置 | |
| JPS5856983B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS63173364A (ja) | 半導体装置 |