JP2739970B2 - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JP2739970B2
JP2739970B2 JP26345588A JP26345588A JP2739970B2 JP 2739970 B2 JP2739970 B2 JP 2739970B2 JP 26345588 A JP26345588 A JP 26345588A JP 26345588 A JP26345588 A JP 26345588A JP 2739970 B2 JP2739970 B2 JP 2739970B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
electrode
main
pressure
surface
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26345588A
Other languages
English (en)
Other versions
JPH02110944A (en )
Inventor
光彦 北川
政美 岩崎
秀雄 松田
悦男 横田
一雄 綿貫
隆 藤原
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • H01L2924/13033TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、主電極と制御電極とを有する半導体ペレッ
トを具備する電力用圧接型半導体装置に関するもので、
特に半導体ペレットと電極部材(例えば熱緩衝板)とが
ロー付されていない構造のゲートターンオフ(GTO)サ
イリスタの圧接構造に係るものである。

(従来の技術) 一般に電力用半導体装置の構造は、放熱、電流容量、
防爆、半導体ペレットの径等特殊な条件を満足させるた
めに圧接型外囲器を採用している。電力用半導体装置の
うち、電力を制御するための制御電極を持つ圧接型半導
体装置の従来例としてGTOサイリスタの一例について第
7図を参照して以下説明する。なお同図において、固着
されないで接触している主な部材は便宜上互いに切り離
して図示してある。

同図において、シリコン半導体ペレットはPエミッ
タ層1a、Nベース層1b、Pベース層1c及び複数の島状に
分割されたNエミッタ層1dよりなり、それぞれのNエミ
ッタ層1d上にはカソード電極(Al)2k、Pベース層1c上
には互いに連接しているゲート電極(Al)2g及びPエミ
ッタ層1a上にはロー材を兼ねるアノード電極(Al)2aが
それぞれ形成されている。又符号8は半導体ペレットの
側壁を保護するための絶縁用シリコーン樹脂である。

半導体ペレットを挟んでカソード側(図面では上)
とアノード側(図面では下)とに、それぞれカソード電
極ポスト(Cu)3k及びアノード電極ポスト(Cu)3aが対
向配置され、電極ポスト3k及び3aはそれぞれカソード電
極板(Mo)4k、カソード電極薄板(Mo)5及びアノード
電極板(Mo)4kを介してカソード電極2k及びアノード電
極2aを加圧する。なおアノード電極2aとアノード電極板
4aとはロー付されている。又電極ポスト3k及び3aと絶縁
筒体(セラミック)6とは、ウェルドリングと呼ばれる
輪形金属板(コバール)6k,6a,7k,7aを介して互いに銀
ロー付され、内部を気密封止する外囲器を構成する。

ゲートリード9は、電極ポスト3k、電極板4k、電極薄
板5の中空部及び切欠部内に、図示しない電気絶縁部材
を介して配設され、その一端はゲート圧接用ばね10によ
りゲート電極2gに圧接され、他の一端は絶縁筒体6の側
壁にロー付された金属スリーブ12を挿通して外部に導出
され、シール部13で封着される。

周知のように、上記構成のGTOサイリスタに順電圧を
印加しておき、ゲート電極にゲートトリガー電流を流す
とGTOサイリスタはオン状態になる。即ちアノード電極
ポストから半導体ペレットを経てカソード電極ポストに
負荷電流(オン電流)が流れる。なお以下の説明で、負
荷電流を主電流、半導体ペレットのアノード電極及びカ
ソード電極を主電極と呼ぶ場合がある。これまでの過程
は普通のSCR等とほぼ同等である。通常のSCRが転流回路
から逆方向に主電流を流してオン状態からターンオフさ
せるのに対して、GTOでは逆方向のゲート電流を流すこ
とによりオフ状態にする。このためGTOサイリスタのN
エミッタ層は、ターンオフし易いように細かく分割さ
れ、各島状のエミッタ層を取り囲んだゲート電極は形成
される。又シリコンペレットと電極ポスト(Cu)3K,3
aとは熱膨脹率が大きく異なるので、熱的に生じる応力
からシリコンペレットを保護する目的で、熱膨脹率がシ
リコンに近いタングステン(W)やモリブデン(Mo)か
らなる電極板をその間に介在させ、特にアノード側では
適当な厚さの該電極板をシリコンペレットにロー付して
いる。このように剛性の大きい電極板で裏打ちされたシ
リコンペレットでは、カソード側の電極ポスト等の熱的
な応力によって直接シリコンペレットがクラックする等
の損傷は殆どない。又上下の電極ポストの位置や大きさ
が異なっても特性上大きな違いは生じなかった。

しかしながらWやMo等の電極板にロー付されたシリコ
ンペレット(アロイ構造のシリコンペレットと呼ぶ)に
は次のような課題がある。

(a)電極板にSiと熱膨脹率の近いWやMoを用いている
が、完全にその差による影響を打ち消すことができず、
アロイ構造のペレットに反りが生じる。このため圧接が
不均一となり、信頼性の向上が困難である。

(b)MoやW板は重く、製造上アロイ構造のペレットの
持運びが不便である。例えばIC等のペレット工程と共通
の製造ラインを用いてアロイ構造のペレットを製造する
ことが難しい。

(c)電極板とシリコンペレットとのロー付部において
は、ロー剤であるAlがSiと合金を形成して接着される
が、AlとSiとの共晶合金が生成し、Si基板内に部分的に
突出することがあり、これにより素子の耐圧不良や、特
性不良が生じる。

(d)上記ロー付部のAlの突起、又は厚いロー付層(>
20μm)のため、ロー付する側(アノード側)のペレッ
トに浅い拡散層を形成することができない。

以上の諸課題を解決するために、シリコンペレットの
アノード電極と電極板とをロー付しない構造(アロイレ
ス構造のシリコンペレットと呼ぶ)の装置が提案されて
いる。

しかしながら電極板にロー付されていない単体のシリ
コンペレットはもろく、圧接したり振動したりする場
合、さらには温度サイクル試験や、熱疲労試験時にシリ
コンペレットと電極板等との熱膨脹率の違いにより、シ
リコンペレットにクラックを生じる危険がある。第8図
は、第7図の従来のGTOサイリスタにおけるシリコンペ
レット主面上のカソード電極パターン(実線)2kとカソ
ード電極ポスト(波線)3kとの位置関係を概念的に示す
部分平面図である。同図(a)は島状のカソード電極が
並列に又同図(b)は放射状にそれぞれ配設された場合
であって、符号xはカソード電極ポストが当たっていな
い領域を示す。シリコンペレットのカソード電極が受け
る圧接力は、波線で示す電極ポストの境界近傍で大きく
変化する。このような不均一な圧接力を印加した状態で
熱サイクルを繰り返すと、熱膨脹率の差に起因する熱応
力が更に加わり、アロイレス構造のシリコンペレットの
場合には短時間でクラックを生ずる危険がある。

又第7図に示す従来のアロイ構造のGTOサイリスタ
と、これと形状寸法が同一でシリコンペレットにアノー
ド電極板を合金接合しないアロイレス構造のGTOサイリ
スタとの放熱特性を調べたところ、圧接されていない箇
所(第8図のxで示す領域)の放熱が悪いという問題が
あった。

又第8図に示すカソード電極と電極ポストとの位置関
係の場合、アロイレス構造では、圧接端部での電流集中
が顕著となり、サージ電流、ターンオフ過電流等に対す
る耐量の低下が見られた。

(発明が解決しようとする課題) アロイ構造のシリコンペレットを用いた装置では、ペ
レットの反りにより均一な圧接が得られない等々、合金
化ロー付に起因する前述の諸課題が存在する。

この諸課題を解決するため、電極板を合金化ロー付し
ないアロイレス構造のシリコンペレットを用いた装置で
は、単体のシリコンはもろいため、アロイ構造の場合に
比べ、より均一な圧接力でシリコンペレットを加圧する
ことが要求される。又アロイ構造のシリコンペレットを
アロイレス構造とすれば、当然熱抵抗も変化し、従来の
形状寸法のままでは、均一な放熱効果が得られないとい
う課題がある。

本発明の目的は、GTOの圧接型半導体装置において、
前述の従来技術の課題を解決し、半導体ペレットに局所
的な過剰圧接力や応力が加わらず均一に圧接され、充分
な放熱効果が得られると共に圧接端部での電流集中を緩
和でき、過電流耐量の高い半導体装置を提供することで
ある。

[発明の構成] (課題を解決するための手段とその作用) 本発明は、制御電極を有するゲートターンオフサイリ
スタの半導体ペレットと、このペレットの両主表面に設
けられた主電極(例えばアノード電極、カソード電極)
を熱緩衝板等から成る電極部材を介して対向加圧する電
極ポストとを有する圧接型半導体装置において、上記ゲ
ートターンオフサイリスタの半導体ペレットはいずれの
側の主電極にも電極部材等を合金化等により固着しない
アロイレス構造とし、いずれの側の電極部材も、その一
方の主面はこの主面に対向する半導体ペレットの実質上
電流の流れる領域の全面を覆い、この電極部材の他方の
主面は、この主面に対向する電極ポストの全面を覆い、
且つ少なくとも一方の側において電極部材とこれに圧接
する電極ポストとは相互の位置決めガイドを有すること
を特徴とする圧接型半導体装置である。

本発明の半導体ペレットはアロイレス構造としたの
で、前記行従来技術で述べたアロイ構造のペレットを使
用した場合の課題はすべて解決される。

半導体ペレットと電極ポストとの間に介在する前記電
極部材、例えば第1図に例示するGTOサイリスタのカソ
ード側電極部材24kは、熱膨脹率がSiに近いWやMo等か
ら成る電極板(熱緩衝板或いは温度補償板とも呼ばれ
る)24mと、Al,Ag,Cu等の軟質金属薄板24nとを重ねた積
層構造の金属板であり、アノード側電極部材はWやMo等
から成る電極板24aである。

上記電極部材の他方の主面は、これに対向する電極ポ
ストの全面を覆うので電極ポストの変形等はない。本発
明では、半導体ペレットを挟む両側の電極部材がいずれ
も上記構造となっていることが特徴で、一方の側だけの
場合(特開昭53−95584号参照)に比べ、相乗効果によ
り圧接の均一性は更に向上する。特にペレットを挟んで
対をなして対向する両主電極、両電極部材及び両電極ポ
ストのそれぞれの径が対ごとに等しくなるよう形成され
た場合には、圧接の均一性は極めて良好で、本発明の望
ましい実施態様である。圧接の均一性は、圧接面におけ
る接触電気抵抗及び熱抵抗の均一化につながり、放熱効
果を改善し、局所的な電流集中を緩和できる。

一般に平板状の圧接型半導体装置においては、装置内
を流れる主電流の通電路とペレット内の発接熱が放熱す
る熱伝導路とは近似的にほぼ等しいと考えられる。この
ため、半導体ペレット内で実質的に主電流の流れる領域
が電極部材によって覆われるようにペレットのPNPN各層
のプロファイルを構成することが好ましい。これにより
ペレット及び主電極を流れる主電流の密度に大きな偏り
が起こらないようにできる。

電極部材とこれを圧接する電極ポストとは後述の位置
決めガイドにより位置合わせが行なわれる。又半導体ペ
レットと電極部材とは例えば特開昭57−100737号に開示
されている方法或いはその他の公知の方法により位置合
わせする。この方法によれば容易に位置決めしながら組
み立てることができる。

(実施例) 次に実施例に基づいて本発明を更に詳細に説明する。

第1図は本発明の第1実施例のアノード短絡型GTOサ
イリスタの模式的断面図である。なお第7図と同一符号
は同一部分を表わし説明を省略する。同図において半導
体ペレット21は、第2主表面(図面では下)から第1主
表面(図面では上)に向かいPエミッタ層21a,Nベース
層21b,Pベース層21c及びNエミッタ層21dの4層構造と
なっており、Pエミッタ層は部分的に形成され、第2主
表面(アノード側)にはNベース層21bが部分的に露出
している。Nエミッタ層21dは多数に分割されている。
半導体ペレット21の第1主表面のNエミッタ層21d上に
は主電極(カソード電極)22kが、又Pベース層21c上に
は制御電極(ゲート電極)22gがそれぞれ形成される。
主電極22kは制御電極22gにより取り囲まれ、即ち両電極
は互いに入り組んで一方の主表面に形成されている。半
導体ペレット21の他方の主表面(第2主表面)には主電
極(アノード電極)22aが形成され、Pエミッタ層21a及
び部分的に露出するNベース層21bを短絡し、いわゆる
アノード短絡構造を形成している。半導体ペレット21
第1主表面のカソード電極22kはカソード側電極部材24k
を介してカソード電極ポスト23kにより加圧され、また
第2主表面のアノード電極22aはアノード側電極部材24a
を介してアノード電極ポスト23aにより加圧される。半
導体ペレットは、アノード・カソード間の耐圧維持のた
めその側壁にベベル加工を施し、破砕面をエッチングし
た後、パッシベーション(絶縁保護)のためシリコーン
樹脂28が塗布される。ゲートリード9は、電極ポスト23
k、電極部材24kの中空部及び切欠部内に絶縁物からなる
位置決めガイド31k及び図示しない絶縁部材を介して配
設され、その一端はゲート圧接用ばね10によりゲート電
極22gに圧接され、他の一端は絶縁筒体6の側壁にロー
付された金属スリーブ12を挿通して外部に導出され、シ
ール部13で封着される。

本実施例の第1のポイントは、カソード側及びアノー
ド側のそれぞれの主電極、電極部材及び電極ポストの対
向面が互いに合金化等により固着されることなく、接触
加圧され、いわゆるアロイレス構造となっていることで
ある。

次に、第2のポイントは、カソード側電極部材24k
カソード電極22kに加わる応力を分担するためにAl,Ag,C
u等の軟質金属薄板24nと硬質で熱膨脹率がシリコンペレ
ットに近いMo又はWからなる電極板24mとを重ねた金属
板であり、アノード側電極部材がWやMo等の電極板24a
からなることである。カソード側電極部材はこれに限定
されない。例えば特願昭62−78653号に開示されている
軟質金属板と硬質金属板とを含む複合板をカソード側電
極部材として使用できる。

電極部材24kが硬質の電極板24mのみからなる場合、繰
り返し熱サイクルを受けると熱疲労を起こしてカソード
電極22kが横方向にせり出し、ゲート電極22gと接触した
り、或いは更に熱疲労が進むとカソード電極22kを介し
て電極板24mとペレット21とが圧接され、電極板24mの熱
膨脹によりペレット21が引張られてクラックが生ずる場
合がある。軟質金属薄板24nを硬質電極板24mとカソード
電極との間に介在させることにより上記の事故を防止で
きる(特願昭62−78653号参照)。

次に第3のポイントは、両側の電極部材がそれぞれ対
向する主電極の全面を覆うようにするため、電極部材24
kの外径はカソード電極パターンの外径より大きく、電
極部材24kの内径はカソード電極パターンの内径より小
さく形成され、又アノード側電極部材24aはアノード電
極22aの外径より大きく形成されている点である(特願
昭63−86607号参照)。この手段により前述の通りカソ
ード電極とカソード側電極部材との間及びアノード電極
とアノード側電極部材との間の圧接の均一性は大幅に向
上する。

次に第4のポイントは、カソード側電極部材24kがN
エミッタ層21dの全面を覆い、またアノード側電極部材2
4aがPエミッタ層21aの全面を覆うように形成されてい
る点である。これによりカソード電極22kはNエミッタ
層21dのほぼ主面全域にわたって形成される。Nエミッ
タ層21d及びPエミッタ層21aは主電流の通電路であり、
この通電路の断面全域にわたり主電極が形成されるの
で、ペレット内部の電流密度の均一性の改善が得られ
る。

次に第5のポイントは、両側の電極部材がそれぞれ対
向する電極ポスト(Cu)の全面を覆うようにするため、
カソード電極ポスト23kの外径は対向するカソード側電
極部材24kの外径より小さく、アノード電極ポスト23aの
外径は対向するアノード側電極ポスト24aの外径より小
さいことである(実公昭54−41657参照)。これにより
圧接状態で使用されても銅製電極ポストが変形すること
はない。

次に第6のポイントは、前記第3ないし第5ポイント
記載の構成において、ペレットを挟んで対をなして対向
するカソード電極22k(パターン)とアノード電極22a、
カソード側電極部材24kとアノード側電極部材24a及びカ
ソード電極ポスト23kとアノード電極ポスト23aのそれぞ
れの外径が対ごとに等しいことである。これにより圧接
力の極めて良好な均一性が得られる。

次に第7のポイントは、各主電極、各電極部材及び各
電極ポストの相互の位置合せ手段である。即ち、半導体
ペレット21は側壁の絶縁保護用シリコーン樹脂28を介し
て電極部材24k及び24aと位置合せされる(特開昭57−10
0737号参照)。又カソード側電極部材24kとカソード電
極ポスト23kは位置決めガイド31kを介して位置合せされ
る。このガイド31kは前述のゲートリード9の位置合せ
も兼ねており、テフロン、エポキシ等の絶縁物により構
成される。位置決めガイド31kは外周側面に段差を有す
る環状筒体で、外周側面の上部外径は電極ポスト23kの
中空部径と等しく、下部外径は電極部材24kの中空部径
と等しくなるように形成される。又アノード側電極部材
24aとアノード電極ポスト23aは、位置決めガイド31aを
介して位置合せされる。位置決めガイド31aはAl等の金
属又はテフロン、エポキシ等の絶縁物からなる環状筒体
で内周側面に段差33を設ける。この内周側面の上部内径
は電極部材24aの外径に等しく、下部内径は電極ポスト2
3aの外径に等しくなるように形成される。又環状筒体で
ある位置決めガイド31aは高さ方向にスリットを設け、
電極部材24a(Mo)と電極ポスト23a(Cu)との熱膨脹率
の差による寸法差を吸収できる構造とすることが好まし
い。又段差33を設けることによりガイド31a自体の上下
振動等を防止できる。なお位置決めガイド31a及び31kの
形状は上記構造に限定されない。例えば特開昭62−1761
37号に開示されている手段を準用することもできる。

第5図は、アロイレス構造のGTOサイリスタの絶縁筒
体等の一部を省略した模式的な部分断面図とカソード電
極面における応力分布を示す概念図で、同図(a)は従
来例、同図(b)は本発明の前記実施例を示す。同図
(a)では、カソード側の電極板4kの外径は、カソード
電極パターンの外径より小さく、又該電極板4kの中空部
の径はカソード電極パターンの中空部の径より大きく、
即ち電極板4kがカソード電極パターンの全面を覆わない
場合である。従来例のGTOでは、電極板4kがカソード電
極を圧接する内外境界端に応力の極大値が存在し、この
端部の主電流密度も大きくなる。これに対し同図(b)
の前記実施例では、従来例よりも均一な応力がカソード
電極に加わり、均一に圧接され、放熱が均一となり、電
気的特性が向上し、シリコンペレットにクラックが入る
こともなく信頼性が向上する。

第6図は、通常のアロイレス構造であって、GTOでな
いサイリスタの模式的な部分断面図で、同図(a)は従
来例、同図(b)は参考例を示す。第1図又は第7図と
同一符号はそれぞれ対応する部分を示す。同図(a)に
おいてカソード側電極板4k及びアノード側電極板4aは、
それぞれ主電極2k及び2aの主表面の最外側の一部を残し
部分圧接している。圧接されていない部分15k及び15aで
はペレット内を流れる電流(矢印をつけた実線で示す)
はそれぞれ主電極の部分接触部を経て流れるのでその電
気抵抗は増加し、又発生熱量も該部分接触部に向かって
伝導されるのでこの領域の熱抵抗は増加し、結果として
放熱不足を生じる。同図(b)の参考例ではカソード側
電極部材24k及びアノード側電極部材24aは、対向するカ
ソード電極22k及びアノード電極22aの全面を覆うので、
ペレット内を流れる電流及び熱流はより均一化され、結
果として領域15k及び15aにおける放熱効果は従来例に比
し向上する。第6図に示すように、圧接されていない領
域での電流集中がなくなるのでサージ電流、ターンオフ
過電流等の過電流耐量も向上する。

第2図及び第4図は、本発明の圧接型半導体装置の第
2、第3実施例の模式断面図、第3図は参考例の圧接型
半導体装置の模式断面図であり、絶縁筒体等外囲器を構
成する部材の一部を省略してある。又第1図と同一符号
は対応部分を表わし説明を省略する。

第2図に示す第2実施例は、逆阻止プレーナ型のGTO
サイリスタの例である。第1図に示す第1実施例のGTO
サイリスタと異なる点は次の点である。先ず半導体ペレ
ット21Aの第1主表面(カソード側)にPベース層21Ac
とNエミッタ層21Adがプレーナ状に形成され、主電極22
kと制御電極22gとは同一面内に入り組んで形成される。
又ペレットの第2主表面(アノード側)の全域にPエミ
ッタ層21Aaが形成され、更にPエミッタ層21Aa内に選択
的に高濃度のP+エミッタ層21Aapが形成される。実質的
に主電流の流れる領域即ちP+エミッタ層21Aapをアノー
ド側電極部材24aの径内におさえることが好ましい。又
カソード側電極部材は軟質金属薄板24nを省略し、且つ
ゲート電極に接触しないよう圧接面が凹凸状となってい
る電極板24mを使用する。又位置決めガイド31kに代え
て、電極板24m及び電極ポスト23kのそれぞれの外周側面
に内接する金属又は絶縁物からなる位置決めガイド32k
を使用する。位置決めガイド32kは位置決めガイド31aと
同じ目的と効果を有する。

第3図に示す参考例は、GTOサイリスタでなく、一般
のエミッタ短絡型サイリスタである。半導体ペレット21
Bのカソード側主面に部分的にNエミッタ層21Bdが形成
され、Pベース層21Bcの一部が基板面に露出しており、
カソード電極22kは平坦で、Nエミッタ層とPベース層
は短絡される。軟質金属薄板24nは必要なく、直接電極
板24mでカソード電極22kを加圧する。半導体ペレット21
Bのアノード側主表面の全域にPエミッタ層21Baが形成
され、このPエミッタ層21Ba内に選択的に高濃度のP+
ミッタ層21Bapが形成され、アノード電極22aはこのP+
ミッタ層を覆うように形成されている。

第4図に示す第3実施例は、両面ゲート型のGTOサイ
リスタの例である。半導体ペレット21Cは複数に分割さ
れたNエミッタ層21Cd、Pベース層21Cc、Nベース層21
Cb、Nバッファ層21Ce及び複数に分割されたPエミッタ
層21Caの積層構造で、Nエミッタ層上にカソード電極22
k、Pエミッタ層上にアノード電極22a、Pベース層上に
第1ゲート電極22gk、Nバッファ層上に第2ゲート電極
22gaが形成される。本実施例は、半導体ペレット21C
第1、第2主表面のいずれに対しても主電極と制御電極
とが入り組んで形成される例である。第2主表面側(ア
ノード側)のアノード電極22a、アノード側電極部材24
a、アノード電極ポスト23aは、第1実施例におけるカソ
ード側又は本実施例のカソード側の構成とほぼ等しい。

本発明は、GTOに関して以上の実施例に限定されな
い。本発明の考え方は、例えば逆導通サイリスタ、トラ
イアック及びトランジスタなどにも適用できる。

[発明の効果] これまで述べたように、GTOにかかる本発明の圧接型
半導体装置においては、アロイレス構造のペレットを使
用することにより、ロー付されたことにより生ずる前記
諸課題を解決することができた。

アロイレス構造としたことにより、従来に比しより均
一な圧接力と均一な放熱効果が要求されるが、主電極、
電極部材及び電極ポストを前述のような構成に配設し、
容易に組立(アセンブリ)することのできる位置決め手
段により前記課題を解決することができた。

本発明により、半導体ペレットに局所的な過剰圧接力
や応力が加わらず均一に圧接され、充分な放熱効果が得
られると共に圧接端部での電流集中を緩和でき、サージ
電流、ターンオフ過電流等の過電流耐量の高い圧接型半
導体装置を提供することができた。

【図面の簡単な説明】

第1図及び第2図は、本発明の圧接型半導体装置の第
1、第2実施例をそれぞれ示す装置の模式的断面図、第
3図は参考例の圧接型半導体装置の模式的断面図、第4
図は本発明の第3実施例を示す装置の模式的断面図、第
5図は圧接の均一性を比較する説明図で、同図(a)は
従来例、同図(b)は本発明例、第6図は放熱効果を比
較する図で、同図(a)は従来例、同図(b)は参考
例、第7図は従来の圧接型半導体装置の模式的断面図、
第8図は第7図に示す装置のカソード電極パターンとカ
ソード電極ポストとの位置関係を示す概念図である。2121A21B21C……シリコン半導体ペレット、2
a,22a,……主電極(アノード電極)、2k,22k……主電極
(カソード電極)、2g,22g,22gk,22ga……制御電極(ゲ
ート電極)、3a,23a……アノード電極ポスト、3k,23k…
…カソード電極ポスト、4k,24k……カソード側電極部
材、4a,24a,24a……アノード側電極部材(アノード側電
極板)、31a,31k,32k……位置決めガイド。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北川 光彦 神奈川県川崎市幸区小向東芝町1 株式 会社東芝多摩川工場内 (72)発明者 横田 悦男 神奈川県川崎市幸区小向東芝町1 株式 会社東芝多摩川工場内 (72)発明者 綿貫 一雄 神奈川県川崎市幸区小向東芝町1 株式 会社東芝多摩川工場内 (72)発明者 藤原 隆 神奈川県川崎市幸区小向東芝町1 株式 会社東芝多摩川工場内 (56)参考文献 特開 昭63−244745(JP,A) 特開 昭56−124238(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1及び第2の主表面のそれぞれに形成さ
    れる主電極と、少なくとも一方の主表面にこの主表面の
    主電極と入り組んで形成される制御電極とを有するゲー
    トターンオフサイリスタの半導体ペレットと、該半導体
    ペレットを挟んで第1及び第2の主表面の主電極をそれ
    ぞれ電極部材を介して加圧する電極ポストとを有する圧
    接型半導体装置において、 上記ゲートターンオフサイリスタの半導体ペレットの第
    1及び第2の主表面側のそれぞれの主電極、電極部材及
    び電極ポストの対向面は互いに固着されることなく接触
    加圧され、第1及び第2の主表面側のそれぞれの電極部
    材の一方の主面はこの主面と対向する半導体ペレットの
    実質上電流の流れる領域の全面を覆い、該電極部材の他
    方の主面はこの主面と対向する電極ポストの全面を覆
    い、且つ少なくとも一方の電極部材とこの電極部材に圧
    接する電極ポストとは相互の位置決めガイドを有するこ
    とを特徴とする圧接型半導体装置。
JP26345588A 1988-10-19 1988-10-19 圧接型半導体装置 Expired - Fee Related JP2739970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26345588A JP2739970B2 (ja) 1988-10-19 1988-10-19 圧接型半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26345588A JP2739970B2 (ja) 1988-10-19 1988-10-19 圧接型半導体装置
US07422900 US4996586A (en) 1988-10-19 1989-10-17 Crimp-type semiconductor device having non-alloy structure
KR890015033A KR930007517B1 (ko) 1988-10-19 1989-10-19 압접형 반도체장치
EP19890119422 EP0365007A3 (en) 1988-10-19 1989-10-19 Crimp-type semiconductor device having non-alloy structure

Publications (2)

Publication Number Publication Date
JPH02110944A true JPH02110944A (en) 1990-04-24
JP2739970B2 true JP2739970B2 (ja) 1998-04-15

Family

ID=17389752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26345588A Expired - Fee Related JP2739970B2 (ja) 1988-10-19 1988-10-19 圧接型半導体装置

Country Status (4)

Country Link
US (1) US4996586A (ja)
EP (1) EP0365007A3 (ja)
JP (1) JP2739970B2 (ja)
KR (1) KR930007517B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210601A (en) * 1989-10-31 1993-05-11 Kabushiki Kaisha Toshiba Compression contacted semiconductor device and method for making of the same
JP2755761B2 (ja) * 1990-01-26 1998-05-25 株式会社東芝 半導体装置
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
GB9109542D0 (en) * 1991-05-02 1991-06-26 Semitron Ind Ltd Semiconductor device assembly
JP2804216B2 (ja) * 1993-06-22 1998-09-24 日立原町電子工業株式会社 ゲートターンオフサイリスタ
JP3471880B2 (ja) * 1994-02-23 2003-12-02 三菱電機株式会社 圧接型半導体装置
JPH08242009A (ja) * 1994-12-02 1996-09-17 Eurec Europ G Fur Leistungshalbleiter Mbh & Co Kg パワー半導体デバイス
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
US5652467A (en) * 1995-07-27 1997-07-29 Hitachi, Ltd. Semiconductor device and package structure therefore and power inverter having semiconductor device
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
US6521916B2 (en) 1999-03-15 2003-02-18 Gentex Corporation Radiation emitter device having an encapsulant with different zones of thermal conductivity
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
DE10041112B4 (de) 2000-08-22 2006-05-24 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Isolierelement
JP3954314B2 (ja) * 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
US6639360B2 (en) 2001-01-31 2003-10-28 Gentex Corporation High power radiation emitter device and heat dissipating package for electronic components
US7075112B2 (en) * 2001-01-31 2006-07-11 Gentex Corporation High power radiation emitter device and heat dissipating package for electronic components
EP1298733A1 (en) * 2001-09-28 2003-04-02 ABB Schweiz AG Turn-off high-power semiconductor device
JP2005116355A (ja) 2003-10-08 2005-04-28 Nec Microwave Inc マイクロ波管システム及びマイクロ波管
US8070329B1 (en) 2005-02-11 2011-12-06 Gentex Corporation Light emitting optical systems and assemblies and systems incorporating the same
CN107112318A (zh) * 2014-12-29 2017-08-29 三菱电机株式会社 功率模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099201A (en) * 1977-04-11 1978-07-04 General Electric Company Semiconductor rectifier assembly having an insulating material therein that evolves gases when exposed to an arc
JPS5591151U (ja) * 1978-12-19 1980-06-24
JPH0263300B2 (ja) * 1980-12-16 1990-12-27 Tokyo Shibaura Electric Co
JPS5871658A (en) * 1981-10-23 1983-04-28 Toshiba Corp Pressure contact type semiconductor device
JPH0142498B2 (ja) * 1982-06-30 1989-09-13 Tokyo Shibaura Electric Co
JPH0138381B2 (ja) * 1982-11-10 1989-08-14 Hitachi Ltd
DE3308661C2 (ja) * 1983-03-11 1987-09-03 Semikron Elektronik Gmbh, 8500 Nuernberg, De
JPS60154629A (en) * 1984-01-25 1985-08-14 Hitachi Ltd Compression bonded type semiconductor device
JPS60133648U (ja) * 1984-02-16 1985-09-06
JPS6197933A (en) * 1984-10-19 1986-05-16 Hitachi Ltd Wholly compression bonded semiconductor device
JPH065686B2 (ja) * 1985-09-04 1994-01-19 日立原町電子工業株式会社 圧接型半導体装置
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置

Also Published As

Publication number Publication date Type
JPH02110944A (en) 1990-04-24 application
US4996586A (en) 1991-02-26 grant
EP0365007A2 (en) 1990-04-25 application
KR930007517B1 (ko) 1993-08-12 grant
EP0365007A3 (en) 1991-01-23 application

Similar Documents

Publication Publication Date Title
US3871014A (en) Flip chip module with non-uniform solder wettable areas on the substrate
US3128419A (en) Semiconductor device with a thermal stress equalizing plate
US5915179A (en) Semiconductor device and method of manufacturing the same
US5554885A (en) Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape
US5723882A (en) Insulated gate field effect transistor having guard ring regions
US5084752A (en) Semiconductor device having bonding pad comprising buffer layer
US4188636A (en) Semiconductor device having bump terminal electrodes
US4541003A (en) Semiconductor device including an alpha-particle shield
US6353258B1 (en) Semiconductor module
US5166773A (en) Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US4849803A (en) Molded resin semiconductor device
US20040089941A1 (en) Semiconductor device having radiation structure
US3581160A (en) Semiconductor rectifier assembly having high explosion rating
US5134463A (en) Stress relief layer providing high thermal conduction for a semiconductor device
US2751528A (en) Rectifier cell mounting
US20030075783A1 (en) Semiconductor device
US4231059A (en) Technique for controlling emitter ballast resistance
US5006921A (en) Power semiconductor switching apparatus with heat sinks
JPH10294473A (ja) 面実装型半導体装置及びその製造方法
US5610439A (en) Press-contact type semiconductor devices
US5121189A (en) Semiconductor device and method of manufacturing the same
JPH06291223A (ja) 半導体装置
US6396138B1 (en) Chip array with two-sided cooling
US5874774A (en) Flat package semiconductor device
US4305088A (en) Semiconductor device including means for alleviating stress caused by different coefficients of thermal expansion of the device components

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees