JPS5856983B2 - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS5856983B2 JPS5856983B2 JP6602175A JP6602175A JPS5856983B2 JP S5856983 B2 JPS5856983 B2 JP S5856983B2 JP 6602175 A JP6602175 A JP 6602175A JP 6602175 A JP6602175 A JP 6602175A JP S5856983 B2 JPS5856983 B2 JP S5856983B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- emitter
- current
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000010931 gold Substances 0.000 description 19
- 239000000969 carrier Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスクに係り、特にター
ンオフ時に電流集中によって破壊しないようにしたゲー
トターンオフサイリスタに関する。
ンオフ時に電流集中によって破壊しないようにしたゲー
トターンオフサイリスタに関する。
一般ケートターンオフサイリスタ（以下ＧＴＯど称する
）は第１図に示すように構成されている。
）は第１図に示すように構成されている。
即ち順次第１の工□ツタ領域１、第１のベース領域２、
第２のベース領域３、第２の工□ツタ領域４が夫々Ｎ、
Ｐ、Ｎ、Ｐの導電型を有するように構成され、そして上
記第１のエミッタ領域１、第１のベース領域２、第２の
エミッタ領域４に夫々オーム性電極１ａ、２ａ、４ａが
設げられている。
第２のベース領域３、第２の工□ツタ領域４が夫々Ｎ、
Ｐ、Ｎ、Ｐの導電型を有するように構成され、そして上
記第１のエミッタ領域１、第１のベース領域２、第２の
エミッタ領域４に夫々オーム性電極１ａ、２ａ、４ａが
設げられている。
なお上記第１のエミッタ領域１はカソード領域Ｋ、第１
のベース領域２はゲート領域Ｇ、第２のエミッタ領域４
はアノード領域Ａと称せられる場合が多い。
のベース領域２はゲート領域Ｇ、第２のエミッタ領域４
はアノード領域Ａと称せられる場合が多い。
また上記第１のエミッタ領域１は複数個のエレメントか
らなるマルチエミッタ構造をとっているが、第１図には
一つのエレメントのみ図示している。
らなるマルチエミッタ構造をとっているが、第１図には
一つのエレメントのみ図示している。
なお一般に第１のエミッタ領域１上からは圧接板により
圧接されるようになっている。
圧接されるようになっている。
このように構成されているＧＴＯにはライフタイムキラ
ー不純物がドープされている。
ー不純物がドープされている。
そしてそのライフタイムキラー不純物として金（Ａｕ）
が用いられ、ＧＴＯの第２のエミッタ領域の表面全体に
Ａｕを蒸着し、そのまま拡散する方法が取られている。
が用いられ、ＧＴＯの第２のエミッタ領域の表面全体に
Ａｕを蒸着し、そのまま拡散する方法が取られている。
この方法の場合拡散温度、時間によって第２のベース領
域３中のＡｕの量を制御し、ＧＴＯのターンオフ条件を
最適化している。
域３中のＡｕの量を制御し、ＧＴＯのターンオフ条件を
最適化している。
ところでＧＴＯがターンオフするためには、第１のベー
ス領域２中の過剰キャリアを、この領域に設けている電
極２ａから流れ込む負電流により消滅させることが必要
である。
ス領域２中の過剰キャリアを、この領域に設けている電
極２ａから流れ込む負電流により消滅させることが必要
である。
しかしこの電極２ａからの電流が、第１のベース領域２
中の過剰キャリアを消滅させる効果を十分持ち得る範囲
は、第１ペース領域２内のキャリアの拡散長により異な
るが、通常品々５００μ扉程度である。
中の過剰キャリアを消滅させる効果を十分持ち得る範囲
は、第１ペース領域２内のキャリアの拡散長により異な
るが、通常品々５００μ扉程度である。
従ってＧＴＯの第１のエミッタ領域１は複数個のエレメ
ントから成るマルチ・エミッタ構造を取ることが多く、
定格電流５０Ａ以上の大電流ＧＴＯにおいてはこの形状
を取るざる得ない。
ントから成るマルチ・エミッタ構造を取ることが多く、
定格電流５０Ａ以上の大電流ＧＴＯにおいてはこの形状
を取るざる得ない。
しかし、このマルチ・エミッタ構造の大電流ＧＴＯにお
ける最大の問題点はターンオフ時に各エレメント間の電
流配分を均一に保つことができない点にある。
ける最大の問題点はターンオフ時に各エレメント間の電
流配分を均一に保つことができない点にある。
例えば各エレメント間の電流配分を均一にするためウェ
ハ自身とパターンの均一性、対称性を考慮した上でもな
おかつ大電流をターンオフする際には、電流がターンオ
フ時間の長い特定のエレメントに集中する傾向が見られ
、遂にはそれだけが全電流を負担し破壊の原因となるこ
とが知られている。
ハ自身とパターンの均一性、対称性を考慮した上でもな
おかつ大電流をターンオフする際には、電流がターンオ
フ時間の長い特定のエレメントに集中する傾向が見られ
、遂にはそれだけが全電流を負担し破壊の原因となるこ
とが知られている。
これが大電流ＧＴＯの大きな障壁となっている。
これを各エレメント単位で見てみると第１図に示すよう
に、第１のベース領域２及び第２のベース領域３の各々
を２つの区分に分は第１のベース領域の電極２ａ即ちゲ
ート電極に近い部分を２Ａ。
に、第１のベース領域２及び第２のベース領域３の各々
を２つの区分に分は第１のベース領域の電極２ａ即ちゲ
ート電極に近い部分を２Ａ。
３Ａとし、ゲート電極２ａから遠い部分を２Ｂ。
３Ｂとし、それらの領域内の過剰キャリアがターンオフ
の際にどのように減衰するかを調べた。
の際にどのように減衰するかを調べた。
その結果を第２図に示す。
これは電荷制御方程式の数値解法によって求められたも
のであるが、この計算から得られた他のパラメーターが
実験結果とよく一致することから、実際にこのような分
布をとることが十分予測される。
のであるが、この計算から得られた他のパラメーターが
実験結果とよく一致することから、実際にこのような分
布をとることが十分予測される。
この第２図から分かることはターンオフ初期にはゲート
電極２ａから近いベース領域２Ａ、３Ａ内の過剰キャリ
アが減少する一方、ゲート電極２ａから遠いベース領域
２Ｂ、３Ｂ内の過剰キャリアは増大し、この部分のキャ
リアはなかなか減少せず、最終的に電流を負担すること
になる。
電極２ａから近いベース領域２Ａ、３Ａ内の過剰キャリ
アが減少する一方、ゲート電極２ａから遠いベース領域
２Ｂ、３Ｂ内の過剰キャリアは増大し、この部分のキャ
リアはなかなか減少せず、最終的に電流を負担すること
になる。
そしてターンオフする際にあるエレメントに集中した電
流は、そのエレメントの中でもゲート電極２ａから最も
離れた部分に最終的に集中し、これが破壊の原因になっ
ているのである。
流は、そのエレメントの中でもゲート電極２ａから最も
離れた部分に最終的に集中し、これが破壊の原因になっ
ているのである。
これは第２のベース領域３について言えば、ベース領域
全体にわたってライフタイムキラーが横方向に一様に分
布しているため、ターンオフ時の第２のベース領域３内
のキャリア分布が横方向で著しく異なるという結果をも
たらす。
全体にわたってライフタイムキラーが横方向に一様に分
布しているため、ターンオフ時の第２のベース領域３内
のキャリア分布が横方向で著しく異なるという結果をも
たらす。
以上がＧＴＯのターンオフにおける問題点である。
次に導通状態を考えると、ＧＴＯは第３図に示すような
電流経路をとるので、第２のベース領域３内の横方向に
一様に分布したライフタイムキラーは導通な阻止する効
果しか持たず、順方向電圧降下の増大、漏れ電流の増大
をもたらし熱発生を高めることになる。
電流経路をとるので、第２のベース領域３内の横方向に
一様に分布したライフタイムキラーは導通な阻止する効
果しか持たず、順方向電圧降下の増大、漏れ電流の増大
をもたらし熱発生を高めることになる。
これは大電流半導体素子であるＧＴＯにおいて極めて好
ましくないことである。
ましくないことである。
この発明は上記した事情に鑑みなされたもので、ターン
オフ時における電流集中を分散させ、電流集中による破
壊を防ぐと同時に、通電時の順方向電圧降下ＶＦと漏れ
電流を共に減少させ得るＧＴＯを提供するにある。
オフ時における電流集中を分散させ、電流集中による破
壊を防ぐと同時に、通電時の順方向電圧降下ＶＦと漏れ
電流を共に減少させ得るＧＴＯを提供するにある。
即ち本発明は、第１のエミッタ領域のオーム性電極直下
の第２のベース領域のライフタイムキラー不純物Ａｕの
濃度を変化させて、上記目的な達成し得るようにしたも
のである。
の第２のベース領域のライフタイムキラー不純物Ａｕの
濃度を変化させて、上記目的な達成し得るようにしたも
のである。
次に本発明の一実施例を第４図を用いて詳細に説明する
。
。
第４図は本発明のＧＴＯの構成断面図を示すもので、第
１図と同様な構成で同一符号は同一の部分を示す。
１図と同様な構成で同一符号は同一の部分を示す。
即ち第１図と同様に１個のエレメントのＧＴＯを示すも
ので、第１のエミッタ領域１、第１のベース領域２、第
２のベース領域３、第２のエミッタ領域４とから成り、
そして第１のエミッタ領域１、第１のベース領域２及び
第２のエミッタ領域４には夫々オーム性電極ｉ ａ ｓ
２ａ ＊４ａが設げられている。
ので、第１のエミッタ領域１、第１のベース領域２、第
２のベース領域３、第２のエミッタ領域４とから成り、
そして第１のエミッタ領域１、第１のベース領域２及び
第２のエミッタ領域４には夫々オーム性電極ｉ ａ ｓ
２ａ ＊４ａが設げられている。
ところで第１のベース領域の電極即ちゲート電極２ａか
ら最も離れた第２のベース領域の部分８を斜線で示しで
ある。
ら最も離れた第２のベース領域の部分８を斜線で示しで
ある。
そして、この部分８にライフタイムキラー例えばＡｕを
選択的に拡散し、この部分８０周辺部分９にも横方向へ
の拡散として領域８よりも低濃度のＡｕを存在させる。
選択的に拡散し、この部分８０周辺部分９にも横方向へ
の拡散として領域８よりも低濃度のＡｕを存在させる。
このライフタイムキラーＡｕの選択的拡散方法の一例は
、夫々の電極を形成する前の第１の工□ツタ領域１側或
いは第２のエミツタ領域４側ウエハ面上にフォトエツチ
ング用マスク例えばシリコン酸化膜（ＳｉＯ２膜）を形
成し、この酸化膜をフォト・エツチングで選択的に除去
し、その上にＡｕを蒸着してそのまま拡散する。
、夫々の電極を形成する前の第１の工□ツタ領域１側或
いは第２のエミツタ領域４側ウエハ面上にフォトエツチ
ング用マスク例えばシリコン酸化膜（ＳｉＯ２膜）を形
成し、この酸化膜をフォト・エツチングで選択的に除去
し、その上にＡｕを蒸着してそのまま拡散する。
この場合Ａｕはシリコンに比べて酸化膜中の拡散定数が
小さいからマスク効果は十分ある。
小さいからマスク効果は十分ある。
なお、メサエッチング等のパターンの無い第２のエミツ
タ領域４側面のフォエツチング用マスク合わせは赤外線
顕微鏡を用いればよく、第１のエミッタ領域１側のパタ
ーン等の情報がわかる。
タ領域４側面のフォエツチング用マスク合わせは赤外線
顕微鏡を用いればよく、第１のエミッタ領域１側のパタ
ーン等の情報がわかる。
このようにＣＴＯの第１のエミッタ領域の電極１ａ直下
の第２のベース領域３中のライフタイムキラー不純物Ａ
ｕ濃度を、第１のベース領域の電極２ａ即ちゲート電極
から離れた領域には多くし、近い領域には少なくするよ
うにすれば、ターンオフの際の電流集中を防いで電流を
分散させることが可能になる。
の第２のベース領域３中のライフタイムキラー不純物Ａ
ｕ濃度を、第１のベース領域の電極２ａ即ちゲート電極
から離れた領域には多くし、近い領域には少なくするよ
うにすれば、ターンオフの際の電流集中を防いで電流を
分散させることが可能になる。
即ち、上記のようにライフタイムキラー不純物濃度を部
分的に濃度差をもたせているため、１個のエレメント内
のターンオフ時の過剰キャリア分布は第２のベース領域
２のいかなる位置でも均一にすることができる。
分的に濃度差をもたせているため、１個のエレメント内
のターンオフ時の過剰キャリア分布は第２のベース領域
２のいかなる位置でも均一にすることができる。
したがって最終的に電流の流れる面積が従来の素子の場
合よりも大きくなりターンオフ時の電流密度を著しく小
さくすることができ、ターンオフによる破壊をほとんど
なくすことができる。
合よりも大きくなりターンオフ時の電流密度を著しく小
さくすることができ、ターンオフによる破壊をほとんど
なくすことができる。
また導通状態においても、第１のベース領域の電極２ａ
即ちゲート電極に近い部分はライフタイムキラーの不純
物濃度が低いので、順方向電圧降下ＶＦが小さくなり、
漏れ電流も減少する。
即ちゲート電極に近い部分はライフタイムキラーの不純
物濃度が低いので、順方向電圧降下ＶＦが小さくなり、
漏れ電流も減少する。
したがって通電時における素子の熱破壊の可能性もほと
んどなくなる。
んどなくなる。
例えば上記の実施例に基づき、４００〔μ胤〕のエミッ
タ（第１のエミッタ領域）幅を有するＧＴＯの中央部の
幅１００ ［μ扉〕にライフタイムキラー不純物Ａｕを
選択的に拡散した。
タ（第１のエミッタ領域）幅を有するＧＴＯの中央部の
幅１００ ［μ扉〕にライフタイムキラー不純物Ａｕを
選択的に拡散した。
なお拡散の条件は拡散温度を８６０℃、時間３０分間行
う。
う。
このような条件で行うと上記１００〔μ扉〕の中央部の
第２のベース領域には３〜５ Ｘ １０”／ｃｒｉ程度
のＡｕが入り、その周辺部には８〜１０×１０１３／ｃ
ｒｌｌ程度のＡｕが入るようになる。
第２のベース領域には３〜５ Ｘ １０”／ｃｒｉ程度
のＡｕが入り、その周辺部には８〜１０×１０１３／ｃ
ｒｌｌ程度のＡｕが入るようになる。
このように作られたＧＴＯの破壊強度を測定したところ
２４０Ａであった。
２４０Ａであった。
一方比較のために全面にＡｕを拡散したＧＴＯの破壊強
度を測定したところ、１８０Ａであった。
度を測定したところ、１８０Ａであった。
なお上記実施例において、メサ型について説明したが、
プレーナ型についても同様である。
プレーナ型についても同様である。
またライフタイムキラー不純物はＡｕが最適であるが、
例えば鉄（Ｆｅ）などであっても良い。
例えば鉄（Ｆｅ）などであっても良い。
さらにＡｕの不純物濃度は、上記では第２のエミッタ領
域の１００ Ｃμ扉〕程度の中央部において３〜５Ｘ
１０” ／ｃｒｒｉであるが、Ｉ Ｘ １ ｏ１５／ｃ
ｒ／ｌ以下であれば良い。
域の１００ Ｃμ扉〕程度の中央部において３〜５Ｘ
１０” ／ｃｒｒｉであるが、Ｉ Ｘ １ ｏ１５／ｃ
ｒ／ｌ以下であれば良い。
第１図は従来のＧＴＯの機構を説明するための構成断面
図、第２図は第１図゛に基づく時間に関係した過剰キャ
リヤ分布を示す曲線図、第３図は導通状態のＧＴＯの電
流経録を示す図、第４図は本発明の一実施例を説明する
ための構成断面図である。 第４図において、１は第１のエミッタ領域、２は第１の
ベース領域、３は第２のベース領域、４は第２のエミッ
タ領域、１ａは第１のエミッタ領域の電極、２ａは第１
のベース領域の電極、４ａは第２のエミッタ領域の電極
、８はライフタイムキラー不純物Ａｕが３〜５ Ｘ １
ｏ１４／ｃｒＡ程度入っている部分、９はライフタイ
ムキラー不純物Ａｕが８〜１０ Ｘ １０１３／−程度
入っている部分である。
図、第２図は第１図゛に基づく時間に関係した過剰キャ
リヤ分布を示す曲線図、第３図は導通状態のＧＴＯの電
流経録を示す図、第４図は本発明の一実施例を説明する
ための構成断面図である。 第４図において、１は第１のエミッタ領域、２は第１の
ベース領域、３は第２のベース領域、４は第２のエミッ
タ領域、１ａは第１のエミッタ領域の電極、２ａは第１
のベース領域の電極、４ａは第２のエミッタ領域の電極
、８はライフタイムキラー不純物Ａｕが３〜５ Ｘ １
ｏ１４／ｃｒＡ程度入っている部分、９はライフタイ
ムキラー不純物Ａｕが８〜１０ Ｘ １０１３／−程度
入っている部分である。
Claims (1)
- １ 導電型が交替するように順次第１のエミッタ領域、
第１のベース領域、第２のベース領域、第２のエミッタ
領域を設け、前記第１のエミッタ領域、第１のベース領
域、第２のエミッタ領域にオーム性電極を設けたゲート
ターンオフサイリスタにおいて、前記第１のエミッタ領
域のオーム性電極の直下の前記第２のベース領域内のラ
イフタイムキラー不純物を中央部が多く、その周辺部が
少なくなるようにしたことを特徴とするゲートターンオ
フサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6602175A JPS5856983B2 (ja) | 1975-06-03 | 1975-06-03 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6602175A JPS5856983B2 (ja) | 1975-06-03 | 1975-06-03 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51142280A JPS51142280A (en) | 1976-12-07 |
| JPS5856983B2 true JPS5856983B2 (ja) | 1983-12-17 |
Family
ID=13303844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6602175A Expired JPS5856983B2 (ja) | 1975-06-03 | 1975-06-03 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856983B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108387A (en) * | 1977-02-07 | 1978-09-21 | Gen Electric | Junction semiconductor and method of producing same |
| JPS61287270A (ja) * | 1985-06-14 | 1986-12-17 | Res Dev Corp Of Japan | Ｇｔｏサイリスタ |
-
1975
- 1975-06-03 JP JP6602175A patent/JPS5856983B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51142280A (en) | 1976-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| JP3692157B2 (ja) | 可制御のパワー半導体素子 | |
| EP0424710A2 (en) | Thyristor and method of manufacturing the same | |
| US3896476A (en) | Semiconductor switching device | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| JPWO2004090990A1 (ja) | ゲートターンオフサイリスタ | |
| JPH0691244B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS5856983B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| US4710792A (en) | Gate turn-off thyristor | |
| US4825270A (en) | Gate turn-off thyristor | |
| JPS6373670A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS5958866A (ja) | サイリスタ | |
| US3864726A (en) | Controllable semiconductor rectifier | |
| JP2604175B2 (ja) | 高速スイッチングサイリスタ | |
| JPS59163867A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6145395B2 (ja) | ||
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JPS61182259A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0548083A (ja) | 電力用半導体素子 | |
| EP0147776B1 (en) | Semiconductor device provided with control electrode | |
| JPS592381B2 (ja) | 逆導通サイリスタ | |
| JPS6252967A (ja) | Ｇｔｏサイリスタ | |
| JPS596071B2 (ja) | 逆導通サイリスタ | |
| JPS63205957A (ja) | 静電誘導サイリスタ | |
| JPS6262557A (ja) | 半導体装置 |