JPS5958866A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPS5958866A
JPS5958866A JP57171415A JP17141582A JPS5958866A JP S5958866 A JPS5958866 A JP S5958866A JP 57171415 A JP57171415 A JP 57171415A JP 17141582 A JP17141582 A JP 17141582A JP S5958866 A JPS5958866 A JP S5958866A
Authority
JP
Japan
Prior art keywords
layer
thyristor
impurity concentration
base layer
overvoltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57171415A
Other languages
English (en)
Inventor
Tsutomu Nakagawa
勉 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57171415A priority Critical patent/JPS5958866A/ja
Priority to DE19833335115 priority patent/DE3335115A1/de
Publication of JPS5958866A publication Critical patent/JPS5958866A/ja
Priority to US06/777,577 priority patent/US4639276A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/165—Transmutation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はサイリスタに係υ、特にその過電圧に対する
制量の増大を図るための改良に関するものである。
以下、ｐゲートサイリスタを例にとり説明する。
第１　（ｇ４＜ゲートサイリスクの一例を示す断面図で
ある。
図において、（１）はｎ形ベース層を構成するｎ形半導
体基板（以下「ｎＢＮ」と呼ぶ）　、（ｚｌはｎＢｒｖ
ｉ（１）の一方の主面部に形成されたｐ形ベース層（以
下「ｐＢ層」と呼ぶＬ［３］はｎＢＪ曽＋１１の他方の
主面部に形成されたｐ形エミッタ層（以下ｒ　ｐ、　１
６　Ｊと呼ぶ）　、＋４１はｐＢ層（２）の表面部にそ
の一部を取り囲むように形成されたｎ形エミッタＮ（以
下「ｎ８層」と呼ぶ）　、［５１はｐＢ層（２）の表面
部のｎＦ、層（４）によって取り囲まれた部分からなる
ｐ形り−ト領域、（６）は９８層（３）の表面上に形成
された陽極電極、（７）はｎＢ層（４）の表面上に形成
された陰極電極、（８）はｐ形ゲート領域（５）の表面
上に形成されたゲート電極、（９）はｐ、層［３１＋ｎ
ｎ層＋１＋ＩｐＢ層（２）およびｎ、層（４）の端面部
に表面電界緩和のために形成されたベベノペ（１０）は
ベベル（９）に被着された表面安定化膜である。
Ｊｌはｎｎ層＋１１と９８層（３）との間に形成された
ｐｎ接合、Ｊ２はｎＢ層ｆｉｌとｐＢ層（２）との間に
形成されたｐｎ接合、Ｊ３はｐＢ層（２）とｎ１ｍ１４
１との間形成されたｐｎ接合である。
このように構成されたサイリスタでは、逆方向耐圧かｐ
ｎ接合Ｊ１の耐圧で決定され、順方向耐圧がｐｎ接合Ｊ
２の耐圧で決定される。これらのｐｎ接合Ｊｌ　ｌ　Ｊ
２の耐圧はｎＢ層（１）の不純物濃度ＮとｎＢ　Ｎ　（
ｔｌの厚さＷｎＢとで決定される。
例えば、ｐｎｔｅ合ＪＩＩＪ２が階段状接合であるとし
た場合には、耐圧■Ｂｏは、ＶＢ。＝　５．６　Ｘ　１
１０１３Ｎで与えられ、かつｐｎｎ接合、　、　Ｊ２に
逆方向電圧ＶＢｏが印加された時の空乏層の拡がシ幅Ｗ
は、Ｗ＝　３．６２　Ｘ　Ｖ’Ａ　Ｘ　ｎ”’テ与エラ
レル。
ところで、従来、ｎＢ層ｆｌ＋を構成するシリコン単結
晶ウェーハには、浮遊帯域（Ｆｌｏａｔｉｒｇ　Ｚｏｎ
θ：ＦＺ）法で製作されたＦＺシリコン単結晶ウェーハ
（以下ｒＦＺウェーハ」と呼ぶ）が広く使用されている
。
第２図はＦＺウェーハの径方向の比抵抗分布の一例を示
す図である。
図において、横軸はＦＺウェーハの径方向の一方の端面
からの距離を示し、縦軸は比抵抗（単位Ω−ａｍ）を示
す。この比抵抗分布は、比抵抗と不純物濃度とがほぼ逆
比例関係であるので、不純物濃度分布を示すものである
とみなしてよい。（イ）は不純物濃度の最も高い部分で
あり、（ロ）は不純物濃度の最も低い部分である。
第２図に示すように、ＦＺウェーハの不純物濃度の変動
が土１５％以内である。
このようなＦＺウェーハを用いた従来のサイリスタの耐
圧は、ＦＺウェーハの不純物濃度の最も高い部分（イ）
に対応するｎＢ層＋Ｉ］の第１図に一点鎖線で図示する
部分（い）の不純物濃度で決まる耐圧ｖ８０　（い）が
印加された時のＦＺウェーハの不純物濃度の最も低い部
分（ロ）に対応するｎＩ！層ｉｌ＋の部分（図示せず）
の空乏層の拡がり幅Ｗ（ロ）よりｎＢ層ｆ１＋の厚さＷ
ｎＢが大きい場合にはバンチスルーが生じないので、ｎ
Ｂ層（ｔｌの部分（い）での耐圧ＶＢ。（い）によって
決まる。従って、Ｆｚウェーハを用いた従来のサイリス
タに、耐圧ＶＢ。（い）を越える過電圧が順方向に印加
された場合には、電流がｎＢＭ（１）の部分（い）を局
部的に流れてサイリスクかターンオンするが、そのター
ンオン領域の拡がり速度か小さいので、ｎＢ層ｆｉ＋の
部分（い）にホットスポットが生じ、このホットスポッ
トによって、サイリスタが破壊する。また、逆方向の過
電圧が印加された場合でも、上述の順方向の過電圧が印
加された場合と同様に、サイリスクが破壊する。
このようなＦＺウェーハを用いた従来のサイリスタでは
、ｎＢ１！ｔｌ＋の不純物濃度の最も高い部分（い）の
位置が不評であるので、過電圧に対する耐量の増大を図
ることは容易ではなかった。
近年、高比抵抗のＦＺウェーハに中性子線を均一に照射
してＦＺウェーハ中のシリコンＳ１　　を１ Ｐ　に変換した比較的不純物濃度分布の均一ない例を示
す図である。
図において、横軸および縦軸は第２図の横軸および縦軸
と同様である。（イ）は不純物＃度の最も高い部分であ
り、（ロ）は不純物濃度の最も低い部分である０ 第３図に示すように、Ｎ　Ｔ　Ｄ　Ｆ　Ｚウェーハの不
純物＃度の変動か±５俤以内であり、第２図に示しｔ、
＝　Ｆ　Ｚウェーハの不純物濃度の分イ■に比べて均一
な不純物濃度分布をしているが、このＮ　Ｔ　Ｄ　Ｉｔ
’　Ｚウェーハを用いたサイリスタでも、Ｆｚウェーハ
を用いた従来のサイリスタと同様に、Ｎ’ｒＤＦＺワエ
ーハの不純物濃度の最も高い部分（イ）に対応するｎｎ
層ｆｉ＋の部分（レリの位置が不詳であるので、過電圧
に対する耐量の増大を図ることは、容易ではない。
この発明は、上述の点に鑑みてなされたもので、第１伝
導形のベース層の第２伝導形のケート領域に対向する部
分の不純物濃度を第１伝導形のその他の部分の不純物濃
度より高くすることによって、過電圧耐量を増大させた
サイリスタを提供することを目的とする。
この発明の一実施例のｐゲートサイリスタの構成は、第
１図に示したｐゲートサイリスタの構成において、ｎＢ
＃（１）のｐ形ゲート領域（５）に対応する第１図に一
点鎖線で図示する部分（は）の不純物濃度がｎＢ層ｉｌ
ｌの他の部分の不純物濃度より高くなるようにしたもの
である。
次に、この実施例のｐゲートサイリスタの作用をｉｌ１
図についてｈ兄１男する。
この実施レリのサイリスタに順方向の過電圧が印加さ４
１た場合には、電流が、９８層（３）からｎＢ層（１）
の不純物濃度の最も高い部分（は）を通りｐＢ層（２）
のｐ形ゲート領域［５ｉを経てこれに接するｎ８層（４
）の周縁部へ流れる。この電流は、通常のゲート電流と
同様の働きをなし、ｎ、＊（４）のｐ形ゲート領域（５
）に接する周縁部からｐＢＮ（２１への電子の注入を引
き起し、この電子のｐＢ　Ｎ　ｆ２１への注入によって
ｐＢＪｍ１２）のｎＢＢ斎ｉ１１に接する界面の広い部
分にわたってターンオンすることができる。このターン
オンによって、ｎＢ層（１）にホットスポットが生ずる
ことかないので、サイリスタが破壊することがない。従
って、過電圧耐量を飛躍的に増大させることができる。
また、逆方向の過電圧が印加された場合でも、上述の順
方向の過電圧が印加された場合と同様に、過電圧耐量を
増大させることができる０ このようなこの実施例のサイリスクは、不純物濃度の最
も高い部分の位置がはっきり分かったウェーハを用いて
、このウエーノ・の不純物濃度の最も高い部分かｎＢ層
（１）のｐ形ゲート領域（５）に対応する部分になるよ
うに構成することによって、容易に実現される。
例えば、チョコラルスキー（Ｏｚｏｃｈｒａｌｓｋｉ　
：　ＣＺ）法によってシリコン単結晶を引き上げる際に
、溶融シリコンの対流方向に対し直角方向の磁場を印加
して製作され、ＮＴＤＦＺウエーノ・の不純物濃度分布
と同一程度の不純物濃度分布を有するいわゆるＭＯＺウ
ェーハをこの実施例のサイリスタの実現に用いることが
できる。このＭＣｚウエーノ・は、シリコン単結晶の引
き上げ時に、溶融シリコンとシリコン単結晶インゴット
との界面の面内温度分布を中心部で高く、周縁部で低く
することによって、中心部の不純物濃度を周縁部の不純
物濃度より高くすることができる。
第４図はＭＣＺウェーハの径方向の比抵抗分布の一例を
示す図である。
図において、横軸および縦軸は第２図の横軸および縦軸
と同様である。（ハ）はＭＣｚウェーノーの中心部の不
純物濃度の最も高い部分である。
第４図に示すように、ＭＣＺウェーノーの不純物濃度の
変動は第３図に示したＮＴＤＦＺウェー７１の不純物濃
度の変動と同一程度であり、かつ中心部の不純物＃！度
Ｇｅ１周縁部の不純物濃度より高くなっている。
甘た、ＮＴＤＦＺウェーハをこの実施例のサイリスタの
実現に用いることもできる。この場合には、ＮＴＤＦＺ
ウェーハを製作するに当り、】゛２ウェーハの中心部へ
の中性子線熱１Ｊ’−ＤＩを、周縁部への中性子線照射
量より多くすることによって、ＮＴＤＦＺウェーハの中
心部の不純物濃度を、周縁部の不純物良度より高くする
ことができる。
なお、これまで、ｐゲートサイリスタを例にとり述べた
が、この発明はこれに限らず、ｎゲートサイリスタ、増
幅ゲートサイリスタ、Ｆエゲートサイリスタ、光トリガ
サイリスタなどのその他のサイリスタにも適用すること
ができる０以上−説明したように、この発明の一ナイ１
ノスタのその他の部分より高くしたので、過成圧印加時
に、電流がベース層からゲート領域に流れ、この・電流
が通常のゲート電流と同様の働きをする０従って、ベー
ス層の広い部分にわたってターンメンすることができる
ので、従来例のようなホットスポットがベース層に生ず
ることなく、過電圧耐量を増大させることができる。
【図面の簡単な説明】
第１図はｐゲートサイリスタの一例を示す断面図、第２
図はＦＺウエーノ・の径方向の比抵抗分布の一例を示す
図、第３図はＮＴＤＦＺウエーノ１の径方向の比抵抗分
布の一例を示す図、第４図はＭＯＺウェーハの径方向の
比抵抗分布の一例を示す図である。 図において、（１）はｎ形ベース層（第１伝導形の第１
のベース層）、（２）はｐ形ベース湘（第２伝導形の第
２のベース層）、（３）はｐ形エミッタ層（第２伝導形
の第１のエミツタ層）、＋４１はｎ形エミッタ層（第１
伝導形の第２のエミッタ１ｍ　）　、＋５１はｐ形ゲー
ト領域である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人　　葛　野　信　−（外１名） 第１図 第２図 硅抛 第３図 距　１ 第４図

Claims (1)

    【特許請求の範囲】
  1. （１）　　第１伝導形の第１のベース層と、この第１の
    ベース層の一方の主面に接して形成され主面部の一部を
    ゲート領域にする第２伝導形の第２のベース層と、上記
    第１のベース層の他方の主面に接して形成された第２伝
    導形の第１のエミツタ層と、上記第２のベース層の主面
    部の上記ゲート領域以外の部分に形成された第１伝導形
    の第２のエミツタ層とを備えたものにおいて、上記第１
    のベース層の上記ゲート領域に対応する部分の不純物濃
    度が上記第１のベース層のその他の部分の不純物濃度よ
    り高いことを特徴とするサイリスク。
JP57171415A 1982-09-28 1982-09-28 サイリスタ Pending JPS5958866A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57171415A JPS5958866A (ja) 1982-09-28 1982-09-28 サイリスタ
DE19833335115 DE3335115A1 (de) 1982-09-28 1983-09-28 Thyristor mit hoher vorspannungsbelastbarkeit
US06/777,577 US4639276A (en) 1982-09-28 1985-09-19 Method of making thyristor with a high tolerable bias voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57171415A JPS5958866A (ja) 1982-09-28 1982-09-28 サイリスタ

Publications (1)

Publication Number Publication Date
JPS5958866A true JPS5958866A (ja) 1984-04-04

Family

ID=15922709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57171415A Pending JPS5958866A (ja) 1982-09-28 1982-09-28 サイリスタ

Country Status (3)

Country Link
US (1) US4639276A (ja)
JP (1) JPS5958866A (ja)
DE (1) DE3335115A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3511363A1 (de) * 1985-03-28 1986-10-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bereichen mit einstellbarer, gleichfoermiger dotierung in siliziumkristallscheiben durch neutronenbestrahlung sowie verwendung dieses verfahrens zur herstellung von leistungsthyristoren
US4836788A (en) * 1985-11-12 1989-06-06 Sony Corporation Production of solid-state image pick-up device with uniform distribution of dopants
EP0343797A1 (en) * 1988-05-25 1989-11-29 Powerex, Inc. Field grading extension for enhancement of blocking voltage capability of high voltage thyristor
FR2709872B1 (fr) * 1993-09-07 1995-11-24 Sgs Thomson Microelectronics Diode de shockley bidirectionnelle.
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US9741839B1 (en) 2016-06-21 2017-08-22 Powerex, Inc. Gate structure of thyristor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1192736A (en) * 1966-09-20 1970-05-20 Nat Res Dev The preparation of Eutectic Material
BE787597A (fr) * 1971-08-16 1973-02-16 Siemens Ag Thyristor
DE2210386A1 (de) * 1972-03-03 1973-09-06 Siemens Ag Thyristor
DE2362264B2 (de) * 1973-12-14 1977-11-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von homogen n-dotierten siliciumeinkristallen durch bestrahlung mit thermischen neutronen
DE2552621C3 (de) * 1975-11-24 1979-09-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstandes
DE2553362C2 (de) * 1975-11-27 1984-08-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstands
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
US4311534A (en) * 1980-06-27 1982-01-19 Westinghouse Electric Corp. Reducing the reverse recovery charge of thyristors by nuclear irradiation

Also Published As

Publication number Publication date
US4639276A (en) 1987-01-27
DE3335115C2 (ja) 1990-12-06
DE3335115A1 (de) 1984-05-10

Similar Documents

Publication Publication Date Title
US20210028019A1 (en) Semiconductor device having igbt and diode with field stop layer formed of hydrogen donor and helium
US4165517A (en) Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
US7485920B2 (en) Process to create buried heavy metal at selected depth
US3442722A (en) Method of making a pnpn thyristor
JPH11503572A (ja) ＳｉＣの半導体層を有する半導体デバイスを製造する方法
JP3929557B2 (ja) 半導体装置およびその製造方法
JPWO2019012875A1 (ja) 半導体装置の製造方法
US3272661A (en) Manufacturing method of a semi-conductor device by controlling the recombination velocity
JP3238415B2 (ja) ブレークダウン領域をもつサイリスタ
US4177477A (en) Semiconductor switching device
JPS5958866A (ja) サイリスタ
JP3952452B2 (ja) 半導体装置の製造方法
US4086610A (en) High reliability epi-base radiation hardened power transistor
JPS5933272B2 (ja) 半導体装置
US6066864A (en) Thyristor with integrated dU/dt protection
JPS5942989B2 (ja) 高耐圧半導体素子およびその製造方法
JP2003501825A (ja) リカバリタイム保護機能が集積されたサイリスタ及びその製造方法
JPH02142184A (ja) 半導体装置及びその製造方法
JPH09237904A (ja) 半導体装置及びその製造方法
JPH04111358A (ja) 過電圧自己保護型サイリスタ
US4586070A (en) Thyristor with abrupt anode emitter junction
JPS6016105B2 (ja) 半導体制御整流素子
JPS63131574A (ja) 半導体スイツチング装置
JPH0488677A (ja) 半導体素子
JPS59163867A (ja) ゲ−トタ−ンオフサイリスタ