JP3238415B2 - ブレークダウン領域をもつサイリスタ - Google Patents
ブレークダウン領域をもつサイリスタInfo
- Publication number
- JP3238415B2 JP3238415B2 JP51614298A JP51614298A JP3238415B2 JP 3238415 B2 JP3238415 B2 JP 3238415B2 JP 51614298 A JP51614298 A JP 51614298A JP 51614298 A JP51614298 A JP 51614298A JP 3238415 B2 JP3238415 B2 JP 3238415B2
- Authority
- JP
- Japan
- Prior art keywords
- zone
- thyristor
- cathode
- region
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000006798 recombination Effects 0.000 claims description 29
- 238000005215 recombination Methods 0.000 claims description 26
- 230000007547 defect Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 10
- 239000002800 charge carrier Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 1
- 238000009828 non-uniform distribution Methods 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 description 12
- 238000010304 firing Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000010893 Bischofia javanica Nutrition 0.000 description 1
- 240000005220 Bischofia javanica Species 0.000 description 1
- 238000006463 Yamaguchi esterification reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 本発明は、半導体基体から成るサイリスタに関する。
この場合、第１の導電形をもつアノード側のベースゾー
ンと、これとは逆の第２の導電形をもつ少なくとも１つ
のカソード側のベースゾーンと、アノード側とカソード
側に配置されたエミッタゾーンと、カソード側のベース
ゾーン内に配置された少なくとも１つの領域が設けられ
ており、該領域はその形状によって、カソード側のベー
スゾーンおよび半導体基体の周辺部における他の領域よ
りも低減されたブレークダウン（降伏）電圧を有する。
この場合、第１の導電形をもつアノード側のベースゾー
ンと、これとは逆の第２の導電形をもつ少なくとも１つ
のカソード側のベースゾーンと、アノード側とカソード
側に配置されたエミッタゾーンと、カソード側のベース
ゾーン内に配置された少なくとも１つの領域が設けられ
ており、該領域はその形状によって、カソード側のベー
スゾーンおよび半導体基体の周辺部における他の領域よ
りも低減されたブレークダウン（降伏）電圧を有する。
高電圧装置では、一般に複数のサイリスタが直列に接
続されている。それらのサイリスタは常に同時に点弧さ
れなければならない。それらのサイリスタのうちの１つ
が遅れて点弧されると、そのサイリスタに対しほぼ全部
の電圧が加わることになり、そのサイリスタは破損して
しまう。したがって、“いっぺんに（オーバヘッド）”
点弧のできるサイリスタを開発すべく努力が払われてき
た。その種のサイリスタは通常、他の領域や周辺部に比
べて低いブレークダウン電圧をもつ中央領域を有してい
る。この場合、電圧がサイリスタに加わると、この領域
はアバランシェ降伏し、ブレークダウン電流によってサ
イリスタがダイレクトに点弧されるかまたは、１つまた
は複数の補助サイリスタ構造体を介して点弧される。
続されている。それらのサイリスタは常に同時に点弧さ
れなければならない。それらのサイリスタのうちの１つ
が遅れて点弧されると、そのサイリスタに対しほぼ全部
の電圧が加わることになり、そのサイリスタは破損して
しまう。したがって、“いっぺんに（オーバヘッド）”
点弧のできるサイリスタを開発すべく努力が払われてき
た。その種のサイリスタは通常、他の領域や周辺部に比
べて低いブレークダウン電圧をもつ中央領域を有してい
る。この場合、電圧がサイリスタに加わると、この領域
はアバランシェ降伏し、ブレークダウン電流によってサ
イリスタがダイレクトに点弧されるかまたは、１つまた
は複数の補助サイリスタ構造体を介して点弧される。
ブレークダウン（降伏）領域はたとえば、次のように
して形成することができる。すなわち、カソード側のベ
ース領域が切り欠き部分を有しており、その切り欠き部
分内で半導体基体の表面に同じ導電形の比較的薄い層が
配置されている。この場合、アノード側のベース領域と
カソード側のベース領域との間のpn接合部は、水平部分
から切り欠き部分への移行部分において所定の曲率半径
を有しており、そこでは平坦なpn接合部よりも高い電界
強度が発生する。したがって有利なことに、湾曲によっ
てサイリスタのブレークダウンが生じる。冒頭で述べた
形式の構造についてはたとえば、Ohashi,Yoshida,Yamag
uchi,Akagiによる論文“Design consideration for hig
h−power,overvoltage self−protected thyristor"198
3年のIPEC−Tokyoで公開、第550〜558頁、特に第1b図に
基づいて説明されている。
して形成することができる。すなわち、カソード側のベ
ース領域が切り欠き部分を有しており、その切り欠き部
分内で半導体基体の表面に同じ導電形の比較的薄い層が
配置されている。この場合、アノード側のベース領域と
カソード側のベース領域との間のpn接合部は、水平部分
から切り欠き部分への移行部分において所定の曲率半径
を有しており、そこでは平坦なpn接合部よりも高い電界
強度が発生する。したがって有利なことに、湾曲によっ
てサイリスタのブレークダウンが生じる。冒頭で述べた
形式の構造についてはたとえば、Ohashi,Yoshida,Yamag
uchi,Akagiによる論文“Design consideration for hig
h−power,overvoltage self−protected thyristor"198
3年のIPEC−Tokyoで公開、第550〜558頁、特に第1b図に
基づいて説明されている。
上述の領域のブレークダウン特性は、カソード側のベ
ース領域におけるpn接合部の形状に関係する。ドイツ連
邦共和国特許出願DE 42 15 378 C1（EP−0 572 826 A
1）には、ブレークダウン電圧の低減された領域をもつ
冒頭で述べた形式の別のサイリスタについて述べられて
いる。ブレークダウン電圧の低減されたこの領域は、き
わめて効果的かつ良好に再現可能である。
ース領域におけるpn接合部の形状に関係する。ドイツ連
邦共和国特許出願DE 42 15 378 C1（EP−0 572 826 A
1）には、ブレークダウン電圧の低減された領域をもつ
冒頭で述べた形式の別のサイリスタについて述べられて
いる。ブレークダウン電圧の低減されたこの領域は、き
わめて効果的かつ良好に再現可能である。
しかしながら、過電圧保護機能の集積されたサイリス
タのオーバヘッド電圧（Ueberkopfspannung,overhead v
oltage）は温度に強く依存する。その理由は１つには、
ブレークダウン電圧が温度とともに増大することと、エ
ミッタ−コレクタ増幅率αpnpが温度とともに増大する
ことである。高温時、トランジスタ増幅率αpnpによる
阻止電流の増幅によって、オーバヘッド電圧が設定より
低いときにサイリスタが予定よりも早く点弧されてしま
い、これによって意図せずに過度に早くサイリスタが点
弧してしまうことになる。
タのオーバヘッド電圧（Ueberkopfspannung,overhead v
oltage）は温度に強く依存する。その理由は１つには、
ブレークダウン電圧が温度とともに増大することと、エ
ミッタ−コレクタ増幅率αpnpが温度とともに増大する
ことである。高温時、トランジスタ増幅率αpnpによる
阻止電流の増幅によって、オーバヘッド電圧が設定より
低いときにサイリスタが予定よりも早く点弧されてしま
い、これによって意図せずに過度に早くサイリスタが点
弧してしまうことになる。
したがって本発明の課題は、冒頭で述べた形式のサイ
リスタにおいて、サイリスタのオーバヘッド電圧がサイ
リスタ動作温度領域において十分に温度に依存しないよ
うに構成することにある。
リスタにおいて、サイリスタのオーバヘッド電圧がサイ
リスタ動作温度領域において十分に温度に依存しないよ
うに構成することにある。
この課題は、請求項１の特徴部分に記載の構成により
解決される。たとえばこの場合、アノード側で低減され
たブレークダウン電圧のゾーンの下に再結合中心が設け
られており、これによって自由電荷キャリアのライフタ
イムが下げられる。
解決される。たとえばこの場合、アノード側で低減され
たブレークダウン電圧のゾーンの下に再結合中心が設け
られており、これによって自由電荷キャリアのライフタ
イムが下げられる。
請求項２および請求項３には、再結合ゾーンの形成に
ついて記載されている。この場合、再結合ゾーンは実質
的に、ドープされていない高エネルギーの分子の照射に
より形成される欠陥部分から成る。この欠陥は一般にフ
レンケル欠陥またはショットキー欠陥であって、これら
は半導体基体にα粒子またはプロトンが照射されたとき
に形成される。しかし別の欠陥も考えられる。照射のた
めに、1010〜1012のかなり僅かな量が用いられる。その
理由は、照射によって結晶が過度に激しく損傷してしま
わないようにするためである。
ついて記載されている。この場合、再結合ゾーンは実質
的に、ドープされていない高エネルギーの分子の照射に
より形成される欠陥部分から成る。この欠陥は一般にフ
レンケル欠陥またはショットキー欠陥であって、これら
は半導体基体にα粒子またはプロトンが照射されたとき
に形成される。しかし別の欠陥も考えられる。照射のた
めに、1010〜1012のかなり僅かな量が用いられる。その
理由は、照射によって結晶が過度に激しく損傷してしま
わないようにするためである。
本発明の１つの実施形態によれば、たとえば低減され
たブレークダウン電圧のゾーンにおけるサイリスタ構造
の幾何学的形状において、カソード側のベースおよびエ
ミッタの領域は、たとえば表面が円形に構成されてお
り、リング状サイリスタを成している。
たブレークダウン電圧のゾーンにおけるサイリスタ構造
の幾何学的形状において、カソード側のベースおよびエ
ミッタの領域は、たとえば表面が円形に構成されてお
り、リング状サイリスタを成している。
請求項６の実施形態によれば、ベースゾーンと低減さ
れたブレークダウン電圧の領域との間の表面に別のゾー
ンが設けられており、これによってサイリスタの表面が
表面電荷から保護される。このゾーンは、ベースゾーン
および低減されたブレークダウン電圧のゾーンよりも相
応に高濃度でドーピングされている。
れたブレークダウン電圧の領域との間の表面に別のゾー
ンが設けられており、これによってサイリスタの表面が
表面電荷から保護される。このゾーンは、ベースゾーン
および低減されたブレークダウン電圧のゾーンよりも相
応に高濃度でドーピングされている。
請求項12には、本発明による再結合ゾーンの有利な形
成方法について述べられている。
成方法について述べられている。
次に、図面を参照しながら実施例に基づき本発明につ
いて詳細に説明する。
いて詳細に説明する。
図１は、アノード側に再結合ゾーンをもつ本発明によ
るサイリスタの部分断面図である。
るサイリスタの部分断面図である。
図２は、サイリスタのオーバヘッド電圧特性曲線を示
す図であって、 ａ）再結合ゾーンのない場合（ドイツ連邦共和国特許出
願DE 42 15 378 C1による）、 ｂ）ウェハ裏面に再結合ゾーンのある場合、 を示す。
す図であって、 ａ）再結合ゾーンのない場合（ドイツ連邦共和国特許出
願DE 42 15 378 C1による）、 ｂ）ウェハ裏面に再結合ゾーンのある場合、 を示す。
図３は、集積されたBODおよびdU/dt保護をもつ光点弧
可能なサイリスタの断面図である。
可能なサイリスタの断面図である。
図４は、過電圧保護として用いられる図３によるサイ
リスタのBOD構造を示す図である。
リスタのBOD構造を示す図である。
図５は、それぞれ異なる構造をもつ３つのサイリスタ
について、シミュレーションプログラムを用いて計算し
たBOD電圧の温度依存性を示す図である。
について、シミュレーションプログラムを用いて計算し
たBOD電圧の温度依存性を示す図である。
第１実施例 図１には、本発明によるサイリスタの部分断面図が示
されている。半導体基体１たとえばシリコンウェハは、
n-ドーピングされたアノード側のベースゾーン２を有し
ている。カソード側ではｐドーピングされたベースゾー
ン３がつながっている。ベースゾーン３は切り欠き４を
有している。この切り欠き４において半導体基体１の表
面に、p+ドーピングされた薄い層５が配置されており、
この層はベースゾーン３と結合されている。さらにこの
切り欠き４には、カソード側のベースゾーン３と同じ導
電形の付加的なゾーン６が配置されている。この付加的
なゾーン６は薄い層５と結合されており、すべての側で
切り欠き４の周辺からすなわちベースゾーン３から所定
の間隔を有している。付加的なゾーン６は球の切断面の
形状をもっており、この場合、切断面が薄い層５と接し
ている。有利には薄い層５は、ベースゾーン３および付
加的なゾーン６よりも著しく高い濃度でドーピングされ
ている。しかしこれらの領域4,5,6の形状を必ずしもこ
のようにしなくてもよい。しかし重要なことは、付加的
なゾーン６は内部ゾーン２からみて少なくとも部分的に
凹面状なことである。このような形状によって付加的な
ゾーン６は、カソード側のベースゾーン３や半導体基体
１の周辺部における他の領域よりも低減されたブレーク
ダウン電圧をもつことになる。
されている。半導体基体１たとえばシリコンウェハは、
n-ドーピングされたアノード側のベースゾーン２を有し
ている。カソード側ではｐドーピングされたベースゾー
ン３がつながっている。ベースゾーン３は切り欠き４を
有している。この切り欠き４において半導体基体１の表
面に、p+ドーピングされた薄い層５が配置されており、
この層はベースゾーン３と結合されている。さらにこの
切り欠き４には、カソード側のベースゾーン３と同じ導
電形の付加的なゾーン６が配置されている。この付加的
なゾーン６は薄い層５と結合されており、すべての側で
切り欠き４の周辺からすなわちベースゾーン３から所定
の間隔を有している。付加的なゾーン６は球の切断面の
形状をもっており、この場合、切断面が薄い層５と接し
ている。有利には薄い層５は、ベースゾーン３および付
加的なゾーン６よりも著しく高い濃度でドーピングされ
ている。しかしこれらの領域4,5,6の形状を必ずしもこ
のようにしなくてもよい。しかし重要なことは、付加的
なゾーン６は内部ゾーン２からみて少なくとも部分的に
凹面状なことである。このような形状によって付加的な
ゾーン６は、カソード側のベースゾーン３や半導体基体
１の周辺部における他の領域よりも低減されたブレーク
ダウン電圧をもつことになる。
カソード側において、ベースゾーン３内にn+ドーピン
グされたエミッタゾーン７が埋め込まれており、これは
たとえば補助サイリスタの補助エミッタゾーンとするこ
とができる。エミッタゾーン７はエミッタ電極10と接触
している。さらにこのエミッタ電極10は、外側でベース
ゾーン３とも接触している。また、薄い層５は、付加的
なゾーン６の領域内において表面でゲート電極12と接触
している。
グされたエミッタゾーン７が埋め込まれており、これは
たとえば補助サイリスタの補助エミッタゾーンとするこ
とができる。エミッタゾーン７はエミッタ電極10と接触
している。さらにこのエミッタ電極10は、外側でベース
ゾーン３とも接触している。また、薄い層５は、付加的
なゾーン６の領域内において表面でゲート電極12と接触
している。
有利には、カソード側のベースゾーン３とエミッタゾ
ーン７と薄い層５と付加的なゾーン６は、半導体基体１
の表面の平面で環状または環状リング状に形成されてい
る。本発明によるサイリスタは有利にはリング状サイリ
スタである。しかし、上述のゾーンおよび層3,5,6,7の
図示の形状を、必ずしもそのようにしなくてもよい。そ
れらを環状あるいは環状リング状にしなくてもよく、た
とえば多角形状に構成してもよい。
ーン７と薄い層５と付加的なゾーン６は、半導体基体１
の表面の平面で環状または環状リング状に形成されてい
る。本発明によるサイリスタは有利にはリング状サイリ
スタである。しかし、上述のゾーンおよび層3,5,6,7の
図示の形状を、必ずしもそのようにしなくてもよい。そ
れらを環状あるいは環状リング状にしなくてもよく、た
とえば多角形状に構成してもよい。
上述のゾーンまたは層を、たとえばドイツ連邦共和国
特許出願DE 42 15 378 C1の殊に図１に示されているよ
うに形成することができる。ドイツ連邦共和国特許出願
DE 42 15 378 C1には、過電圧保護機能の集積されたサ
イリスタが示されている。電圧が順方向に印加される
と、有利には付加的なゾーン６のpn接合部13の領域に電
荷キャリア対が形成され、それらのうち電子はアノード
側のエミッタゾーン８の方へ移動し、正孔は薄い層５の
方へ、さらにはベースゾーン３を介してエミッタ電極へ
と移動する。この電流はなだれ状に増幅され、これによ
って周知のようにサイリスタの点弧が引き起こされる。
したがって付加的なゾーン６によって、その形状により
定められた低減されたブレークダウン電圧をもつ領域が
形成される。薄い層５の役割は、サイリスタのカソード
側の表面を表面電荷から保護することである。そのため
この薄い層は既述のように、付加的なゾーン６およびベ
ースゾーン３よりも高い濃度でドーピングされている。
ドイツ連邦共和国特許出願DE 42 15 378 C1にはさら
に、既述のサイリスタ構造体を製造するための有利な方
法についても述べられている。
特許出願DE 42 15 378 C1の殊に図１に示されているよ
うに形成することができる。ドイツ連邦共和国特許出願
DE 42 15 378 C1には、過電圧保護機能の集積されたサ
イリスタが示されている。電圧が順方向に印加される
と、有利には付加的なゾーン６のpn接合部13の領域に電
荷キャリア対が形成され、それらのうち電子はアノード
側のエミッタゾーン８の方へ移動し、正孔は薄い層５の
方へ、さらにはベースゾーン３を介してエミッタ電極へ
と移動する。この電流はなだれ状に増幅され、これによ
って周知のようにサイリスタの点弧が引き起こされる。
したがって付加的なゾーン６によって、その形状により
定められた低減されたブレークダウン電圧をもつ領域が
形成される。薄い層５の役割は、サイリスタのカソード
側の表面を表面電荷から保護することである。そのため
この薄い層は既述のように、付加的なゾーン６およびベ
ースゾーン３よりも高い濃度でドーピングされている。
ドイツ連邦共和国特許出願DE 42 15 378 C1にはさら
に、既述のサイリスタ構造体を製造するための有利な方
法についても述べられている。
アノード側において付加的なゾーン６の下に位置する
半導体基体１の領域に、再結合ゾーン９が設けられてい
る。この再結合ゾーン９は、ドーピングされていない高
エネルギーの粒子たとえばα粒子またはプロトンを、半
導体基体１に対しアノード側で照射することにより形成
される。この照射により、アノード側に結晶格子の欠陥
が発生する。このような欠陥はたとえばフレンケル欠陥
および／またはショットキー欠陥であるが、他の欠陥も
想定できる。その際、この欠陥の空間的な分布によって
再結合ゾーン９が規定される。
半導体基体１の領域に、再結合ゾーン９が設けられてい
る。この再結合ゾーン９は、ドーピングされていない高
エネルギーの粒子たとえばα粒子またはプロトンを、半
導体基体１に対しアノード側で照射することにより形成
される。この照射により、アノード側に結晶格子の欠陥
が発生する。このような欠陥はたとえばフレンケル欠陥
および／またはショットキー欠陥であるが、他の欠陥も
想定できる。その際、この欠陥の空間的な分布によって
再結合ゾーン９が規定される。
半導体基体１内におけるゾーン９の空間的な位置は、
pn接合部13に対応づけられる空間電荷領域が、中央のBO
D構造4/5/6により設定された最大阻止電圧UBODが加わっ
たときでも、損なわれた領域に達しないように選定され
ている。このことが保証されるのは、照射誘起された再
結合中心が、主としてアノード側のエミッタゾーン８に
局所化されており、つまり再結合ゾーン９がアノード側
のベースゾーン２の中まで達していないか、ほとんど達
していないときである。図示の実施例の場合、再結合ゾ
ーン９の厚さｄはたとえばｄ≦150μｍであるのに対
し、アノード側のベースゾーン２とアノード側のエミッ
タゾーン８を分離するpn接合部14は、典型的には70〜10
0μｍの深さにある。横方向で測定された再結合ゾーン
９の幅ｂは、アノード側のベースゾーン２の厚さdBの約
１〜２倍に対応し、したがっておおよそｂ≒１〜4mmと
なる。
pn接合部13に対応づけられる空間電荷領域が、中央のBO
D構造4/5/6により設定された最大阻止電圧UBODが加わっ
たときでも、損なわれた領域に達しないように選定され
ている。このことが保証されるのは、照射誘起された再
結合中心が、主としてアノード側のエミッタゾーン８に
局所化されており、つまり再結合ゾーン９がアノード側
のベースゾーン２の中まで達していないか、ほとんど達
していないときである。図示の実施例の場合、再結合ゾ
ーン９の厚さｄはたとえばｄ≦150μｍであるのに対
し、アノード側のベースゾーン２とアノード側のエミッ
タゾーン８を分離するpn接合部14は、典型的には70〜10
0μｍの深さにある。横方向で測定された再結合ゾーン
９の幅ｂは、アノード側のベースゾーン２の厚さdBの約
１〜２倍に対応し、したがっておおよそｂ≒１〜4mmと
なる。
照射に関しては低い照射量が選定される。なぜなら
ば、半導体基体１が照射によっても過度に強く損傷され
ないようにするためである。照射量は典型的には、α粒
子による照射の場合には約1010〜1012cm-2の範囲にあ
り、プロトンを照射する場合には約1011〜1013cm-2の範
囲にある。照射エネルギーは、アノード側におけるｐエ
ミッタゾーン８またはn-ベースゾーン２における再結合
ゾーン９の望ましい位置に応じて、５〜20MeVの間で選
定することができる。結晶を比較的強く損傷させる必要
があるときは、たとえば酸素イオンなど比較的重たい粒
子を照射に利用することもできる。また、照射源として
は通常、高エネルギーイオン注入装置が用いられる。
ば、半導体基体１が照射によっても過度に強く損傷され
ないようにするためである。照射量は典型的には、α粒
子による照射の場合には約1010〜1012cm-2の範囲にあ
り、プロトンを照射する場合には約1011〜1013cm-2の範
囲にある。照射エネルギーは、アノード側におけるｐエ
ミッタゾーン８またはn-ベースゾーン２における再結合
ゾーン９の望ましい位置に応じて、５〜20MeVの間で選
定することができる。結晶を比較的強く損傷させる必要
があるときは、たとえば酸素イオンなど比較的重たい粒
子を照射に利用することもできる。また、照射源として
は通常、高エネルギーイオン注入装置が用いられる。
一般に照射後、再結合中心９の安定化のため熱処理ス
テップ（たとえば220℃、20h）が実施される。また、ア
ノード側のマスクにより、照射領域を選択することがで
きる。この場合、たいていは非常に大きい構造が対象と
なるので、マスクとしてたとえば金属孔絞りを用いるこ
とができる。
テップ（たとえば220℃、20h）が実施される。また、ア
ノード側のマスクにより、照射領域を選択することがで
きる。この場合、たいていは非常に大きい構造が対象と
なるので、マスクとしてたとえば金属孔絞りを用いるこ
とができる。
次に、本発明によるサイリスタの動作について説明す
る。
る。
アノード側に設けられた再結合ゾーン９における高エ
ネルギー粒子により、垂直方向に不均質なライフタイム
プロファイルが形成される。再結合ゾーン９では、多数
電荷キャリアのライフタイムは他の領域に比べて強く抑
えられている。このようにライフタイムが抑えられるこ
とにより電荷キャリアの再結合が強められ、つまりは殊
に高い温度のとき、トランジスタの増幅率αpnpが小さ
くなる。これにより、オーバヘッド電圧の強い減少を比
較的高い温度の方へずらすことができる。このような温
度の変位は、許容されるライフタイム低下の強さおよび
それらの位置によって影響を受ける。
ネルギー粒子により、垂直方向に不均質なライフタイム
プロファイルが形成される。再結合ゾーン９では、多数
電荷キャリアのライフタイムは他の領域に比べて強く抑
えられている。このようにライフタイムが抑えられるこ
とにより電荷キャリアの再結合が強められ、つまりは殊
に高い温度のとき、トランジスタの増幅率αpnpが小さ
くなる。これにより、オーバヘッド電圧の強い減少を比
較的高い温度の方へずらすことができる。このような温
度の変位は、許容されるライフタイム低下の強さおよび
それらの位置によって影響を受ける。
上述の形式のサイリスタは、ゲート電極12を介して電
流制御形としてもよいし、あるいは光制御形としてもよ
い。
流制御形としてもよいし、あるいは光制御形としてもよ
い。
図２には、ドイツ連邦共和国特許出願DE 42 15 378に
よるサイリスタ（ａ）と、アノード側に再結合ゾーンの
設けられた本発明によるサイリスタ構造体（ｂ）とを対
比させて、種々の温度におけるオーバヘッド時のシミュ
レートされた電流／電圧特性曲線が示されている。図２
の（ｂ）からわかるように、再結合ゾーン９におけるキ
ャリアライフタイム低下により、サイリスタのオーバヘ
ッド電圧が（ａ）の場合よりも著しく温度的に安定して
いる。このように、採用された上述のやり方によって、
本発明によるサイリスタ構造体のオーバヘッド電圧は、
約140℃までは温度依存性が僅かである。それゆえ、許
容された動作温度の領域において、サイリスタはその阻
止特性を失わない。
よるサイリスタ（ａ）と、アノード側に再結合ゾーンの
設けられた本発明によるサイリスタ構造体（ｂ）とを対
比させて、種々の温度におけるオーバヘッド時のシミュ
レートされた電流／電圧特性曲線が示されている。図２
の（ｂ）からわかるように、再結合ゾーン９におけるキ
ャリアライフタイム低下により、サイリスタのオーバヘ
ッド電圧が（ａ）の場合よりも著しく温度的に安定して
いる。このように、採用された上述のやり方によって、
本発明によるサイリスタ構造体のオーバヘッド電圧は、
約140℃までは温度依存性が僅かである。それゆえ、許
容された動作温度の領域において、サイリスタはその阻
止特性を失わない。
第２実施例 上述のサイリスタは、印加される阻止電圧Ｕの時間変
化dU/dtが数kV/μｓであるクリティカルな値を超える
と、中央のBOD構造4/5/6により設定されたスタティック
なブレークダウン電圧UBODに達する前にすでに点弧す
る。場合によってはサイリスタを損傷させることになる
このような誤った点弧は、ｐベース/nベース接合部13に
おける空間電荷領域の構造と、その結果生じる阻止電流
を増幅する変位電流Id＝Cd×dU/dt（Cd:電圧に依存する
pn接合部13の空間電荷容量）によって引き起こされる。
第１の補助サイリスタ7/10の下方においてカソード側の
ベース３に抵抗の高められたゾーンを組み込むことで、
過度に大きいdU/dt負荷により引き起こされる誤った点
弧を、所期のようにサイリスタの中央領域に移動させる
ことができる。この場合、点弧に係わるボリュームは、
範囲の制限された第１の補助サイリスタ7/10の下方に位
置するので、制御された点弧の場合のようにプラズマを
広い面積にわたり同じ形状で放射方向に伝播させること
ができ、これは電流密度がクリティカルな値に達するこ
となく可能である（たとえばH.−J.Schulze等による刊
行物Proceedings of the ISPSD 96,197,Hawai 1996を参
照）。
化dU/dtが数kV/μｓであるクリティカルな値を超える
と、中央のBOD構造4/5/6により設定されたスタティック
なブレークダウン電圧UBODに達する前にすでに点弧す
る。場合によってはサイリスタを損傷させることになる
このような誤った点弧は、ｐベース/nベース接合部13に
おける空間電荷領域の構造と、その結果生じる阻止電流
を増幅する変位電流Id＝Cd×dU/dt（Cd:電圧に依存する
pn接合部13の空間電荷容量）によって引き起こされる。
第１の補助サイリスタ7/10の下方においてカソード側の
ベース３に抵抗の高められたゾーンを組み込むことで、
過度に大きいdU/dt負荷により引き起こされる誤った点
弧を、所期のようにサイリスタの中央領域に移動させる
ことができる。この場合、点弧に係わるボリュームは、
範囲の制限された第１の補助サイリスタ7/10の下方に位
置するので、制御された点弧の場合のようにプラズマを
広い面積にわたり同じ形状で放射方向に伝播させること
ができ、これは電流密度がクリティカルな値に達するこ
となく可能である（たとえばH.−J.Schulze等による刊
行物Proceedings of the ISPSD 96,197,Hawai 1996を参
照）。
図３には、dU/dt保護機能の集積された光点弧可能な
サイリスタの断面図が示されている。このサイリスタ
は、半導体基体21の両方の主表面22/23に対し垂直な軸2
4に関して、回転対称に構成されている。ディスク状の
半導体基体21における上方の主表面22は、エミッタ短絡
部の設けられた周辺に延在するカソード金属化部25を担
持しているのに対し、その裏側の主表面23は、アノード
として用いられる金属化部26によって完全に被覆されて
いる。シリコンから成る半導体基体21は、それぞれ異な
るようにドーピングされ空間電荷領域により互いに分離
された複数の領域27〜30を有している。種々の導電形を
もつこれらの領域によって、n+ドーピングされたカソー
ド側のエミッタ27、ｐドーピングされたベース28、ごく
弱く電子を伝導するアノード側のベース29、ならびにア
ノード金属化部26と接触するp+エミッタ30が形成されて
いる。
サイリスタの断面図が示されている。このサイリスタ
は、半導体基体21の両方の主表面22/23に対し垂直な軸2
4に関して、回転対称に構成されている。ディスク状の
半導体基体21における上方の主表面22は、エミッタ短絡
部の設けられた周辺に延在するカソード金属化部25を担
持しているのに対し、その裏側の主表面23は、アノード
として用いられる金属化部26によって完全に被覆されて
いる。シリコンから成る半導体基体21は、それぞれ異な
るようにドーピングされ空間電荷領域により互いに分離
された複数の領域27〜30を有している。種々の導電形を
もつこれらの領域によって、n+ドーピングされたカソー
ド側のエミッタ27、ｐドーピングされたベース28、ごく
弱く電子を伝導するアノード側のベース29、ならびにア
ノード金属化部26と接触するp+エミッタ30が形成されて
いる。
AG（Amplyting Gate）と呼ばれカソード金属化部25の
内部に放射状に配置された補助サイリスタ1.AG〜5.AGに
より、主サイリスタのドライバ段が形成されている。こ
れらはそれぞれ、カソード側のベース28に埋め込まれた
n+ドーピングされた補助エミッタ31/31′と、補助エミ
ッタ31/31′にもベース28にも接触している金属化部32/
32′を有している。内側の３つの補助サイリスタ1.AG〜
3.AGをリング状に取り囲むゾーン33では、横方向に隣接
するカソード側のベース28の領域よりも、ドーパント濃
度が低減されている。このリング状ゾーン33は抵抗Ｒと
してはたらき、これによってベース28内を放射状に外側
へ向かって流れる点弧電流が所定の最大値に制限され、
そのようにすることでスイッチオンフェーズ中の構造の
負荷が低減される。
内部に放射状に配置された補助サイリスタ1.AG〜5.AGに
より、主サイリスタのドライバ段が形成されている。こ
れらはそれぞれ、カソード側のベース28に埋め込まれた
n+ドーピングされた補助エミッタ31/31′と、補助エミ
ッタ31/31′にもベース28にも接触している金属化部32/
32′を有している。内側の３つの補助サイリスタ1.AG〜
3.AGをリング状に取り囲むゾーン33では、横方向に隣接
するカソード側のベース28の領域よりも、ドーパント濃
度が低減されている。このリング状ゾーン33は抵抗Ｒと
してはたらき、これによってベース28内を放射状に外側
へ向かって流れる点弧電流が所定の最大値に制限され、
そのようにすることでスイッチオンフェーズ中の構造の
負荷が低減される。
過度に大きなdU/dt負荷により引き起こされる点弧
を、所期のようにサイリスタの中央領域に移動させる目
的で、カソード側のベース28は、第１の補助サイリスタ
1.AGのn+ドーピング領域31の下方に位置するリング状ゾ
ーン35内で、抵抗が高められている。リング状ゾーン35
の幅Ｌとドーパント濃度により定まる膜抵抗Ｒ□は、第
１の補助サイリスタ1.AGの点弧に必要とされる最小照射
強度にもそのdU/dt耐性にも、決定的な影響を与えるの
で、これらのパラメータの適切な選定により保証され
て、中央に位置するサイリスタ構造体はシステムの最大
のdU/dt感度を有するようになり、したがって電圧勾配d
U/dtのクリティカルな値を超えてはじめて点弧するよう
になる。約200〜600μｍの幅をもつリング状ゾーン35の
膜抵抗Ｒ□は、典型的にはＲ□≒2000〜5000Ω□であ
る。したがってこれは、隣接するベース領域の膜抵抗
（Ｒ□（p+）≒200〜400Ω□）の10〜20倍の大きさであ
る。
を、所期のようにサイリスタの中央領域に移動させる目
的で、カソード側のベース28は、第１の補助サイリスタ
1.AGのn+ドーピング領域31の下方に位置するリング状ゾ
ーン35内で、抵抗が高められている。リング状ゾーン35
の幅Ｌとドーパント濃度により定まる膜抵抗Ｒ□は、第
１の補助サイリスタ1.AGの点弧に必要とされる最小照射
強度にもそのdU/dt耐性にも、決定的な影響を与えるの
で、これらのパラメータの適切な選定により保証され
て、中央に位置するサイリスタ構造体はシステムの最大
のdU/dt感度を有するようになり、したがって電圧勾配d
U/dtのクリティカルな値を超えてはじめて点弧するよう
になる。約200〜600μｍの幅をもつリング状ゾーン35の
膜抵抗Ｒ□は、典型的にはＲ□≒2000〜5000Ω□であ
る。したがってこれは、隣接するベース領域の膜抵抗
（Ｒ□（p+）≒200〜400Ω□）の10〜20倍の大きさであ
る。
図４に拡大図として示したサイリスタのBOD構造は、
過電圧保護のために用いられる。その横方向の寸法はDi
＝350μｍ、Da＝550μｍとして、室温Ｔ＝23℃のときに
ブレークダウン電圧UBODがおおよそUBOD≒7.8kVとなる
ように選定される。
過電圧保護のために用いられる。その横方向の寸法はDi
＝350μｍ、Da＝550μｍとして、室温Ｔ＝23℃のときに
ブレークダウン電圧UBODがおおよそUBOD≒7.8kVとなる
ように選定される。
BOD構造の形状により定まる電圧UBOD（“オーバヘッ
ド電圧”）を、殊に動作温度Ｔが高くＴ≧80〜90℃のと
きでも十分一定に保持する目的で、アノード側のベース
29はその中央の領域においてBOD構造の下方で、照射誘
起された格子欠陥の密度が垂直方向に不均質に分布した
部分を有している。この場合、比較的幅の狭い約20μｍ
ほどの幅をもつこのようなゾーン36が半導体基体21内に
おいてとる位置は、つまりアノード側の主表面23からの
垂直方向の距離は、両方のベースゾーンに対応づけられ
たpn接合部37の空間電荷領域が、阻止電圧Ｕ≦UBODであ
りおおよそＵ≒8.2kVのときに損なわれた領域36に達す
るように選定されている。阻止電圧Ｕがほとんどそれ以
上上昇しなければ、損なわれた領域36は完全に空間電荷
域内に位置し、この場合、照射誘起された欠陥はもはや
再結合中心としてではなく、自由な電荷キャリアの発生
中心としてはたらく。阻止電流に寄与し温度とともに指
数関数的に増大する空間電荷領域内の発生電流によっ
て、層28/29/30により形成されるトランジスタ構造体の
増幅率αpnpが大きくなり、望ましいブレークダウン電
圧UBODとほどんど代わらない阻止電圧のときにサイリス
タが点弧するようになる。アノード側のベース29におけ
る垂直方向に不均質な欠陥密度の分布部分は、やはり半
導体基体21にプロトンまたはヘリウム核を照射すること
により形成される。さらに既述の方法に、たとえば国際
公開WO 92/17907により公知の照射技術を利用してもよ
い。ゾーン36の周辺部と対称軸24との間隔bD/2は、典型
的にはbD/2≦ａ・dBただしａ＝１〜２であり、ここでdB
≒１〜2mmはアノード側のベース29の幅を表す。
ド電圧”）を、殊に動作温度Ｔが高くＴ≧80〜90℃のと
きでも十分一定に保持する目的で、アノード側のベース
29はその中央の領域においてBOD構造の下方で、照射誘
起された格子欠陥の密度が垂直方向に不均質に分布した
部分を有している。この場合、比較的幅の狭い約20μｍ
ほどの幅をもつこのようなゾーン36が半導体基体21内に
おいてとる位置は、つまりアノード側の主表面23からの
垂直方向の距離は、両方のベースゾーンに対応づけられ
たpn接合部37の空間電荷領域が、阻止電圧Ｕ≦UBODであ
りおおよそＵ≒8.2kVのときに損なわれた領域36に達す
るように選定されている。阻止電圧Ｕがほとんどそれ以
上上昇しなければ、損なわれた領域36は完全に空間電荷
域内に位置し、この場合、照射誘起された欠陥はもはや
再結合中心としてではなく、自由な電荷キャリアの発生
中心としてはたらく。阻止電流に寄与し温度とともに指
数関数的に増大する空間電荷領域内の発生電流によっ
て、層28/29/30により形成されるトランジスタ構造体の
増幅率αpnpが大きくなり、望ましいブレークダウン電
圧UBODとほどんど代わらない阻止電圧のときにサイリス
タが点弧するようになる。アノード側のベース29におけ
る垂直方向に不均質な欠陥密度の分布部分は、やはり半
導体基体21にプロトンまたはヘリウム核を照射すること
により形成される。さらに既述の方法に、たとえば国際
公開WO 92/17907により公知の照射技術を利用してもよ
い。ゾーン36の周辺部と対称軸24との間隔bD/2は、典型
的にはbD/2≦ａ・dBただしａ＝１〜２であり、ここでdB
≒１〜2mmはアノード側のベース29の幅を表す。
図５には、シミュレーションプログラムを用いて計算
された、それぞれ異なるサイリスタにおけるオーバヘッ
ド電圧UBODの温度依存性が描かれている。予期されたと
おり、プロトンによって照射されていないサイリスタの
電圧UBODは、アバランシェ係数の正の温度係数に起因し
て最初は温度Ｔとともに連続的に上昇し、ついで温度Ｔ
≒120℃あたりから急激に降下している（阻止電流が高
まったことによるトランジスタ増幅率αpnpの負の温度
係数）。BOD電圧の温度特性が著しく改善されるのは、
サイリスタがアノード側のエミッタ内にプロトンの照射
により形成されたライフタイムの低減されたゾーンを有
するときである（三角形で表されたシミュレーション値
を参照）。アノード側のベース内においてライフタイム
の低減されたゾーンが、加わる阻止電圧とは無関係に、
pn接合部37に対応づけられた空間電荷領域には達しない
個所に局所化されている場合も、サイリスタのBOD電圧
は同じように振る舞う。たとえばUBOD≒8.2kVである望
ましい阻止電圧が加わったとき、欠陥密度の高められた
ゾーンがｐベース/nベース接合部37から出た空間電荷領
域内に位置するとき、BOD電圧は80℃≦Ｔ≦140℃の温度
範囲内でほぼ一定である（四角形で表されたシミュレー
ション値を参照）。
された、それぞれ異なるサイリスタにおけるオーバヘッ
ド電圧UBODの温度依存性が描かれている。予期されたと
おり、プロトンによって照射されていないサイリスタの
電圧UBODは、アバランシェ係数の正の温度係数に起因し
て最初は温度Ｔとともに連続的に上昇し、ついで温度Ｔ
≒120℃あたりから急激に降下している（阻止電流が高
まったことによるトランジスタ増幅率αpnpの負の温度
係数）。BOD電圧の温度特性が著しく改善されるのは、
サイリスタがアノード側のエミッタ内にプロトンの照射
により形成されたライフタイムの低減されたゾーンを有
するときである（三角形で表されたシミュレーション値
を参照）。アノード側のベース内においてライフタイム
の低減されたゾーンが、加わる阻止電圧とは無関係に、
pn接合部37に対応づけられた空間電荷領域には達しない
個所に局所化されている場合も、サイリスタのBOD電圧
は同じように振る舞う。たとえばUBOD≒8.2kVである望
ましい阻止電圧が加わったとき、欠陥密度の高められた
ゾーンがｐベース/nベース接合部37から出た空間電荷領
域内に位置するとき、BOD電圧は80℃≦Ｔ≦140℃の温度
範囲内でほぼ一定である（四角形で表されたシミュレー
ション値を参照）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハンス―ヨアヒム シュルツェ ドイツ連邦共和国 オットブルン オッ トシュトラーセ 60エフ (56)参考文献 特開 平10−112539（ＪＰ，Ａ) 特開 平９−306349（ＪＰ，Ａ) 特開 平９−134925（ＪＰ，Ａ) 特開 平６−29519（ＪＰ，Ａ) 特開 平３−225960（ＪＰ，Ａ) 特開 平３−129879（ＪＰ，Ａ) 特開 昭64−49263（ＪＰ，Ａ) 特表 平６−506320（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/74
Claims (14)
- 【請求項１】半導体基体（１）から成るサイリスタであ
って、 第１の導電形をもつアノード側のベースゾーン（２）
と、これとは逆の第２の導電形をもつ少なくとも１つの
カソード側のベースゾーン（３）と、 アノード側とカソード側に配置されたエミッタゾーン
（7,8）と、 カソード側のベースゾーン（３）内に配置された少なく
とも１つの領域（4,5,6）が設けられており、 該領域（６）はその形状によって、カソード側のベース
ゾーン（３）および半導体基体（１）の周辺部における
他の領域よりも低減されたブレークダウン電圧を有す
る、 半導体基体（１）から成るサイリスタにおいて、 アノード側でブレークダウン電圧の低減された領域
（６）の下方に、自由電荷キャリアのライフタイムの低
減された少なくとも１つの再結合ゾーン（９）が設けら
れており、 カソード側に設けられた領域（4,5,6）の形状に関し
て、 カソード側のベースゾーン（３）の中央領域に切り欠き
（４）が配置されており、該切り欠き（４）内で半導体
基体（１）の表面に、カソード側のベースゾーン（３）
よりも薄い第２の導電形の層（５）が配置されており、
該層はカソード側のベースゾーン（３）と結合されてお
り、 前記切り欠き（４）内に第２の導電形の付加的なゾーン
（６）が配置されており、該付加的なゾーンは前記薄い
層（５）と接しており、 前記付加的なゾーン（６）は、カソード側のベースゾー
ン（３）からみて少なくとも部分的に凹面状に形成され
ていることを特徴とする、 半導体基体から成るサイリスタ。 - 【請求項２】前記再結合ゾーン（９）は照射により形成
された結晶格子欠陥を有する、請求項１記載のサイリス
タ。 - 【請求項３】前記結晶格子欠陥はフレンケル欠陥および
／またはショットキー欠陥である、請求項２記載のサイ
リスタ。 - 【請求項４】前記のカソード側の領域（4,5,6）および
カソード側のベースゾーン（３）ならびにカソード側の
エミッタゾーン（７）は、半導体基体（１）の表面の平
面に環状に形成されている、請求項１〜３のいずれか１
項記載のサイリスタ。 - 【請求項５】前記サイリスタはリング状サイリスタであ
る、請求項１〜４のいずれか１項記載のサイリスタ。 - 【請求項６】半導体基体（21）から成るサイリスタであ
って、 第１の導電形をもつアノード側のベースゾーン（29）
と、これとは逆の第２の導電形をもつ少なくとも１つの
カソード側のベースゾーン（28）と、 アノード側とカソード側に配置されたエミッタゾーン
（27,30）と、 カソード側のベースゾーン（28）内に配置された少なく
とも１つの領域が設けられており、 該領域はその形状によって、カソード側のベースゾーン
（28）および半導体基体（21）の周辺部における他の領
域よりも低減されたブレークダウン電圧を有する、 半導体基体（１）から成るサイリスタにおいて、 アノード側のベースゾーン（29）は、半導体基体（21）
の主表面法線により規定された垂直方向において、自由
電荷キャリアの再結合中心および発生中心のところで、
照射誘起された格子欠陥の密度の不均質な分布を有して
いることを特徴とする、 半導体基体から成るサイリスタ。 - 【請求項７】再結合中心および発生中心における前記密
度は、前記アノード側のベースゾーン（29）の第１の領
域（36）内において垂直方向で両側につながりそれぞれ
隣接するpn接合部まで延在するアノード側のベースゾー
ン（29）の領域よりも高い、請求項６記載のサイリス
タ。 - 【請求項８】前記第１の領域（36）の横方向の寸法ｂは
条件dB＜ｂ＜2dBを満たし、ここでdBはアノード側のベ
ースゾーン（29）の垂直方向の厚さである、請求項７記
載のサイリスタ。 - 【請求項９】アノード側のベースゾーン（29）内におけ
る前記第１の領域（36）の垂直方向の位置は、両方のベ
ースゾーン（28,29）に対応づけられたpn接合部（37）
の空間電荷領域が、カソード電位とアノード電位の所定
の電位差が生じているときに第１の領域に達するように
選定されている、請求項７または８記載のサイリスタ。 - 【請求項１０】前記所定の電位差は低減されたブレーク
ダウン電圧（UBOD）と等しく最大偏差は10％以内であ
る、請求項９記載のサイリスタ。 - 【請求項１１】請求項１〜10のいずれか１項記載のサイ
リスタの製造方法において、再結合ゾーン（９）を形成
するため、 たとえば金属製孔絞りによる半導体基体（１）のアノー
ド側のマスキングステップと、 アノード側の照射ステップを実施し、 最後に、前記再結合ゾーン（９）を安定化するための熱
処理ステップを実施することを特徴とする、 サイリスタの製造方法。 - 【請求項１２】半導体基体（１）の照射を、ドーピング
されていない高エネルギーの粒子により行う、請求項11
記載の方法。 - 【請求項１３】半導体基体（１）の照射を、プロトンま
たはα粒子により行う、請求項11または12記載の方法。 - 【請求項１４】再結合ゾーン（９）を形成するため照射
により取り込まれる粒子の量を、α粒子を照射する場合
には1010〜1012cm-2の範囲で、プロトンを照射する場合
には1011〜1013cm-2の範囲で選定する、請求項11〜13の
いずれか１項記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640313 | 1996-09-30 | ||
| DE19640313.8 | 1996-12-06 | ||
| DE19650762A DE19650762A1 (de) | 1996-09-30 | 1996-12-06 | Thyristor mit Durchbruchbereich |
| DE19650762.6 | 1996-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000503816A JP2000503816A (ja) | 2000-03-28 |
| JP3238415B2 true JP3238415B2 (ja) | 2001-12-17 |
Family
ID=26029969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51614298A Expired - Fee Related JP3238415B2 (ja) | 1996-09-30 | 1997-09-29 | ブレークダウン領域をもつサイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6373079B1 (ja) |
| EP (1) | EP0931351B1 (ja) |
| JP (1) | JP3238415B2 (ja) |
| WO (1) | WO1998015010A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218291A (ja) * | 2008-03-07 | 2009-09-24 | Sanken Electric Co Ltd | 双方向サイリスタ |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19981445B4 (de) * | 1998-07-29 | 2005-09-22 | Infineon Technologies Ag | Leistungshalbleiter mit reduziertem Sperrstrom |
| WO2000051187A1 (de) * | 1999-02-22 | 2000-08-31 | Infineon Technologies Ag | Verfahren zum einstellen der durchbruchspannung eines thyristors |
| JP2003501825A (ja) * | 1999-06-08 | 2003-01-14 | シーメンス アクチエンゲゼルシヤフト | リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 |
| DE19947028A1 (de) * | 1999-09-30 | 2001-04-12 | Siemens Ag | Thyristor mit Spannungsstoßbelastbarkeit in der Freiwerdezeit |
| DE10048437A1 (de) * | 2000-09-29 | 2002-04-18 | Eupec Gmbh & Co Kg | Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper |
| CN103943672B (zh) * | 2006-01-20 | 2020-06-16 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
| DE102007041124B4 (de) * | 2007-08-30 | 2009-06-04 | Infineon Technologies Ag | Thyristor mit verbessertem Einschaltverhalten, Thyristoranordnung mit einem Thyristor, Verfahren zur Herstellung eines Thyristors und einer Thyristoranordnung |
| US8835975B1 (en) | 2013-05-10 | 2014-09-16 | Ixys Corporation | Ultra-fast breakover diode |
| DE102015112919B4 (de) * | 2015-08-06 | 2019-12-24 | Infineon Technologies Ag | Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements |
| RU185574U1 (ru) * | 2018-06-04 | 2018-12-11 | Акционерное общество "ПРОТОН-ЭЛЕКТРОТЕКС" | Установка для определения критической скорости нарастания напряжения в закрытом состоянии тиристоров |
| CN111599859B (zh) * | 2019-02-21 | 2023-06-23 | 株洲中车时代半导体有限公司 | 一种具有过压保护功能的晶闸管及制造方法 |
| RU191052U1 (ru) * | 2019-04-16 | 2019-07-22 | Акционерное общество "ПРОТОН-ЭЛЕКТРОТЕКС" | Установка для определения времени выключения тиристоров |
| DE102021106536A1 (de) * | 2021-02-12 | 2022-08-18 | Infineon Technologies Bipolar Gmbh & Co. Kg | Leistungshalbleiterbauelement zur Spannungsbegrenzung, Anordnung aus zwei Leistungshalbleiterbauelementen sowie Verfahren zur Spannungsbegrenzung |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4056408A (en) | 1976-03-17 | 1977-11-01 | Westinghouse Electric Corporation | Reducing the switching time of semiconductor devices by nuclear irradiation |
| US5049965A (en) * | 1987-11-20 | 1991-09-17 | Siemens Aktiengesellschaft | Thyristor having adjustable breakover voltage and method of manufacture |
| EP0343369A1 (de) | 1988-05-19 | 1989-11-29 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines Thyristors |
| US5243205A (en) | 1989-10-16 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device with overvoltage protective function |
| JPH0680820B2 (ja) * | 1989-10-16 | 1994-10-12 | 株式会社東芝 | 過電圧保護機能付半導体装置及びその製造方法 |
| WO1992017907A1 (de) * | 1991-03-27 | 1992-10-15 | Siemens Aktiengesellschaft | Thyristor mit einstellbarer kippspannung und verfahren zu seiner herstellung |
| DE4215378C1 (de) * | 1992-05-11 | 1993-09-30 | Siemens Ag | Thyristor mit Durchbruchbereich |
| DE59713039D1 (de) * | 1996-05-20 | 2010-08-26 | Infineon Technologies Ag | Thyristor mit integriertem du/dt-schutz |
-
1997
- 1997-09-29 EP EP97910230A patent/EP0931351B1/de not_active Expired - Lifetime
- 1997-09-29 JP JP51614298A patent/JP3238415B2/ja not_active Expired - Fee Related
- 1997-09-29 WO PCT/DE1997/002237 patent/WO1998015010A1/de active IP Right Grant
-
1999
- 1999-03-30 US US09/281,692 patent/US6373079B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218291A (ja) * | 2008-03-07 | 2009-09-24 | Sanken Electric Co Ltd | 双方向サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998015010A1 (de) | 1998-04-09 |
| EP0931351A1 (de) | 1999-07-28 |
| US6373079B1 (en) | 2002-04-16 |
| EP0931351B1 (de) | 2004-01-28 |
| JP2000503816A (ja) | 2000-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238415B2 (ja) | ブレークダウン領域をもつサイリスタ | |
| US6043516A (en) | Semiconductor component with scattering centers within a lateral resistor region | |
| US4165517A (en) | Self-protection against breakover turn-on failure in thyristors through selective base lifetime control | |
| US20050035405A1 (en) | Vertical power semiconductor component | |
| JP3211604B2 (ja) | 半導体装置 | |
| US5243205A (en) | Semiconductor device with overvoltage protective function | |
| US6351024B1 (en) | Power semiconductor diode | |
| US5883403A (en) | Power semiconductor device | |
| EP0423721B1 (en) | Semiconductor device with overvoltage protective function and method of fabricating such device | |
| US6489187B2 (en) | Method for setting the breakover voltage of a thyristor | |
| US4177477A (en) | Semiconductor switching device | |
| US6066864A (en) | Thyristor with integrated dU/dt protection | |
| JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
| US6727526B1 (en) | Thyristor with recovery time voltage surge resistance | |
| US6723586B1 (en) | Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor | |
| Hazdra et al. | Local lifetime control by light ion irradiation: impact on blocking capability of power P–i–N diode | |
| JP2001508945A (ja) | 非対称サイリスタ | |
| US6963088B2 (en) | Semiconductor component | |
| JPH09237904A (ja) | 半導体装置及びその製造方法 | |
| JPH04111358A (ja) | 過電圧自己保護型サイリスタ | |
| JP3869466B2 (ja) | 改善されたスイッチオンオフ特性を有するサイリスタ及びその製造方法 | |
| JP3239633B2 (ja) | 半導体装置 | |
| JP3239714B2 (ja) | 半導体装置 | |
| JPS63131574A (ja) | 半導体スイツチング装置 | |
| JP3239643B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |