JPS63131574A - 半導体スイツチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲートターンオフサイリスタや、トランジス
タなどの半導体スイッチング装置に係り。

特に、し中断耐量の向上に好適な、接合濃度プロフィル
を有する半導体スイッチング装置に関するものである。

〔従来の技術〕

従来のゲートターンオフサイリスタや、トランジスタな
どの半導体装置の最大しゃ断電流を増大させる方法が１
例えば特開昭５９’−９９７６９号。

特開昭５９−８６２６０号及び、特開昭５３−１２２７
０号公報などに開示されている。

特開昭５９−９９７６９号公報では、半導体装置の外周
に設けられた制御電極の接続煮より遠い位置にある短冊
状の単位半導体素子はどその寸法を小さくすることによ
り、半導体装置内の単位半導体素子の動作の均一化をは
かり、しゃ断電流の増大をはかつている。

特開昭５９−８６２６０号公報では、単位の半導体素子
が多重にリング状に配置された半導体装置の中間に、制
御電極をリング状に設け、それぞれの単位の半導体素子
と制御電極との間の距離のばらつきを小さくすることに
より、複数の単位半導体素子の動作の均一性をはかり、
し中断耐量の増大をはかる構造が開示されている。

一方１％開昭５３−１２２７０号公報では、バッファ領
域を設けることによって電極の圧接状態を緩和し、し中
断性能の向上をはかりていた。

〔発明が解決しようとする問題点〕

以上のような従来技術は、半導体基体表面の電極抵抗の
バランスを主に対画して動作の一様性の向上をはかつて
いるが、単位半導体素子の安定化には配慮がなされてい
ない。

すなわち、半導体基体表面に汚れが生じると、リーク電
流や表面電荷密度にばらつきを生じ、これによって各単
位半導体素子の＃ｉ１％−性、特に遮断〔ターンオフ）
特性がばらつくという点につσ１て考慮されておらず、
その結果、大口径の半導体基体を用いても、その割には
半導体装置全体としての最大連断電流の増大がはかれな
いという問題があった。

本発明の目的は、各単位半導体素子の表面の安定化をは
かつて、多数の単位半導体素子の特性〔特に、そのター
ンオフ特性）を均一にすることにより、半導体基体内の
各単位半導体素子間の動作の一様性を高め、最大し中断
ｍｃａを増大できるゲートターンオフサイリスタや、ト
ランジスタなどの半導体スイッチング装置を提供するこ
とにめる・ 〔問題点を解決するための手段〕 上記目的は、１つの半導体基体内に多数配置したそれぞ
れの単位半導体素子において、多数の小領域に分割され
た状態で、前記基体の一方の全面に露出するように配設
されたエミッタ領域を取り囲むベース領域の表面領域の
不純物濃度を３×１０”ａｔｏｍｓ／ｃｓｉＬｌ上とす
ることによって連成される・ また、ｌ！ＩＮ把表面懺域の不純物濃度は、前記ベース
領域の深さ方向の不純物濃度のピーク値より小であるこ
とが望ましい。

そして、前記のような表面領域の不純物１度真整は、通
常の半導体処理工程による主接合形成後に、前記第２半
導体層の表面層領域に前記ベース領域の不純物と同導１
１Ｅ型の不純物を付加することによって実現される・ このように付加する不純物は、当該領域にドープされた
本来の不純物に比較して拡散係数が小であると共に、そ
の上に形成されるパッジベージ１ン層を通して放散しに
（いものであることが望ましいＯ 〔作用〕 大口径の基本で製造された半導体装置の、電流し中断で
破壊した個所を本発明者等が調査してみたところ、以下
のような現象が見られた。

（１）従来のように、制御電極と単位半導体素子との間
の電気抵抗をバランス良く講成しても、制御電極から近
い距離にある単位半導体素子が破壊している。

（２）半導体装置の構造及び製造ロフトが同一にもかか
わらず、半導体装置ごとのし中断耐量に大鴨な差異があ
る・ そこで、本発明者らは、１つの半導体基体内における各
単位半導体素子の緒特性の面内分布を調べた。その結果
、大口径半導体装置になるほど。

各単位半導体素子間の特性（特に、ターンオフ特性）ば
らつきが大きくなり、また１局所的に特性値の異常な単
位半導体素子が形成されていることがわかった・ 明らかなように、単位半導体素子間の特性（特に、ター
ンオフ時性）の面内均一性が悪いと、を流し中断時に、
電流が基体の市内で年月−にし中断され、その結果、／
ｗｌ所的に電流が集中して破壊にいたる。

したがって、半導体基体内のすべての単位半導体素子の
電気的特性（特に、ターンオフ特性）を均一にすること
ができれば電流集中が起きに（くなり、半導体装置の遮
断耐量が向上することが期待できる。

ところで、各単位半導体素子の時性ばらつきを大きくし
ている原因は、各単位半導体素子間造のｐベース層表面
状態が、拡散時のアウトディフィシ１ンにより不安定と
なり、熱処理中にこの表面がコンタミネーシ肩ンを起し
たり１表面の不純物ｒ！ｓ度（分布）が各単位半導体素
子間でばらついたりしていることであることがわかった
。

時に、オン電圧のばらつきは、’［流し中断時の電流ば
らつきに直接相関があり、オン電圧の低い単位半導体素
子のところで破壊する。

オン電圧のばらつきは、単位半導体素子のトランジスタ
憤域の１１Ｌ流増鴨率と良く相関し、また電流増幅率の
ばらつきはｐベースＩｆｆ面状態の不均一さの程度によ
ることから、前記ｐベース民間の状態を均一にすること
ができれば、各単位半導体素子間の面内特性のばらつき
を小さくでき、半導体装置の電濃し中断耐量を増大させ
るのにつながることになる・ 単位半導体素子の電流増幅率が不均一となる原因は、つ
ぎのように説明される。

すなわち、単位半導体素子のｐベース層表面の不純物濃
度が、アウトディフユージ璽ンのために低下していると
、パッジベージ曹ン酸化膜中の正電荷のためにｐベース
層中の電子が引きつけられ。

ｐベース層表面に１１型反転層が形成される。

したがって、ｐベース層中こと注入される電子の一部が
、ａｍ反転層を通ってホールと再結合してしまうため、
ｎベース層に到達する電子が少な（なって電流増４＠率
が減少する。

ａｆｆｉ反転層のできかたは、ｐベース１−表面の不純
物Ｓ度や、酸化膜中の電荷などに影響され易いために、
これらのばらつきが大きいとｔ流増幅率ひいてはオン電
圧及び電流分布のばらつさが太きくなり、電流しゃ断耐
量の低下をもたらすことに　　　　□なる。

以上のような考察に基づき１本発明は、半導体基体内の
各単位半導体素子間でのｐベース層表面の不純物濃度の
ばらつきを低減することにより。

各単位半導体素子間でのターンオフ特性の均一化をはか
り、半導体装置の＃ｌＬ流遁断耐皺の低下を防止しよう
とするものである。

〔実施例〕

以下、本発明の一実施例を第１図及び第２図により説明
する。第１図（ａ）（ｂ）は本発明を適用したゲートタ
ーンオフＣ以下、　ＧＴＯと略する）サイリスタの表面
及び、一部単位ＧＴＯの断面を示す図である。

半導体基体１には１周知のように、ｐ型のアノードエミ
ッタ層２．ｎベース層３、ｐベース層４及びａ型のカソ
ードエミツタ層５からなる単位ＧＴＯ１−１が、リング
状に多数配置されている・なお、８は制御電極である。

アノードエミツタ層２ｓ　ｐベース層４及びカソードエ
ミツタ層５にはそれぞれアノード電極２人。

ゲート電極４人、およびカソード電極５人が形成されて
いる。ゲート電極４人とカソード電極５人の間のρベー
ス＠４我面にはパッジベージｌン膜６が形成されている
。な２％　ｐベース層４の電極形成部の表面には′ＩＩ
Ｌ極取出しのための１層４Ｄが形成されている。

本発明の？ｓｔ造上の特徴は＆ｒＩ型のカソードエミッ
タ１−５を取り囲むｐベースｌ−４の、熱拡散時のアウ
トディフェージ四ンで不純物濃度が落ち込んだ表面領域
に、新規な９層４Ｓを付加形成した点　　・にある。

第２図は、その９層４Ｓ及びｐベース１−４領域の、第
１図（ｂ）に矢印で示した方向での不純物濃度プロフィ
ルを示している。

従来のＧＴＯサイリスタのｐベース層表面での不純物濃
度は、第２図に点線で示すように、ピークの濃度より約
２桁半ｉ［低くなっていた。これに対し、本発明では、
第２図中の実線Ｑのプロフィルで見られるように、ｐベ
ース層表面での不純物濃度の落ち込みをおさえた構造と
している。

なお１本発明者らの実験によれば、表面の不純ｗｍ度を
約３　ｘ　１０”ａｔｏｍｓ／ａｊ　　Ｉｄ上にすれば
。

単位ＧＴＯサイリスタ間の特性のばらつきが問題になら
ず１本発明の効果が実用上十分に達成できることが分り
た。

またＷＸ２図のように１表面から約１８μｍの深さの位
置で最高濃度８　ｘ　１０１？ａｔｏｍｓ／−を示すよ
うなＧＴＯサイリスタの場合１表面の不純物濃度を約３
　Ｘ　１０”　−５Ｘ　１０１？ａｔｏｍｓ／−の範囲
に保ってやれば１本発明の効果が最も良く達成できるこ
とが確認された・ また１表面の不純分′ａ度が高いほど、本発明が目的と
している各単位ＧＴＯサイリスタの特性の均一化という
面では好ましい結果が得られるが、表面の不純物１１Ｋ
が最高濃度を超えると、他の特性面で不都合が生ずるの
で、表面の不純物一度は最高濃度を超えない範囲に選定
されるのが望ましい一 本発明の構造を有するＧＴＯサイリスタは、以下のプロ
セスで比較的容易に形成でさる。すなわち、従来より周
知の通常の半導体処理工程をへて主接合形成用の熱拡散
を完了した半導体基体の表面に、イオン打ち込み方法ま
たはデボジシ１ン方法で１例えばボロンの不純物層を形
成し、パッジベージ曹ン膜形成用の熱処理等で再拡散し
て形成する・ したがって、ｐベース層４の表面部分に付加する前記不
純物としては１本来ｐベース層４にドープされている不
純物に比較して拡散係数が小さく。

また前記表面上に形成されたパッジベージ謬ン膜を通し
て放散する割合が小さいようなものでなければならない
、前述のボロンは本発明の付加不純物として好適な物質
の１つである。

〔発明の効果〕

以上のように、ｐベース層の表面部に不純物を追加して
その一度を適正値まで増大することにより、熱処理拡散
に伴なうアウトデフユージ買ンによって表面の不純物一
度が低下した結果、不安定になっていたρベース層表面
を安定化し、各単位半導体素子の緒特性の面内ばらつき
を均一にできるので、を流し中断時の局所的な電流集中
を緩和でき、最大し中断電流を大幅に増大できる。

本発明者らが、半導体ペレット直径７０ｗのＧＴＯサイ
リスタを用いて、従来構造のものと本発明構造のものと
を比較したところ、従来の構造では最大し中断′ｔｆＬ
が２３００人であったものが。

本発明の構造では、最大３３００人の電流がし中断でき
、最大しゃ断１ｉＩｃ流を約４０％増大できた。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体装置を示す図で、同
図（ａ）はその表面パターン図、同図（ｂ）は（、）図
の人−に線にそう断面図、第２図は第１図（ｂ）の矢印
方向に測定した不純物濃度分布を示す図である。 １・・・半導体基体、２・・・アノードエミッタ層、３
・・・ロベース層、４・・・ｐバーり層ｂ’ｓ・・・ｐ
Ｎｉ、５・・・カソードエミッタ１−１２人・・・アノ
ード電極。

Claims (5)

【特許請求の範囲】
1. （１）相互に導電型を異にし、隣接半導体層間にｐｎ接
   合を形成するように順次配置された少なくとも第１ない
   し第３の半導体層を備えた半導体基体を有し、第１半導
   体層は、前記半導体基体の一方の主面に露出して多数の
   短冊状領域に分割され、該短冊状領域には第１主電極が
   形成され、前記第２半導体層は、前記第１半導体層を取
   り囲むように、前記半導体基体の前記一方の主面に露出
   するとともに、その一部表面に制御電極が形成された半
   導体スイッチング装置において、 前記第１半導体層を取り囲んで隣接した、前記第２半導
   体層の表面層領域の不純物濃度を、３×１０＾１＾６ａ
   ｔｏｍｓ／ｃｍ＾３以上としたことを特徴とする半導体
   スイッチング装置。
2. （２）前記第２半導体層の表面層領域の不純物濃度が、
   該第２半導体層の深さ方向の不純物濃度のピーク値より
   高くないことを特徴とする前記特許請求の範囲第１項記
   載の半導体スイッチング装置。
3. （３）通常の半導体処理工程による主接合形成後に、前
   記第２半導体層の表面層領域に前記第２半導体層の不純
   物と同導電型の不純物が付加されたことを特徴とする前
   記特許請求の範囲第１項または第２項記載の半導体スイ
   ッチング装置。
4. （４）付加される不純物は、前記第２半導体層の不純物
   に比較して拡散係数が小であることを特徴とする前記特
   許請求の範囲の第３項記載の半導体スイッチング装置。
5. （５）付加される不純物は、前記第２半導体層の不純物
   に比較して、その上に形成されるパッシベーション層を
   通して放散しにくいものであることを特徴とする前記特
   許請求の範囲の第３項記載の半導体スイッチング装置。