JP3869466B2 - 改善されたスイッチオンオフ特性を有するサイリスタ及びその製造方法 - Google Patents
改善されたスイッチオンオフ特性を有するサイリスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3869466B2 JP3869466B2 JP50468997A JP50468997A JP3869466B2 JP 3869466 B2 JP3869466 B2 JP 3869466B2 JP 50468997 A JP50468997 A JP 50468997A JP 50468997 A JP50468997 A JP 50468997A JP 3869466 B2 JP3869466 B2 JP 3869466B2
- Authority
- JP
- Japan
- Prior art keywords
- zone
- thyristor
- base
- anode side
- zhr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000002800 charge carrier Substances 0.000 claims description 13
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 150000002371 helium Chemical class 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Description
世界知的所有権機関公開第92/17907号公報の国際出願から、サイリスタのターンオンターンオフ電圧の調整用方法が公知であり、それによると、サイリスタの陽極側が全面的にプロトン乃至ヘリウム核によって照射され、その際、絞りを介在して設けることによって、サイリスタの、陽極側のpn−接合部に対して種々の間隔を有している、最小化された荷電担体の寿命ゾーンが形成されている。
本発明が基礎とする課題は、公知のサイリスタに比して阻止電流及び遮断損失電力を低減すること、並びに、公知のサイリスタに比して最大遮断電流を高めることにある。この課題は、本発明によると、低減された荷電担体寿命のゾーンZHRは、10〜20μmの領域内の厚みを有しており、低減された荷電担体寿命のゾーンと陽極側のpn−接合部との間の距離は、0〜40μmの大きさである(請求項1)ようにすることによって解決される。
本発明が更に基礎とする課題は、本発明のサイリスタの製造方法を提供することである。この課題は、本発明によると、前述の本発明のサイリスタにおいて、陽極側に、プロトンp+乃至ヘリウムHe++を全面的に照射する(請求項3)ことによって解決される。
請求項2は、本発明のサイリスタの有利な構成に関し、請求項4〜7は、本発明の製造方法の有利な実施例に関する。
本発明は、殊に、垂直方向に不均一に担体寿命を分布することに基づいて、作動電圧の元で阻止された状態での作動電流が、公知のサイリスタの場合よりも明らかに小さいという利点を有しており、と言うのは、照射によって損傷されたゾーンは、この電圧では、この空間電荷領域の外側に位置しており、従って、発生電流に何等寄与しないからである。
以下、本発明について、図を用いて詳細に説明する。図の第1の部分には、本発明のサイリスタ、殊に、GTOの断面図が示されており、n−エミッタ1(一般には、多数の個別セグメントから構成されていて、陰極端子Kと接続されている)と、p−ベース2(ゲート端子Gと接続されている)と、n−ベース3,3′及びp−エミッタ4(陽極端子Aと接続されている)を有している。n−エミッタ1、p−ベース2、n−ベース3,3′及びp−エミッタ4は、所与の列順序で設けられており、その際、n−ベース3,3′とp−エミッタ4との間には、陽極側のpn−接合部PNが形成されている。0〜40μmの間隔Eで、n−ベース3,3′内に、高再結合率のゾーンZHR、即ち、短い荷電担体寿命のゾーンが形成される。このゾーンZHRは、本発明のサイリスタの全面に亘って延在しており、典型的には、10〜20μmの範囲内の厚みを有している。
更に、図には、エミッタ短絡部5が示されており、このエミッタ短絡部5は、陽極端子Aをn+−ドーピングされた領域を介してn−ベース3,3′と接続されており、遮断可能なサイリスタでは通常のことであるが、本発明にとっては、些末なことである。更に、図には、破線によって、n−ベースを均一n+−ドーピングするのではなく、n−ベースが陽極側端で全面に亘ってn−ドーピング領域を、空間電荷ゾーンの阻止ゾーンとして有しており、且つ、それ以外のn−ベース3がn−−ドーピングされているように構成することもできることが示されている。
図の第2の部分には、ドーピング濃度Nが、cm−3単位で、垂直座標xに亘って示されており、破線によって、プロトンp+乃至ヘリウム核He++を陽極側に照射することによって形成された垂直方向に不均一な荷電担体寿命分布τ(x)が示されている。
本発明のサイリスタの製造の際、陽極側が、サイリスタの全面に亘って、絞り又はマスクを介在して設けずに、プロトンp+乃至ヘリウム核He++で照射される。このゾーンの深さは、プロトン又はヘリウム核のエネルギによって設定され、強く損傷されたゾーンでの担体寿命低減の強度は、照射線量によって調整され、その際、ヘリウム核のエネルギは、5〜10MeVであり、照射線量は、4〜10×1010原子/cm3の大きさである。
プロトン又はヘリウム照射の実行後、有利には、ヘリウム核乃至プロトンの照射によって形成される障害箇所の安定化のために、例えば、20時間の間、220℃に温度調節することができる。このように温度調節することによって、荷電担体の寿命が変化して、それによって作動温度及び電圧負荷時の電気データが変化するのを、このようにして回避することができる。この温度調節は、有利には、200〜250℃の温度領域内で、10〜30時間の間行われる。
そのように、垂直方向に不均一に担体寿命を調整して事後的に微調整することは、遮断損失電力を一層低下させるために、付加的に、担体寿命を付加的に小さくして、垂直方向に均一に低下する電子ビーム照射を用いて行うことができ、その際、改善されたスイッチオン及び向上された遮断性能のポジティブな特性は、あまり損なわれない。
Claims (7)
- 陰極端子(K)と接続されているn−エミッタ(1)と、ゲート端子(G)と接続されているp−ベース(2)と、n−ベース(3,3′)及び陽極端子(A)と接続されているp−エミッタ(4)とを有しており、
前記n−ベースは、前記p−エミッタと前記n−ベースとの間の陽極側のpn−接合部(PN)の近傍内に、それ以外のn−ベースに比して低減された荷電担体寿命の唯一のゾーン(ZHR)を有しており、該ゾーン(ZHR)は、サイリスタの全面に亘って延在しており、その際、当該ゾーンと前記陽極側のpn−接合部(PN)との間の距離(E)は、実質的にどの箇所でも同じ大きさであるサイリスタにおいて、
低減された荷電担体寿命のゾーン(ZHR)は、10〜20μmの領域内の厚みを有しており、低減された荷電担体寿命のゾーン(ZHR)と陽極側のpn−接合部との間の距離(E)は、0〜40μmの大きさである
ことを特徴とするサイリスタ。 - n−ベース(3,3′)は、陽極側のpn−接合部(PN)側に、それ以外のn−ベース(3)よりも高くドーピングされたn−阻止ゾーン(3′)を有している請求項1記載のサイリスタ。
- 陰極端子(K)と接続されているn−エミッタ(1)と、ゲート端子(G)と接続されているp−ベース(2)と、n−ベース(3,3′)及び陽極端子(A)と接続されているp−エミッタ(4)とを有しており、前記n−ベースは、前記p−エミッタと前記n−ベースとの間の陽極側のpn−接合部(PN)の近傍内に、それ以外のn−ベースに比して低減された荷電担体寿命の唯一のゾーン(ZHR)を有しており、該ゾーン(ZHR)は、サイリスタの全面に亘って延在しており、その際、当該ゾーンと前記陽極側のpn−接合部(PN)との間の距離(E)は、実質的にどの箇所でも同じ大きさであり、前記低減された荷電担体寿命のゾーン(ZHR)は、10〜20μmの領域内の厚みを有しており、低減された荷電担体寿命のゾーン(ZHR)と陽極側のpn−接合部との間の距離(E)は、0〜40μmの大きさであるサイリスタの製造方法において
サイリスタ陽極側に、プロトン(p+)乃至ヘリウム(He++)を全面的に照射することを特徴とするサイリスタの製造方法。 - 5〜10MeVのエネルギのヘリウム核で照射し、照射線量を4〜10×1010原子/cm3にする請求項3記載の方法。
- プロトン乃至ヘリウム核を照射した後、形成された障害箇所の安定化のために、温度調節する請求項3記載の方法。
- 200〜250℃で10〜30時間の間、温度調節を行う請求項4記載の方法。
- 付加的に、陰極乃至陽極側の電子照射によって、プロトン乃至ヘリウム核の照射に比べて比較的弱く、且つ、垂直方向に均一に、荷電担体の寿命を低下させる請求項3〜6迄の何れか1記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19524161.4 | 1995-07-03 | ||
DE19524161 | 1995-07-03 | ||
PCT/DE1996/001052 WO1997002603A1 (de) | 1995-07-03 | 1996-06-13 | Thyristor mit schicht reduzierter ladungsträgerlebensdauer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11509365A JPH11509365A (ja) | 1999-08-17 |
JP3869466B2 true JP3869466B2 (ja) | 2007-01-17 |
Family
ID=7765866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50468997A Expired - Lifetime JP3869466B2 (ja) | 1995-07-03 | 1996-06-13 | 改善されたスイッチオンオフ特性を有するサイリスタ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0836749B1 (ja) |
JP (1) | JP3869466B2 (ja) |
DE (1) | DE59605827D1 (ja) |
WO (1) | WO1997002603A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19649800A1 (de) * | 1996-12-02 | 1998-06-04 | Asea Brown Boveri | Verfahren zur Herstellung eines Abschaltthyristors mit einer anodenseitigen Stopschicht und einem transparenten Anodenemitter |
EP1157424B1 (de) | 1999-02-22 | 2008-09-17 | Infineon Technologies AG | Verfahren zum einstellen der durchbruchspannung eines thyristors |
DE10220489A1 (de) * | 2002-05-07 | 2003-12-04 | Net Mobile Ag | Adressierverfahren |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4056408A (en) * | 1976-03-17 | 1977-11-01 | Westinghouse Electric Corporation | Reducing the switching time of semiconductor devices by nuclear irradiation |
JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
EP0343369A1 (de) * | 1988-05-19 | 1989-11-29 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines Thyristors |
JP3495055B2 (ja) * | 1993-03-18 | 2004-02-09 | 富士通株式会社 | 優先接続処理方式 |
JP3281145B2 (ja) * | 1993-10-28 | 2002-05-13 | 株式会社東芝 | Gtoサイリスタ |
-
1996
- 1996-06-13 JP JP50468997A patent/JP3869466B2/ja not_active Expired - Lifetime
- 1996-06-13 EP EP96917345A patent/EP0836749B1/de not_active Expired - Lifetime
- 1996-06-13 WO PCT/DE1996/001052 patent/WO1997002603A1/de active IP Right Grant
- 1996-06-13 DE DE59605827T patent/DE59605827D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0836749B1 (de) | 2000-08-30 |
EP0836749A1 (de) | 1998-04-22 |
WO1997002603A1 (de) | 1997-01-23 |
JPH11509365A (ja) | 1999-08-17 |
DE59605827D1 (de) | 2000-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078961B2 (ja) | 半導体装置の製造方法 | |
US7233031B2 (en) | Vertical power semiconductor component | |
US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
JP2009176882A (ja) | 半導体装置 | |
EP0430237A1 (en) | Bipolar device in which carrier lifetime is controlled | |
JPH10112539A (ja) | 横方向抵抗を備えた半導体デバイス | |
US5883403A (en) | Power semiconductor device | |
US6373079B1 (en) | Thyristor with breakdown region | |
JPH06350110A (ja) | 高速パワーダイオード及びその製造方法 | |
JP3394383B2 (ja) | サイリスタの製造方法およびサイリスタ | |
US4177477A (en) | Semiconductor switching device | |
JP2014090072A (ja) | 逆阻止mos型半導体装置及びその製造方法 | |
US3872493A (en) | Selective irradiation of junctioned semiconductor devices | |
JP3869466B2 (ja) | 改善されたスイッチオンオフ特性を有するサイリスタ及びその製造方法 | |
JP3952452B2 (ja) | 半導体装置の製造方法 | |
Kekura et al. | 8000 V 1000 A gate turn-off thyristor with low on-state voltage and low switching loss | |
JP4001249B2 (ja) | 高ブロッキング電圧用ゲート・ターンオフ・サイリスタ | |
US6723586B1 (en) | Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor | |
CN114497190B (zh) | 一种空间寿命非均匀分布的半导体器件及制作方法 | |
JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
US5459338A (en) | Gate turn-off thyristor and power convertor using the same | |
JPH01162368A (ja) | 半導体装置 | |
JP3281145B2 (ja) | Gtoサイリスタ | |
US5284780A (en) | Method for increasing the electric strength of a multi-layer semiconductor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |