JP3210013B2 - 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 - Google Patents

調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法

Info

Publication number
JP3210013B2
JP3210013B2 JP50546892A JP50546892A JP3210013B2 JP 3210013 B2 JP3210013 B2 JP 3210013B2 JP 50546892 A JP50546892 A JP 50546892A JP 50546892 A JP50546892 A JP 50546892A JP 3210013 B2 JP3210013 B2 JP 3210013B2
Authority
JP
Japan
Prior art keywords
zone
thyristor
base
main surface
type base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50546892A
Other languages
English (en)
Other versions
JPH06506320A (ja
Inventor
ハンス−ヨアヒム シュルツェ，
ハインツ ミットレーナー，
フランク プフィルシュ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH06506320A publication Critical patent/JPH06506320A/ja
Application granted granted Critical
Publication of JP3210013B2 publication Critical patent/JP3210013B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明は、請求項１または３の上位概念に記載の調整
可能なブレークオーバ電圧を有するサイリスタの製造方
法に関する。
サイリスタのカソード電極とアノード電極との間に加
わる、サイリスタを阻止する電圧が、ブレークオーバ電
圧の値に達するまたはそれを上回るとき、ｐ形ベースを
ｎ形ベースから分離するpn接合の局所的なブレークダウ
ンが行われる。一般にブレークダウンは、サイリスタの
側面に存在する、このpn接合の縁に発生する。非常にし
ばしばサイリスタの破壊を来すこの種の局所的なブレー
クダウンを回避するために、ヨーロッパ特許出願公開第
0088967号公報から、ｐ形ベースとｎ形ベースとの間のp
n接合がレーザビームを照射することによってサイリス
タの中央点弧接点の下方にｎ形ベース層の厚みを低減す
るくぼみを備えるようにしかつこれにより低減されたブ
レークオーバ電圧において既にくぼみの領域に発生する
制御可能なブレークダウンを惹き起こすようにすること
が公知である。この制御可能なブレークダウンにより、
熱破壊が制御可能な点弧の拡がりのために確実に回避さ
れる、サイリスタのオーバヘッド点弧が生じる。しかし
この場合、低減されるブレークダウン電圧が所望の精度
でかつ再現可能に所定の電圧値に調整することができな
い点で不都合である。
他方において、ヨーロッパ特許出願公開第0316881号
公報から、サイリスタのブレークオーバ電圧を、そのｐ
形エミッタの、点弧接点または光に感応するサイリスタ
帯域のラテラルな領域内に存在する部分領域が、ｐ形エ
ミッタの残りの部分よりも高いドーピング濃度を有する
ようにしたことによって調整することが公知である。
更に、ヨーロッパ特許出願公開第0343359号公報か
ら、ある領域における局所的なプロトン照射を用いてサ
イリスタのその他の半導体基板におけるよりも低いブレ
ークダウン電圧を発生する、サイリスタの製造方法が公
知である。ここでは、プロトンエネルギーは、プロトン
によって発生される不純物濃度の最大値が第１のベース
帯域から第２のベース帯域への移行部と第２のベース帯
域の厚さの1/2のところとの間にあるように、選定され
る。
更に、本出願の出願日以前の優先権を有する、後から
公開されたヨーロッパ特許出願公開第0432721号公報か
ら、とりわけ、プロトン照射量の変化によって、ブレー
クオーバ電圧を規定通り調整するために、ベース層にお
ける結晶欠陥の数を変化する、ブレークオーバ電圧の調
整方法が公知である。
発明の課題は、ｐ形ベースとｎ形ベースとの間のpn接
合が調整可能な、再現されるブレークオーバ電圧に達し
た際に定められた方法で、これにより熱破壊が生じるこ
となくブレークダウンする、冒頭に述べた形式のサイリ
スタを提供することであり、その際低減されたブレーク
オーバ電圧を調整するためにとる措置は簡単に実施でき
るようにする。このことは、本発明によれば、請求項１
の特徴部分に記載の構成によって実現される。
本発明によって得られる利点は殊に、サイリスタのｐ
形ベースとｎ形ベースとの間のpn接合が、これによりこ
の接合が損傷を蒙ることなくブレークダウンする低減さ
れたブレークオーバ電圧が、生成および再結合中心を備
えた帯域の、カソード主要面からの簡単に選択可能な間
隔によって申し分ない精度および再現性によって調整す
ることができる点にある。
請求項２および４ないし６には、本発明の有利な実施
例が記載されている。
次に本発明を図面を用いて詳細に説明する。
第１図は、本発明により構成されたサイリスタであ
り、 第２図は、第１図のサイリスタの簡単化された実施例の
製造方法を説明するための図であり、 第３図は、第１図に示された完全な実施例を製造するた
めの付加的な工程を説明するための図であり、 第４図は、第１図に示された完全な実施例を製造するた
めの別の工程を説明するための図であり、 第５図は、第１図に示された完全な実施例を製造するた
めの更に別の工程を説明するための図である。
第１図には、交互に繰り返される導電形の４つの連続
する半導体層を有する、例えばドーピングされたシリコ
ンから成る半導体基板を有するパワサイリスタが図示さ
れている。詳しくはこれら半導体層は、ｎ形エミッタ１
と、ｐ形ベース２と、ｎ形ベース３と、ｐ形エミッタ４
とから成っている。ｎ形エミッタ１は、接続端子Ｋを備
えた、カソード電極５に接触接続されており、ｐ形エミ
ッタは、接続端子Ａを備えているアノード電極６に接触
接続されている。ＡおよびＫに接続されている。詳しく
図示されていない外部電流回路は基本的に、例えば1000
Vの直流電圧を供給する電圧源およびこの電圧源に直列
に接続されている負荷抵抗を含んでいる。その際アノー
ド電極６は、電圧源から供給される電圧によって接続端
子Ｋより正の電位が加えられ、その結果サイリスタは阻
止状態にある。
ｐ形ベース２に接触接続している点弧接点７は、サイ
リスタを点弧するために、９で示されている正の電圧パ
ルスが供給される接続端子８を備えている。これにより
阻止状態にあるサイリスタが電流を導く状態に移行する
と、サイリスタはＡとＫとの間の低抵抗の接続によって
外部の電流回路を閉成する。サイリスタの消弧、即ち電
流を導く状態から阻止状態への移行は例えば、上述の電
圧源の遮断によってまたは電圧源が交流電圧源の場合に
は点弧後最初に発生する、供給される交流電圧の零点通
過の際に行われる。
ｐ形ベース２に形成されたｎ形導電性の領域10は導電
性の被覆11を備えており、この被覆はｎ形エミッタ１の
方向において、これが10と２との間のpn接合を短絡する
ところまで延長されている。部分10および11は、サイリ
スタの内部の点弧増幅を行う所謂補助エミッタ（増幅ゲ
ート）を形成する。サイリスタが回転対称に構成されて
いる場合、一点鎖線12は対称軸線である。1aは、ｐ形ベ
ース２の相応の突出部2aが充填されている、ｎ形エミッ
タ１の空所である。これらは、カソード電極５に接触接
続されている。部分1aおよび2aは、阻止電圧の印加の際
にサイリスタの所望しない点弧を妨げるエミッタ−ベー
ス短絡を形成する。
ｐ形ベース２とｎ形ベース３との間に、接続端子Ａお
よびＫにブレークオーバ電圧が印加されると阻止方向に
バイアスされるpn接合が存在している。この阻止電圧が
ブレークオーバ電圧の値に上昇すると、pn接合13のその
とき生じる局所的なブレークダウンがサイリスタの制御
不能な点弧を招来し、これによりサイリスタが熱的に破
壊されるおそれがある。
この危険性を取り除くために、本発明によれば、荷電
粒子のマスクされた照射によって点弧接点７のラテラル
な領域または光点弧可能なサイリスタでは光に感応する
サイリスタ帯域のラテラルな領域内に存在しかつカソー
ド主表面15にほぼ平行に延在している、ｎ形ベースの帯
域14が付加的な生成および再結合中心を有している。有
利にはプロトンまたはヘリウム核から成る荷電粒子は、
半導体格子内にキャリヤの寿命を低減する欠陥を発生す
る。ＡおよびＫに加わる阻止電圧の影響に基づいて、pn
接合部13を横切って空間電荷帯域が形成され、その幅は
阻止電圧の上昇に従って拡大される。帯域14の、カソー
ド主表面15からの間隔は、阻止電圧が所望の低減された
ブレークオーバ電圧の値に達したとき、空間電荷帯域の
下側の境界が帯域14の上側の境界面にまさに一致するよ
うに、選択される。阻止電圧のこの値に対して、第１図
には空間電荷帯域の境界が示されており、その下側の境
界は16で、上側の境界は17で示されている。低減された
ブレークオーバ電圧に達するとサイリスタは点弧する。
その理由は、層4,3および２から形成されたpnpトランジ
スタ構造の利得は点弧接点７のラテラルな領域において
急激に強く上昇するからである。このことは、帯域14に
よって強く高められる、空間電荷帯域16,17における生
成電流のために生じる。従って、空間電荷帯域16と、荷
電キャリヤの高められた生成および再結合が行われる帯
域14との一致により、サイリスタのオーバヘッド点弧が
生じる。これに加えて生じる低減されるブレークオーバ
電圧は、帯域14の、カソード主表面15からの間隔ｄによ
って簡単に調整される。
低減されたブレークオーバ電圧に達した際のサイリス
タの制御可能な点弧は、電気的なサイリスタデータが調
整能力が可変であれば、本発明の改良例によれば、次の
ようにして確実にすることもできる。即ち荷電粒子をｎ
形ベース３に照射することによって付加的に、帯域14の
ラテラルな領域の外側に依存しかつこの帯域と同様にカ
ソード主表面に平行に延在する、再結合中心を有する別
の帯域18が形成される。その際帯域18は、カソード主表
面15から帯域14よりも大きな間隔に配置されている。帯
域18によって、帯域14の外側に存在する、ｎ形ベース３
のラテラルな領域における再結合が増強され、このため
にサイリスタの例えばオン状態電圧および蓄積電荷を調
整することができるようになりかつ更には、pnp部分ト
ランジスタの利得の、帯域14および帯域18の領域におけ
る差が更に増大されることになる。帯域18に注入される
荷電粒子は同様に、プロトンまたはヘリウム核から成っ
ている。
しかし第１図に図示の本発明のサイリスタは、帯域18
がなくても完全に機能する。
次に、帯域14を含んでいるが、帯域18を含んでいな
い、本発明のサイリスタの製造を第２図を参照して説明
する。その際部分１ないし6,10および11から成る、従来
の構造のサイリスタから出発している。カドード主表面
15は、点弧接点７に対してまたは光に感応するサイリス
タでは光に感応するサイリスタに対して設けられている
中央の領域の外側は、例えば金属から成るマスク19によ
って完全に被覆される。それから荷電粒子、例えばプロ
トンまたはヘリウム核によるサイリスタの照射が矢印20
の方向において行われる。その際この照射は、その大き
さが、粒子が、該粒子を間隔ｄに相応する、半導体基板
への侵入深度まで打ち込む運動エネルギーで照射される
ように選択される加速電圧の影響下にある。それからそ
こに、生成および再結合中心が増強された、ｎ形ベース
３の帯域14が生じる。間隔ｄは主に、加速電圧の大きさ
によって決められ、その際照射されるプロトン量が臨界
状態を招く、cm2当たり約1010となることのないように
する。
このようにして製造されたサイリスタに更に帯域18を
形成しようとするとき、第３図に図示されているよう
に、次の工程においてサイリスタにそのカソード側の主
表面15から上述の種類の荷電粒子による付加的な照射が
行われる。このことは矢印21によって示されている。そ
の際例えば金属から成るマスク22が使用される、このマ
スクは、マスク19とは逆に形成されており、従って点弧
接点７または光に感応するサイリスタ帯域に対して設け
られている中央部分のみを被覆している。帯域14の形成
のために使用された加速電圧より大きな加速電圧を使用
することによって、荷電粒子は半導体基体に一層深く侵
入し、その結果カソード主表面15から間隔ｄ′のところ
に、荷電粒子が増加している、ｎ形ベース３の帯域18が
生じる。その場合帯域18は、帯域14の外側に存在する、
サイリスタのラテラルな領域に位置する。間隔ｄ′は、
第２図の間隔ｄより大きい。
上述の本発明の方法は、サイリスタの、荷電粒子の照
射をそのアノード主表面23を介して行うように変形する
こともできる。その際第２図および第３図においてマス
ク19および22はそれぞれ、アノード主表面23を被覆する
ために使用されかつ照射は相応に逆になり、その結果荷
電粒子は主表面23を介してサイリスタに侵入する。この
場合帯域14を形成するための加速電圧は、ｄおよびｄ′
の既述の大きさの関係を満足するために、帯域18を形成
するための加速電圧より大きく選択される。
帯域14および18を有する本発明のサイリスタを製造す
るための別の方法は第４図に図示されているように、部
分１ないし6,10および11を含んでいるサイリスタから出
発しかつサイリスタびカソード側の全面に、例えばプロ
トンまたはヘリウム核である荷電粒子の照射が行われる
点にあり、その際第３図のマスク22の代わりに、マスク
のラテラル方向の寸法に相応する遮蔽体24が使用され
る、この照射は矢印25によって示されている。この場合
荷電粒子は、該荷電粒子に、それらが遮蔽体24のラテラ
ルな領域の外側において侵入深度ｄ′に達し、その際荷
電粒子が増強された帯域18が生じるような運動エネルギ
ーを加える加速電圧の影響を受ける。同時に遮蔽体24
は、該遮蔽体に衝突する荷電粒子において、運動エネル
ギーの次のような部分を吸収する。即ち遮蔽体24を貫通
する粒子が、該粒子が侵入深度ｄに達するようにする残
留エネルギーを有する程度である。このようにして、遮
蔽体24の下方に、カソード主表面15から間隔ｄのところ
に帯域14が形成される。
次に、帯域14および18を有する本発明のサイリスタの
別の製造方法を第５図を用いて説明する。この実施例に
よれば、部分１ないし6,10および11を含んでいるサイリ
スタがそのアノード表面から全面的に、矢印26によって
示されているように、既述の荷電粒子が照射される。そ
の際遮蔽体24とは逆である、即ち点弧接点７または光に
感応するサイリスタ帯域に対して設けられている中央領
域の外側のラテラルな領域全体を完全に被覆する遮蔽体
27が設けられている。その際荷電粒子は、荷電粒子をこ
の中央領域内で、帯域14がカソード主表面から間隔ｄの
ところに形成される程度の侵入深度に達するようにする
加速電圧の影響を受ける。同時に、遮蔽体27は、該遮蔽
体に衝突する荷電粒子において、運動エネルギーの次の
ような部分を吸収する。即ち遮蔽体27を貫通する粒子
が、該粒子がカソード側の主表面15からの間隔ｄ′に相
応する侵入深度に達するようにする残留エネルギーを有
する程度である。この場合遮蔽体27のラテラルな領域に
おいて帯域18が形成される。
第４図または第５図の方法において、半導体基板の材
料に相応する半導体材料から形成されている遮蔽体24な
いし27を使用するとき、ｄおよびｄ′の所望の大きさの
関係が有利には、遮蔽体24および27の厚さが差ｄ′−ｄ
に相応するように実現することができる。
本発明のサイリスタにおいて、内部点弧増幅のために
用いられる部分10および11は省略することもできる。更
に、第２図および第３図のサイリスタの製造の際に、第
３図に示されている工程を第２図に示されている工程の
前に行うこともできる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プフィルシュ， フランク ドイツ連邦共和国 8000 ミュンヘン 90 ヴィルロイダーシュトラーセ ８ アー (56)参考文献 特開 平２−20024（ＪＰ，Ａ) 特開 平３−129879（ＪＰ，Ａ) 特開 平１−161864（ＪＰ，Ａ) 特開 昭61−202465（ＪＰ，Ａ) 特開 昭59−217366（ＪＰ，Ａ) 特開 昭57−109372（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/74

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】カソード電極（５）に接触接続されている
    ｎ形エミッタ（１）とこれに接続しているｐ形ベース
    （２）とアノード電極（６）に接触接続されているｐ形
    エミッタ（４）とこれに接しているｎ形ベース（３）と
    を備え、前記ｎ形ベース（３）はpn接合（13）によって
    前記ｐ形ベース（２）とは分離されており、かつｎ形ベ
    ース（３）の帯域（14）を有し、該帯域は、前記ｐ形ベ
    ース（２）に接触接続されている点弧接点（７）または
    光に感応するサイリスタ帯域の下方にある領域に存在
    し、カソード主表面（15）にほぼ平行に延在しかつ付加
    的な、生成および再結合中心を有している半導体基板を
    有するサイリスタの製造方法において、 ｎ形エミッタ（１）と、ｐ形ベース（２）と、ｎ形ベー
    ス（３）と、ｐ形エミッタ（４）とを含んでいる半導体
    基板に、点弧接点（７）または光に感応するサイリスタ
    帯域に対して設けられている中央領域の外側の主表面
    （15）を完全に被覆する金属マスク（19）を使用してｎ
    形ベース（３）の帯域（14）を生成するために、加速電
    圧の作用下にある荷電粒子を照射し、かつ前記粒子を前
    記半導体基板における中央領域に侵入させかつそこで前
    記ｎ形ベース（３）の帯域（14）において付加的な生成
    および再結合中心が生じるようにしかつ選択された加速
    電圧によって、前記ｎベース（３）の帯域（14）の、前
    記カソード主表面（15）に対する間隔（ｄ）、ひいては
    サイリスタのブレークオーバ電圧を調整する ことを特徴とするサイリスタの製造方法。
  2. 【請求項２】半導体基板に、主表面（15）の中央領域を
    被覆する別の金属マスク（22）を用いて付加的に形成さ
    れる再結合中心を有する別の帯域（18）をｎ形ベース
    （３）において生成するために前記主表面（15）を介し
    て荷電粒子を照射し、該荷電粒子に、ｎ形ベースの別の
    帯域の、カソード側の主表面（15）からの間隔（ｄ′）
    を決める運動エネルギーを加える第２の加速電圧を作用
    させる請求項１記載の方法。
  3. 【請求項３】カソード電極（５）に接触接続されている
    ｎ形エミッタ（１）とこれに接続しているｐ形ベース
    （２）とアノード電極（６）に接触接続されているｐ形
    エミッタ（４）とこに接しているｎ形ベース（３）とを
    備え、前記ｎ形ベース（３）はpn接合（13）によって前
    記ｐ形ベース（２）とは分離されており、かつｎ形ベー
    ス（３）の帯域（14）を有し、該帯域は、前記ｐ形ベー
    ス（２）に接触接続されている点弧接点（７）または光
    は感応するサイリスタ帯域の下方にある領域に存在し、
    カソード主表面（15）にほぼ平行に延在しかつ付加的
    な、生成および再結合中心を有しかつサイリスタのブレ
    ークオーバ電圧の値を決める、カソード主表面（15）か
    らの間隔（ｄ）のところに設けられている半導体基板を
    有するサイリスタの製造方法において、 ｎ形エミッタ（１）と、ｐ形ベース（２）と、ｎ形ベー
    ス（３）と、ｐ形エミッタ（４）とを含んでいる半導体
    基板に、ｎベース（３）の帯域（14）およびｎベース
    （３）の別の帯域（18）を生成するためにカソード側に
    おいて荷電粒子を照射し、かつカソード主表面（15）の
    中央領域を被覆する第１の遮蔽体（24）を設け、かつ前
    記荷電粒子に、別の帯域（18）の、前記カソード主表面
    （15）からの間隔（ｄ′）を決める運動エネルギーを加
    える加速電圧を作用させ、かつ前記第１の遮蔽体（24）
    は、該第１の遮蔽体（24）を貫通する荷電粒子が、前記
    ｎ形ベース（３）の帯域（14）の、前記カソード主表面
    （15）からの間隔（ｄ）を決める運動残留エネルギーを
    有する程度の運動エネルギー部分を吸収しかつ前記中央
    領域における前記帯域（14）の間隔（ｄ）によってブレ
    ークオーバ電圧を調整する ことを特徴とするサイリスタの製造方法。
  4. 【請求項４】アノード主表面（23）を点弧接点（７）ま
    たは光に感応するサイリスタ帯域に対して設けられてい
    る中央領域の外側を完全に被覆する第２の遮蔽体（27）
    を設け、かつ前記荷電粒子に、ｎ形ベース（３）の帯域
    （14）の、カソード主表面（15）からの間隔を決める運
    動エネルギーを加える加速電圧を作用させ、かつ前記第
    ２の遮蔽体（27）は、該第２の遮蔽体（27）を貫通する
    荷電粒子が、前記別の帯域（18）の、カソード主表面
    （15）からの間隔（ｄ′）を決める運動残留エネルギー
    を有する程度の運動エネルギー部分を吸収する請求項３
    記載のサイリスタの製造方法。
  5. 【請求項５】第１または第２の遮蔽体（24,27）は、半
    導体基板と同じ半導体材料から成り、かつ前記遮蔽体の
    それぞれは、ｎ形ベースの帯域（14）と別の帯域（18）
    との相互間隔に相応する厚さを有する請求項３または４
    記載の方法。
  6. 【請求項６】荷電粒子はプロトンまたはヘリウム核から
    成る 請求項１から５までのいずれか１項記載のサイリスタの
    製造方法。
JP50546892A 1991-03-27 1992-03-05 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 Expired - Lifetime JP3210013B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4110099.9 1991-03-27
DE4110099 1991-03-27
PCT/DE1992/000191 WO1992017907A1 (de) 1991-03-27 1992-03-05 Thyristor mit einstellbarer kippspannung und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
JPH06506320A JPH06506320A (ja) 1994-07-14
JP3210013B2 true JP3210013B2 (ja) 2001-09-17

Family

ID=6428351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50546892A Expired - Lifetime JP3210013B2 (ja) 1991-03-27 1992-03-05 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法

Country Status (5)

Country Link
US (1) US5420045A (ja)
EP (1) EP0577623B1 (ja)
JP (1) JP3210013B2 (ja)
DE (1) DE59209348D1 (ja)
WO (1) WO1992017907A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2743938B1 (fr) * 1996-01-19 1998-04-10 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
JP3394383B2 (ja) * 1996-03-18 2003-04-07 三菱電機株式会社 サイリスタの製造方法およびサイリスタ
WO1998015010A1 (de) * 1996-09-30 1998-04-09 Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg Thyristor mit durchbruchbereich
DE19711438A1 (de) * 1997-03-19 1998-09-24 Asea Brown Boveri Thyristor
DE50015361D1 (de) 1999-02-22 2008-10-30 Infineon Technologies Ag Verfahren zum einstellen der durchbruchspannung eines thyristors
JP2003501825A (ja) * 1999-06-08 2003-01-14 シーメンス アクチエンゲゼルシヤフト リカバリタイム保護機能が集積されたサイリスタ及びその製造方法
DE19947028A1 (de) * 1999-09-30 2001-04-12 Siemens Ag Thyristor mit Spannungsstoßbelastbarkeit in der Freiwerdezeit
RU2474926C1 (ru) * 2011-09-21 2013-02-10 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ регулирования напряжения переключения силового полупроводникового прибора

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2144581B1 (ja) * 1971-07-06 1976-03-19 Silec Semi Conducteurs
US4278475A (en) * 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
DE2951916A1 (de) * 1979-12-21 1981-07-02 Siemens AG, 1000 Berlin und 8000 München Lichtsteuerbarer thyristor
JPS57109372A (en) * 1980-12-25 1982-07-07 Mitsubishi Electric Corp Semiconductor device
JPS59217366A (ja) * 1983-05-26 1984-12-07 Toshiba Corp 半導体装置
JPS61202465A (ja) * 1985-03-06 1986-09-08 Toshiba Corp 過電圧保護機能付サイリスタ
US5049965A (en) * 1987-11-20 1991-09-17 Siemens Aktiengesellschaft Thyristor having adjustable breakover voltage and method of manufacture
EP0343369A1 (de) * 1988-05-19 1989-11-29 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Thyristors
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
JPH0680820B2 (ja) * 1989-10-16 1994-10-12 株式会社東芝 過電圧保護機能付半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE59209348D1 (de) 1998-07-02
JPH06506320A (ja) 1994-07-14
EP0577623A1 (de) 1994-01-12
EP0577623B1 (de) 1998-05-27
US5420045A (en) 1995-05-30
WO1992017907A1 (de) 1992-10-15

Similar Documents

Publication Publication Date Title
US4165517A (en) Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
US6043516A (en) Semiconductor component with scattering centers within a lateral resistor region
US4281336A (en) Thyristor element with short turn-off time and method for producing such element
JPH0220024A (ja) サイリスタの製造方法
JP3210013B2 (ja) 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法
US6373079B1 (en) Thyristor with breakdown region
US5049965A (en) Thyristor having adjustable breakover voltage and method of manufacture
US4318750A (en) Method for radiation hardening semiconductor devices and integrated circuits to latch-up effects
JP3898893B2 (ja) サイリスタのブレークオーバ電圧の設定方法
US4177477A (en) Semiconductor switching device
US3877997A (en) Selective irradiation for fast switching thyristor with low forward voltage drop
US3990091A (en) Low forward voltage drop thyristor
JP3952452B2 (ja) 半導体装置の製造方法
CA1063250A (en) Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same
US5204273A (en) Method for the manufacturing of a thyristor with defined lateral resistor
US4086610A (en) High reliability epi-base radiation hardened power transistor
US6066864A (en) Thyristor with integrated dU/dt protection
US4516315A (en) Method of making a self-protected thyristor
JP2003501825A (ja) リカバリタイム保護機能が集積されたサイリスタ及びその製造方法
US4043837A (en) Low forward voltage drop thyristor
JPH01149481A (ja) ４層構成の電力半導体デバイス
US5284780A (en) Method for increasing the electric strength of a multi-layer semiconductor component
EP0032386A2 (en) A method for tailoring forward voltage drop (VTM) switching time (tq) and reverse-recovery charge (Qrr) in a power thyristor using nuclear particle and electron irradiation
JPH01162368A (ja) 半導体装置
JPH04111358A (ja) 過電圧自己保護型サイリスタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11