JP3180863B2 - 加圧接触形半導体装置およびその組立方法 - Google Patents

加圧接触形半導体装置およびその組立方法

Info

Publication number
JP3180863B2
JP3180863B2 JP2862394A JP2862394A JP3180863B2 JP 3180863 B2 JP3180863 B2 JP 3180863B2 JP 2862394 A JP2862394 A JP 2862394A JP 2862394 A JP2862394 A JP 2862394A JP 3180863 B2 JP3180863 B2 JP 3180863B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
package
igbt
electrode
pressure contact
side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2862394A
Other languages
English (en)
Other versions
JPH0794673A (ja )
Inventor
良和 高橋
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/2076Diameter ranges equal to or larger than 100 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、絶縁ゲート型バイポー
ラトランジスタ(IGBT)モジュールなどを対象に、
基板の一主面に第一の主電極(エミッタ)と制御電極
(ゲート)、別な主面に第二の主電極(コレクタ)を有
する半導体チップの複数個を同一のパッケージ内に組み
込んだ加圧接触形半導体装置、およびその組立方法に関
する。

【0002】

【従来の技術】頭記のIGBTは、パワースイッチング
デバイスとしてモータPWM制御インバータの応用など
に幅広く使われている。また、このIGBTは半導体チ
ップの大形化と相まってますます大容量化が進められる
傾向にあり、最近では容量の増大化を図るために複数の
IGBTを同一パッケージ内に組み込んだモジュール構
造が多く採用されるようになっている。

【0003】ところで、IGBTのようなMOS制御デ
バイスでは、半導体チップの一主面上に主電極としての
エミッタ電極,および制御電極としてのゲート電極とが
並んで形成されている。このためにIGBTのチップを
パッケージングして組立てる場合に、第二主面側のコレ
クタは放熱体兼用の金属ベース上に直接マウントするこ
とができるが、第一主面側のエミッタ電極とゲート電極
は別々に外部導出端子を介して引き出す必要がある。そ
こで、従来のパッケージ組立構造では、前記の金属ベー
スとともにパッケージのケース上面側にエミッタ,ゲー
ト用の外部導出端子を装備し、エミッタ電極と外部導出
端子,およびゲート電極と外部導出端子との間に線径3
00μm程度のアルミ導線をワイヤボンディングして引
き出すようにしている。

【0004】

【発明が解決しようとする課題】ところで、前記した従
来の組立構造ではコレクタ側からは十分な熱放散ができ
るが、エミッタ側からの熱放散は殆ど行われないために
電流容量が大幅に制限される。また、大電流容量のもの
ではエミッタ電極に接続したボンディングワイヤの本数
も多くなり、特に複数個のIGBTを同一パッケージに
組み込んでモジュール化した構成ではワイヤ本数が数百
本にも及ぶため、内部配線インダクタンスが増大し、こ
れが基でIGBTのスイッチング動作時に大きなサージ
が発生するといった問題も派生する。

【0005】一方、前記の組立構造による放熱性,配線
インダクタンスの問題解消を狙いに、在来の加圧接触形
半導体装置と同様に、IGBTを平形パッケージ内に組
み込み、その主面に形成されたコレクタ電極,エミッタ
電極をそれぞれパッケージ側に設けた上下の電極板に面
接触させて引き出すようにすることが考えられる。しか
しながら、IGBTはゲート電極を覆う絶縁層の上にエ
ミッタ電極が延長して作られているために、チップの全
面域でエミッタ電極にパッケージ側の電極板を圧接させ
ると、この加圧力がゲート電極にも加わってゲート電極
構造を破壊するおそれがあり、このままでは加圧接触形
として実用に供し得ない。

【0006】また、IGBTモジュールとして、同一パ
ッケージ内にIGBTとこれに付属するフライホイール
ダイオードを一緒に組み込んだ複合デバイスに加圧接触
式の平形パッケージを採用した場合には、次記のような
問題が新たに派生する。すなわち、電気的特性面から要
求されるIGBTとフライホイールダイオードとは、一
般的にチップの高さ寸法(ウェハの厚さ)が異なるた
め、このような高さ寸法が異なる異種の半導体チップを
並置して同一の平形パッケージに組み込んだ場合にはチ
ップの上面高さが揃わず、このままでは平形パッケージ
の電極板(各半導体チップと共通に面接触する平坦な電
極板)と各半導体チップの電極面との間に段差が生じて
均一に加圧接触させることが極めて困難となる。なお、
この場合には半導体チップ相互間で高さ方向の段差を±
50μm以内に抑えないと、半導体装置としての放熱
性,電気特性に大きな悪影響を及ぼすことが実験などか
ら判っている。

【0007】すなわち、従来のIGBTは、スイッチン
グ特性面から一般にp+ 形のシリコン基板の上にn+
- 層を順次エピタキシーにて成長させたウェハ(エピ
ウェハと呼称する)を使用しているのに対し、フライホ
イールダイオードはコスト面からFZもしくはMCZ法
で作られたn- 層のシリコン基板にn+ 形をエピタキシ
ーにて成長させたウェハを採用している。なお、これら
のエピウェハ,FZもしくはMCZウェハは、動作特性
面からn- 層に最適な厚さを規定している。

【0008】そして、IGBTに採用したエピウェハで
は、p+ 形のシリコン基板はその抵抗値を飽和電圧に関
係しない位に小さくするために高濃度基板を使用し、か
つその厚さは必要な強度を確保するように選定してい
る。これに対して、FZもしくはMCZウェハを採用し
たダイオードでは、n- 層のシリコン基板の上に作られ
たn+ のエピタキシャル層は薄く、全体での基板の厚さ
はn- 層の厚さで略一義的に決まる。このために、一般
的にはIGBTのチップ高さ寸法がフライホイールダイ
オードに比べて大となり、両者を平坦な電極板の上に並
べて組立てた場合には、チップの高さが揃わなくなり、
その上面側ではチップ相互間に段差が生じてしまう。

【0009】本発明は上記の点にかんがみなされたもの
であり、先記のように複数個のIGBTを平形パッケー
ジ容器に組み込んでモジュール化した加圧接触形半導体
装置を対象に、第1の目的は、放熱性の向上,並びに内
部配線インダクタンスが低減できるようにした加圧接触
形半導体装置、特にそのパッケージ組立構造を提供する
ことにあり、また第2の目的は、IGBTとフライホイ
ールダイオードを同一の平形パッケージに組み込んだ複
合デバイスを対象に、動作特性を損なうことなく各半導
体チップの高さ,平行度を揃えてパッケージの共通電極
板との間で均一な加圧接触が達成できるようにした加圧
接触形半導体装置,並びにその組立方法を提供すること
にある。

【0010】

【課題を解決するための手段】この発明は前記の目的を
達成するために、第一主面に第一の主電極と制御電極、
第二主面に第二の主電極を有する半導体チップの複数個
並置して、両面に露出する一対の共通電極板の間に絶
縁外筒をシール接合してなる平形パッケージの中に組み
込み、かつ各半導体チップの第一主電極と加圧接触によ
り一共通電極板が電気的に接続される加圧接触形半導体
装置において、各半導体チップの制御電極を、半導体チ
ップの周囲を取り巻いて平形パッケージの絶縁外筒の内
周面に形成した制御電極配線網にワイヤ接続し、かつ該
内部配線網に一端を接続した外部導出端子を絶縁外筒を
貫通してパッケージ外に引き出したことである。また、
第一主面に第一主電極と制御電極を、第二主面に第二主
電極をそれぞれ有する半導体チップの複数個を並置し
て、両面に露出する一対の共通電極板の間に絶縁外筒を
介装してなる平形パッケージに組み込んだ加圧接触形半
導体装置であって、各半導体チップの第一主電極とこれ
に対向するパッケージ側の共通電極板との間にそれぞれ
加圧,放熱体を兼ねたコンタクト端子体を介装するとと
もに、各半導体チップの第二主面と対向するパッケージ
の共通電極板上に電極用基板を設けるとともに、該電極
用基板上におけるチップマウント領域の周囲にスリット
を形成し、各半導体チップの第二主面とこれに対向する
電極用基板との間に熱可塑性を有する導電シートを介装
して両者間を接合し、スリットにコンタクト端子体を定
位置に保持するための位置決めガイドを嵌め込んで固定
しかつスリットの一部に、導電シートの逃げ代を形成し
たことである。さらに、第一主面に第一主電極と制御電
極を、第二主面に第二主電極をそれぞれ有する半導体チ
ップおよびフライホイールダイオードを複数個並置し
て、両面に露出する一対の共通電極板の間に絶縁外筒を
介装してなる平形パッケージに組み込み、かつ各半導体
チップの第一主電極と加圧接触により一共通電極板と電
気的に接続される加圧接触形半導体装置の組立方法にお
いて、各半導体チップの第二主面と対向するパッケージ
の共通電極板上に電極用基板を設け、熱可塑性の導電シ
ート,半導体チップまたはフライホイールダイオード,
加圧および放熱体を兼ねたコンタクト端子体からなる積
層体を電極用基板上に配置し、導電シートを 加熱しなが
ら各半導体チップおよびフライホイールダイオードを一
括してその第一主面側からのプレス操作し、その加圧力
で導電シートを塑性変形させて各チップの上面高さ,お
よび平行度を揃えることである。

【0011】

【0012】

【0013】

【0014】

【0015】

【0016】

【作用】上記構成のように、平形パッケージ内に組み込
まれた複数個の各半導体チップごとに、その第一主面側
とこれに対向するパッケージの共通電極板との間に、制
御電極との干渉を避けるようにして主電極に面接触する
コンタクト端子体を介装して加圧接触させ、制御電極
半導体チップ群の周囲を取り巻いてパッケージの内周側
に形成した配線網にワイヤ接続されており、これにより
主電極に加圧接触するコンタクト端子体との干渉なしに
制御電極を側方から引き出せる。

【0017】

【0018】また、同一パッケージ内に複数のIGB
T、あるいはIGBTとフライホイールダイオードを並
置して組み込む際に、各半導体チップの第二主面とこれ
に対向するパッケージ側の電極板との間にはんだシート
などの熱可塑性導電シートを介装し、この仮組立状態で
加熱,およびチップの第一主面側から各チップを一括し
てプレス操作を加えことにより、IGBTとフライホイ
ールダイオードのチップ高さ寸法差,および各チップ相
互間の高さ寸法のばらつき分を吸収して各半導体チップ
の上面が平行,かつ同じ高さに揃うように導電シートが
塑性変形するので、これにより平形パッケージの共通電
極板とパッケージ内に組み込まれた各半導体チップとの
間で均一な加圧接触状態が確保できる。

【0019】さらに、この場合に、半導体チップ,コン
タクト端子体,および導電シートを所定の組立位置に保
持するための絶縁物で作られた位置決め用組立ガイドを
パッケージ内に組み込み、かつこの組立ガイドを定位置
に固定するための手段として、半導体チップの第二主面
に対面するパッケージの共通電極板上に設けた導電基板
にスリットを形成し、加えてこのスリットの一部に導電
シート(はんだシート)の塑性変形に伴うはみ出し分を
収容する逃げ代を形成しておくことにより、導電シート
の塑性変形に伴う半導体チップ相互間の干渉を防ぎつ
つ、半導体チップ,コンタクト端子体などの各部品をパ
ッケージ内の定位置に安定よく保持して組み立てること
ができる。

【0020】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1,図2は平形パッケージ内に5個のIGBT
と1個のフライホイールダイオードを並べて組み込んだ
加圧接触形IGBTモジュールの組立構造を示すもので
あり、図において、1はIGBT、2はフライホイール
ダイオード、3はこれらを一括して組み込んだ加圧接触
式の平形パッケージである。

【0021】また、前記IGBT1のシリコン基板は約
20mm角の大きさで、その下面側の主面をコレクタと
し、上面側の主面にはゲート構造を避けて幅2mm,長さ
16mm程度のエミッタ集電電極1aが2条に分けて形成
されており、かつエミッタ集電電極1aの間にゲート電
極1bが形成されている。また、フライホイールダイオ
ード2はシリコン基板の上面側をアノード,下面側をカ
ソードとして、IGBT1に並べて平形パッケージ3に
内蔵されている。

【0022】ここで、IGBT1,およびフライホイー
ルダイオード2のシリコン基板には、図4,図5で示す
ように貼り合わせウェハを採用して両者のトータル的な
厚さ寸法を揃えるように作られている。すなわち、図4
(a),(b)において、IGBT1のシリコン基板は、
+ 形ウェハ(シリコン高濃度基板)1cをベースと
し、この上にエピタキシャル成長によりn+ 層1dを形
成したn- ウェハ1eを貼り合わせた構造とし、その全
体の厚さはtである。一方、フライホイールダイオード
2は、図5(a),(b)で示すように、n+ ウェハ(シ
リコン高濃度基板)2aをベースとし、この上にエピタ
キシャル成長によりn+ 層2bを形成したn- ウェハ2
cを貼り合わせた構造とし、その全体の厚さが図4に示
したIGBT1のシリコン基板と同じ厚さtとなるよう
に、ウェハ2aの厚さを調整して作られている。

【0023】一方、前記の平形パッケージ3は、IGB
T1のエミッタ,コレクタに対応すして上下面に露出す
る一対の共通電極板3a,3bと、共通電極板3aと3
bとの間に介装してシール結合したセラミック製の絶縁
外筒3cとからなり、これら部品でハーメチック構造の
パッケージを構成している。そして、前記のIGBT
1,フライホイールダイオード2を図2のように配列し
てパッケージ下面側の共通電極板3bの上に搭載した上
で、さらに個々にIGBT1のエミッタ集電電極1a,
およびフライホイールダイオード2の上面側の主電極と
パッケージ上面側の共通電極板3aとの間には図3で示
すように放熱,加圧体を兼ねたコンタクト端子体4が個
別に介装されている。

【0024】このコンタクト端子体4は、伝熱,導電性
のよいモリブデンなどで作られた方形状の板であり、上
面を平坦面に仕上げ、IGBT1対向する面にはエミッ
タ集電電極1aと面接触し合う2条の凸部4aを有し、
さらに周縁部には後記するようにゲート電極1bから引
出したワイヤとの接触を避けるための凹状切欠部4bが
形成してあり、その外形寸法はIGBT1,フライホイ
ールダイオード2のチップサイズに対応しており、かつ
厚さ寸法は一定である。そして、このコンタクト端子体
4は、図1で示すように耐熱性の樹脂板,あるいはゴム
板で作られた位置決め板5を介してパッケージ内の定位
置に位置決め保持されている。なお、この位置決め板5
は、その外周縁が平形パッケージ3の絶縁外筒3cの内
壁面と接するように嵌まり込んでおり、かつその板面上
には図2に示したIGBT1,フライホイールダイオー
ド2の配列に対応して前記コンタクト端子体4が嵌合す
る窓が開口している。なお、前記窓の周縁には図3に示
した切欠部4bと係合し合う舌辺を形成しておくのがよ
い。

【0025】さらに、平形パッケージ3の絶縁外筒3c
にはその内壁面の全周に沿って段付き部が形成されてお
り、この段付き部を配線台としてその面上にゲート配線
網6(図中に斜線を付して表す)が蒸着されており、こ
のゲート配線網6と各IGBT1のゲート電極1bとの
間が個々にゲートワイヤリード7を介してボンディング
接続されている。なお、ゲートワイヤリード7は、図3
に示したコンタクト端子体4の切欠部4bを通して引き
出すようにしているので端子体4と接触し合うおそれが
ない。そして、ゲート配線網6にはゲート用の外部導出
端子6aを接続し、絶縁外筒3cを貫通してパッケージ
3の外に引き出すようにしている

【0026】かかる組立構造においては、平形パッケー
ジ3に組み込まれたIGBT1とフライホイールダイオ
ード2は同じ高さに揃って並んでおり、これにより、コ
ンタクト端子体4を介してIGBT1,フライホイール
ダイオード2が平形パッケージ3の共通電極板3aとの
間で均一に加圧接触される。そして、通電に伴ってIG
BT1のシリコン基板に発生する熱は、コレクタ側より
パッケージ3の共通電極板3aを通じて外部に放熱され
るほか、エミッタ側からもコンタクト端子体4を伝熱し
て上面側の共通電極板3aから放熱されるようになる。
これにより、従来のボンディングワイヤ方式のパッケー
ジ構造と比べて放熱効率が格段に高まるほか、電流容量
を約2倍に高めることが可能となる。また、エミッタの
引出しにボンディングワイヤを採用してないので、内部
配線インダクタンスも小さくなり、スイッチング動作に
伴って発生するサージを低く抑えることができる。

【0027】次に、前記と異なる本発明の実施例を図
6,図7に示す。この実施例においては、平形パッケー
ジ3の下面側の共通電極板3bの上にコレクタ電極用基
板8を設け、かつこの上に熱可塑性導電シートとしての
はんだシート9を介してIGBT1,フライホイールダ
イオード2を接合するようにしている。なお、コレクタ
電極用基板の周縁部にはゲート電極に対する配線台を設
けてここに図1と同様なゲート配線網6を形成し、ここ
からパッケージ3の絶縁外筒3cを貫通して外部導出端
子6aを引き出している。

【0028】また、パッケージ3の内部には位置決め用
の組立ガイド10を組み込み、この組立ガイド10で各
半導体チップ,コンタクト端子体4,およびはんだシー
ト9などの各部品を定位置に保持するようにしている。
この組立ガイド10は、IGBT1,フライホイールダ
イオード2と個々に対応してチップ周域を取り囲む絶縁
物製の枠体であり、その下端を前記コレクタ電極用基板
8の上面に刻印形成した周溝としてなるスリット8aに
嵌め込んで所定位置に起立状態に固定支持される。ま
た、該スリット8aにはその内周側に沿ってはんだ逃げ
代8bとなる一段浅い溝部が形成されている。

【0029】次に、前記構成の組立方法を図7により説
明する。まず、コレクタ電極用基板8に対する各半導体
チップ搭載部にそれぞれ組立ガイド10をスリット8a
に嵌め込んで起立状態に固定する。続いて、各組立ガイ
ド10の中にはんだシート9,IGBT1,フライホイ
ールダイオード2のチップ,およびコンタクト端子体4
を順に積み重ねて挿入した後、各コンタクト端子体4に
またがってその上に平坦なプレス板11を当がい、かつ
外部からの加熱によりはんだシートを軟化温度まで高め
た状態で、プレス板11に適宜な加圧力Fを加えて前記
組立体をプレス操作する。

【0030】これにより、はんだシート9が塑性変形し
てIGBT1とフライホイールダイオード2とのチップ
厚さ寸法の差,および各半導体チップ相互間での厚さ寸
法のばらつきを吸収し、IGBT1,フライホイールダ
イオード2の上面高さ,およびこの上に重ねたコンタク
ト端子体の上面が平行,かつ同一高さに揃うようになる
同時に、コレクタ電極用基板8と各チップの間がはんだ
接合される。なお、この場合にプレス操作により押し潰
されてチップ面域からはみ出したはんだシート9(IG
BT1とフライホイールダイオード2のチップ厚さ寸法
が異なるため、チップ厚さが大きなIGBT側でははん
だシートのはみ出し量が多くなる)の余剰分は先記した
はんだ逃げ代8bに入り込むのでなんらの支障はない。

【0031】その後に、前記組立体に平形パッケージ3
の絶縁外筒3cを組合わせてIGBT1に対するゲート
電極引出し部を構築し、さらにコンタクト端子体4の上
に共通電極板3aを載せて絶縁外筒3との間をシール接
合し、ハーメチックシール構造の平形パッケージを構成
する。なお、前記の組立方法を採用して実際に組立てた
平形パッケージ式のIGBT複合モジュールの製品につ
いて検査したところ、各チップ相互間での高さ方向のば
らつきがいずれも±50μm以内の許容範囲に収まって
いることが確認されている。

【0032】また、はんだシートを利用した図7の組立
方法は、図1ないし図5で述べた先の実施例にも採用す
ることができる。また、図示の各実施例は、いずれもI
GBTモジュールを対象としたが、IGBT以外のMO
Sトランジスタ,MOS制御サイリスタなどの制御電極
付き半導体素子を組合わせて平形パッケージに組み込ん
だ加圧接触形の半導体モジュールに対しても同様に実施
できることは勿論である。

【0033】

【発明の効果】以上述べたように、本発明によれば次記
の効果を奏する。 (1)制御電極は半導体チップ群の周囲を取り巻いてパ
ッケージの内周側に形成した配線網にワイヤ接続されて
おり、これにより主電極に加圧接触するコンタクト端子
体との干渉なしに制御電極を側方から引き出せる。

【0034】(2)また、平形パッケージ内にIGB
,フライホイールダイオードを配列して組み込んだ状
態で、各チップの第一主面をトータル的に平行,かつ同
じ高さに揃えることができる。これにより、コンタクト
端子体を介してIGBT,フライホイールダイオードと
パッケージの共通電極板との間を均一に加圧接触するこ
とができて信頼性のより一層の向上化が図れる。

【図面の簡単な説明】

【図1】本発明の実施例による加圧接触形半導体装置の
組立構造を示す断面図

【図2】図1における平形パッケージ内部の部品配置を
表す平面図

【図3】図1におけるコンタクト端子体の構造図であっ
て、(a)は底面図、(b)は側面図

【図4】図1におけるIGBTに採用した貼り合わせウ
ェハを示し、(a)は貼り合わせ前の状態図、(b)は
貼り合わせ後の状態図

【図5】図1におけるフライホイールダイオードに採用
した貼り合わせウェハを示し、(a)は貼り合わせ前の
状態図、(b)は貼り合わせ後の状態図

【図6】本発明の異なる実施例による加圧接触形半導体
装置の組立構造を示す断面図

【図7】図6の構成になる半導体装置の組立方法の説明

【符号の説明】

1 IGBT 1a エミッタ集電電極 1b ゲート電極 2 フライホイールダイオード 3 平形パッケージ 3a 上面側の共通電極板 3b 下面側の共通電極板 3c 絶縁外筒 4 コンタクト端子体 4a 凸部 4b 切欠部 5 位置決め板 6 ゲート配線網 6a 外部導出端子 7 ゲートワイヤリード 8 コレクタ電極用基板 8a スリット 8b はんだ逃げ代 9 はんだシート(熱可塑性の導電シート) 10 組立ガイド

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−98952(JP,A) 特開 昭59−65460(JP,A) 特開 昭52−129378(JP,A) 実開 昭50−74869(JP,U) 実開 昭60−174254(JP,U) 実開 昭47−24058(JP,U) 実公 昭49−37147(JP,Y1) (58)調査した分野(Int.Cl.7,DB名) H01L 25/04 - 25/07 H01L 25/18

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】第一主面に第一の主電極と制御電極、第二
    主面に第二の主電極を有する半導体チップの複数個を
    置して、両面に露出する一対の共通電極板の間に絶縁外
    筒をシール接合してなる平形パッケージの中に組み込
    み、かつ各半導体チップの第一主電極と加圧接触により
    一共通電極板が電気的に接続される加圧接触形半導体装
    置において、各半導体チップの制御電極を、半導体チッ
    プの周囲を取り巻いて平形パッケージの絶縁外筒の内周
    面に形成した制御電極配線網にワイヤ接続し、かつ該内
    部配線網に一端を接続した外部導出端子を絶縁外筒を貫
    通してパッケージ外に引き出したことを特徴とする加圧
    接触形半導体装置。
  2. 【請求項2】請求項1記載の加圧接触形半導体装置にお
    いて、平形パッケージ内に、各半導体チップの第一主電
    極と当接し合うコンタクト端子体を有し、該コンタクト
    端子体を定位置に保持するための位置決め部材を組み込
    んだことを特徴とする加圧接触形半導体装置。
  3. 【請求項3】請求項1記載の加圧接触形半導体装置にお
    いて、平形パッケージ内に、各半導体チップの第一主電
    極と当接し合うコンタクト端子体を有し、コンタクト端
    子体の周縁部に半導体チップの制御電極から引出した接
    続ワイヤとの接触を避ける切欠凹所を形成したことを特
    徴とする加圧接触形半導体装置。
  4. 【請求項4】第一主面に第一主電極と制御電極を、第二
    主面に第二主電極をそれぞれ有する半導体チップの複数
    個を並置して、両面に露出する一対の共通電極板の間に
    絶縁外筒を介装してなる平形パッケージに組み込んだ加
    圧接触形半導体装置であって、各半導体チップの第一主
    電極とこれに対向するパッケージ側の共通電極板との間
    にそれぞれ加圧,放熱体を兼ねたコンタクト端子体を介
    装するとともに、各半導体チップの第二主面と対向する
    パッケージの共通電極板上に電極用基板を設けるととも
    に、該電極用基板上におけるチップマウント領域の周囲
    にスリットを形成し、各半導体チップの第二主面とこれ
    に対向する電極用基板との間に熱可塑性を有する導電シ
    ートを介装して両者間を接合し、スリットにコンタクト
    端子体を定位置に保持するための位置決めガイドを嵌め
    込んで固定しかつスリットの一部に、導電シートの逃げ
    代を形成したことを特徴とする加圧接触形半導体装置。
  5. 【請求項5】請求項4に記載の加圧接触形半導体装置に
    おいて、前記半導体チップが絶縁ゲート型バイポーラト
    ランジスタであり、同一の平形パッケージ内には絶縁ゲ
    ート型バイポーラトランジスタと並置してフライホイー
    ルダイオードを組み込んだことを特徴とする加圧接触形
    半導体装置。
  6. 【請求項6】第一主面に第一主電極と制御電極を、第二
    主面に第二主電極をそれぞれ有する半導体チップおよび
    フライホイールダイオードを複数個並置して、両面に露
    出する一対の共通電極板の間に絶縁外筒を介装してなる
    平形パッケージに組み込み、かつ各半導体チップの第一
    主電極と加圧接触により一共通電極板と電気的に接続さ
    れる加圧接触形半導体装置の組立方法において、各半導
    体チップの第二主面と対向するパッケージの共通電極板
    上に電極用基板を設け、熱可塑性の導電シート,半導体
    チップまたはフライホイールダイオード,加圧および放
    熱体を兼ねたコンタクト端子体からなる積層体を電極用
    基板上に配置し、導電シートを加熱しながら各半導体チ
    ップおよびフライホイールダイオードを一括してその第
    一主面側からのプレス操作し、その加圧力で導電シート
    を塑性変形させて各チップの上面高さ,および平行度を
    揃えることを特徴とする加圧接触形半導体装置の組立方
    法。
JP2862394A 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法 Expired - Fee Related JP3180863B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5-184271 1993-07-27
JP18427193 1993-07-27
JP2862394A JP3180863B2 (ja) 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2862394A JP3180863B2 (ja) 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法
DE1994621831 DE69421831D1 (de) 1993-07-27 1994-07-25 Halbleiterbauelement mit Druckkontakt und dessen Montage
DE1994613160 DE69413160D1 (de) 1993-07-27 1994-07-25 Halbleiterbauelement mit Druckkontakt
EP19970104435 EP0784342B1 (en) 1993-07-27 1994-07-25 Pressure contact type semiconductor device and assembly method therefor
EP19940305463 EP0637080B1 (en) 1993-07-27 1994-07-25 Pressure contact type semiconductor device
DE1994621831 DE69421831T2 (de) 1993-07-27 1994-07-25 Halbleiterbauelement mit Druckkontakt und dessen Montage
DE1994613160 DE69413160T2 (de) 1993-07-27 1994-07-25 Halbleiterbauelement mit Druckkontakt
US08280618 US5539220A (en) 1993-07-27 1994-07-26 Pressure contact semiconductor device in a flat package
US08428914 US5635427A (en) 1993-07-27 1995-04-25 Method for assembling a pressure contact semiconductor device in a flat package

Publications (2)

Publication Number Publication Date
JPH0794673A true JPH0794673A (ja) 1995-04-07
JP3180863B2 true JP3180863B2 (ja) 2001-06-25

Family

ID=26366761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2862394A Expired - Fee Related JP3180863B2 (ja) 1993-07-27 1994-02-28 加圧接触形半導体装置およびその組立方法

Country Status (4)

Country Link
US (2) US5539220A (ja)
EP (2) EP0637080B1 (ja)
JP (1) JP3180863B2 (ja)
DE (4) DE69413160D1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
FR2736206B1 (fr) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
US5661315A (en) * 1995-12-28 1997-08-26 Asea Brown Boveri Ag Controllable power semiconductor component
US5998227A (en) * 1996-02-01 1999-12-07 International Rectifier Corporation IGBT and free-wheeling diode combination
DE19644009A1 (de) * 1996-10-31 1998-05-07 Siemens Ag Großflächiges Hochstrommodul eines feldgesteuerten, abschaltbaren Leistungs-Halbleiterschalters
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
DE19732738A1 (de) * 1997-07-30 1999-02-04 Asea Brown Boveri Leistungshalbleiterbauelemente mit druckausgleichender Kontaktplatte
JP3344552B2 (ja) 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
FR2785447B1 (fr) * 1998-10-30 2000-12-15 Alstom Technology Procede de raccordement electrique de puces de transistor igbt montees sur une plaquette de circuits integres
GB0015484D0 (en) * 2000-06-23 2000-08-16 Westcode Semiconductors Limite Housing semiconductor chips
EP1168446A3 (en) 2000-06-23 2008-01-23 Westcode Semiconductors Limited Housing semiconductor chips
DE10102750B4 (de) * 2001-01-22 2006-04-20 Siemens Ag Schaltungsanordnung
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
JP2003258179A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6678163B1 (en) 2002-12-19 2004-01-13 Westcode Semiconductors Limited Housing for semiconductor chips
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
DE102004018476B4 (de) 2004-04-16 2009-06-18 Infineon Technologies Ag Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
DE112004003047A5 (de) * 2004-12-17 2007-12-27 Siemens Ag Halbleiterschaltmodul
JP4498170B2 (ja) 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
JP4478049B2 (ja) * 2005-03-15 2010-06-09 アルストム・トランスポール・ソシエテ・アノニム 半導体装置
DE102005050534B4 (de) * 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102007054709B4 (de) * 2007-11-16 2014-11-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat und mit einer Druckeinrichtung
EP2071621A1 (en) * 2007-12-11 2009-06-17 ABB Research Ltd. Semiconductor switching device with gate connection
EP2088623A1 (en) * 2008-02-07 2009-08-12 ABB Oy A multi-component electrical module
KR101007133B1 (ko) * 2009-06-08 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5709299B2 (ja) 2010-09-29 2015-04-30 ローム株式会社 半導体パワーモジュールおよびその製造方法
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
CN103681547A (zh) * 2012-09-21 2014-03-26 北京新创椿树整流器件有限公司 平板封装压接式引出电极绝缘栅双极型晶体管元件
JP2014135527A (ja) * 2014-04-30 2014-07-24 Rohm Co Ltd 半導体パワーモジュールおよびその製造方法
CN107004674B (zh) * 2014-10-24 2018-09-07 Abb瑞士股份有限公司 半导体模块以及半导体模块的叠层布置
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838997A1 (de) * 1978-09-07 1980-03-20 Bbc Brown Boveri & Cie Verfahren zur herstellung eines dichten gehaeuses fuer einen scheibenfoermigen, mindestens einen pn-uebergang aufweisenden halbleiterkoerper
US4313128A (en) * 1979-05-08 1982-01-26 Westinghouse Electric Corp. Compression bonded electronic device comprising a plurality of discrete semiconductor devices
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置
JPH0628292B2 (ja) * 1988-11-11 1994-04-13 富士電機株式会社 逆阻止形トランジスタモジュール
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
DE69009259T2 (de) * 1989-02-02 1994-10-13 Matsushita Electric Ind Co Ltd Verfahren zum Zusammensetzen von Halbleiteranordnungen.
US4999077A (en) * 1989-08-31 1991-03-12 Xerox Corporation Method of fabricating full width scanning or imaging arrays from subunits
JPH0744264B2 (ja) * 1989-10-31 1995-05-15 株式会社東芝 圧接型半導体装置
US5045142A (en) * 1989-11-22 1991-09-03 Xerox Corporation Stand-off structure for flipped chip butting
JPH0744191B2 (ja) * 1989-12-15 1995-05-15 三菱電機株式会社 半導体装置およびそのための電極ブロック
JP2755761B2 (ja) * 1990-01-26 1998-05-25 株式会社東芝 半導体装置
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
JPH04160708A (en) * 1990-10-22 1992-06-04 Nec Corp Method of connecting electrode terminal
EP0499707B1 (de) * 1991-02-22 1996-04-03 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement
US5149662A (en) * 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
EP0514615B1 (en) * 1991-05-23 1995-05-03 ANSALDO TRASPORTI S.p.A. Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules

Also Published As

Publication number Publication date Type
EP0784342A2 (en) 1997-07-16 application
EP0784342B1 (en) 1999-11-24 grant
JPH0794673A (ja) 1995-04-07 application
DE69413160T2 (de) 1999-02-18 grant
US5635427A (en) 1997-06-03 grant
DE69413160D1 (de) 1998-10-15 grant
US5539220A (en) 1996-07-23 grant
EP0637080A1 (en) 1995-02-01 application
DE69421831D1 (de) 1999-12-30 grant
EP0637080B1 (en) 1998-09-09 grant
DE69421831T2 (de) 2000-03-09 grant
EP0784342A3 (ja) 1997-08-20 application

Similar Documents

Publication Publication Date Title
US7271470B1 (en) Electronic component having at least two semiconductor power devices
US20100127371A1 (en) Power semiconductor module with segmented base plate
US6404065B1 (en) Electrically isolated power semiconductor package
US5394607A (en) Method of providing low cost heat sink
US20070262346A1 (en) Electronic Component and a Method for its Production
US20030075783A1 (en) Semiconductor device
US6181007B1 (en) Semiconductor device
US20020038873A1 (en) Semiconductor device including intermediate wiring element
US5610439A (en) Press-contact type semiconductor devices
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
US20050167821A1 (en) Semiconductor device having radiation structure
JPH09139461A (ja) 半導体パワーモジュール
JP2006134990A (ja) 半導体装置
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
JPH0864634A (ja) 半導体装置およびその製造方法
US3478420A (en) Method of providing contact leads for semiconductors
US5345096A (en) Turn-off high-power semiconductor component with low inductive housing
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US20140299982A1 (en) Semiconductor device and method of manufacturing the same
JP2000124398A (ja) パワー半導体モジュール
JP2003017658A (ja) 電力用半導体装置
DE19625240A1 (de) Halbleitervorrichtung
JPH088395A (ja) パワーデバイスチップの実装構造
JP2004221381A (ja) 半導体装置
US6919625B2 (en) Surface mount multichip devices

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees