JPS6279668A - 平形半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、平板状の半導体ペレットを金属ボストで圧接
して形成した半導体装置に係り、特に、ゲートターンオ
フサイリスタなど、制御電極と一方の主電極間に印加さ
れる制御信号によってオン及びオフでることのできる半
導体装置に好適な電極構成を有する半導体装置に関する
。

〔発明の背景〕

制御信号に応じて負荷電流をオン・オフすることができ
る半導体装置には、上記したゲートターンオフサイリス
タ（以下、ＧＴＯという）のほか、トランジスタや静電
誘導サイリスタなどが知られている。そして、本発明は
これらのいずれにも適用可能であるが、以下ではＧＴＯ
を例にとって説明する。

第２図に、従来の２０００Ａ級の電力用ＧＴＯの構造図
な示す。ｔａ）は、ＧＴＯ基体の平面図であり、［ｂ）
＋ｔ、ＧＴＯ基体を封入した状態でのパッケージの断面
図である。なお、このようなノ（、ツケージの半導体装
ｌｌｌは平形半導体装置と呼ばれている。

図でＧＴＯ基体（ペレット）１は、ｐエミッタ２、ｎペ
ース３、ｐベース４、ｎエミッタ５の４層構造を有する
半導体基体と、半導体基体のｎエミッタ５にオーミック
接続する一方の主電極であるカソード電極６、ｎエミッ
タ５の露出面と同じ側の表面に露出したｐベース４にオ
ーミック接続する制御電極であるゲート電極７、ｐエミ
ッタ２にオーミック接続した他方の主電極であるアノー
ド電極８から成り、全体がアノードポスト９０とカソー
ドポスト１００によって挟持されている。

ｎエミッタ５の配置は一般に、第２図ｆａｌに示すよう
に、多数個の細長い短冊状のｎエミッタがゲート電極に
よって取り囲まれるようになっている。

ｎエミッタ５を含むｐｎｐｎの４層積層領域が動作領域
、動作領域に隣接ｆるｐｎｐの３層積層領域が制御領域
である。

以上のような配置にするのは、大きな負荷電流を効率良
くターンオフ−′ｒろためである。即ち、細長いエミッ
タをゲート電極が取り囲むことで、エミッタ内でゲート
から最も遠い領域とゲートとの距離な近くし、ゲート電
極からのターンオフ信号が動作領域全体に有効に働くよ
うにて石と共に、このようなｎエミッタを多数個配して
全体の動作領域を太きくし、素子の電流容量を大きく−
ｒるためである。

なお、このような電極配置を、ここでは多重リング構造
と呼ぶ。

ＧＴＯ基体１の上には、第２図ｆｂ）に示ｆ、！、うに
、同心円状になった２枚のリング板１０１，１０２から
なるカソード電極板１０がカソード電極６にオーミック
接触するようにのせられ、各ｎエミッタ５からの負荷電
流をカソードポスト１００に集める。

また、ゲート電極７にはグー）　ＩＪソング１がばね１
１１及び絶縁体１１２を介して加圧接触され、このゲー
トリング１１を通して、ＧＴＯ基体１にオン、オフの制
御信号が付与される。なお、このゲートリング１１は、
図示してないテフロンなどの絶縁物のリングにより外周
と内周がカソードポスト１００に接しないようにされ、
これにより絶縁が保たれている。

この場合、ゲート電極７は通常蒸着法等によって形成さ
れ、厚さが５〜１０μｍ程度と薄いので、その半導体の
主表面に沿う方向の抵抗が大きくなる。したがって、ゲ
ートリング１１に、カソード電極６に対して負の電圧を
印加することによりオフ信号を付与したとき、ゲート電
極７？：基体の主表面に沿う方向に流れる電流によって
、ゲート電極７の内部にその方向に電圧降下が生じる。

この電圧降下の結果、ゲート電極７内の電位分布は、ゲ
ートリング１１に近い部分ではカソード電極との電位差
が大きく、遠い領域では電位差が小さくなる。このため
、従来例ではゲート電極の圧接部なこのようにリング状
とし、その両側に短冊状のカソードエミッタを多数配列
させるとともに、ゲートリング１１の材料に導電性の高
い銅を用い、かつ十分な断面積をもたせることＫよって
リング内の電圧降下を極めて小さくしてゲート電極内の
横方向電圧降下によるターンオフ時の不均一動作な防止
し、２０００Ａ級の電流な安全に遮断できろようにして
い７：）。

かかる従来技術は、例えば、特開昭６０−５５６３３号
公報に開示されており、これによれば、上記したように
ＧＴＯのペレット内の動作の一様性な高めて、遮断電流
の大電流化に極めて優れた特性な有している。しかしな
がら、この従来技術をそのま各、ペレット直径の一層大
きな、例えば１００ｍｍ、３０００Ａ級の大電流ＧＴＯ
ＩＣ適用した場合、以下に述べろようなＧＴＯの長期寿
命を損ねる重大な問題が生じる。

それは、ゲートリング１１の付近に発生する局所的な偏
荷重による問題である。すなわち、第２図（ｂ）のパッ
ケージにおいて、このような平形半導体装置は、上下の
高導電性部材（銅など）からなるポスト、９０，１００
の間に約２トンの圧力？印加した状態で使用されるが、
この荷重は内部のＧＴＯペレット１の上側（カソード側
）では多数のカソード電極６に分配して支持される。こ
の場合、すべてのカソード電極６にほぼ均等に荷重が分
配されれば特別の問題がない。ところが、この従来例で
は、ゲートリング１１とカソードポスト１００間にはば
ね１１１が挿入されており、ゲートリツク１１とゲート
電極７との圧接部分では、その他のカソード電極６の圧
接部より著しく低い圧力で圧接されろことになる。

これかもとで、ゲートリング１１の圧接部の周辺のカソ
ード電極６とカソード電極板１０との間には極めて高い
偏荷重が印加されろ。最悪の状態を想定すれば、その部
分の偏荷重は外部からの圧接力が全てのカソード電極に
均等に分配されたとｆる理想的な場合の荷重の５〜６倍
にもなることがある。このような局所的な偏荷重が、Ｇ
ＴＯベレット上のカソード電極７（通常アルミニウム材
料）のクリープ劣化限界な超え、電価のつぶれが進行し
て長期使用時にはその部分で基板単結晶を損傷させるば
かりでなく、実使用時での冷熱サイクルのくり返しによ
り、カソード電極板１０とＧＴＯペレットがこのカソー
ドボス極７で固着し、強いてはその部分でのエミッタ接
合の耐圧劣化、ＧＴＯの電流遮断失敗そして素子破壊と
いう最悪の事態も起こりかねない。そして、この問題は
ＧＴＯベレットが大口径になるほど顕著になる。つまり
、大口径化に伴って、上下のボスト間の圧接圧力が一般
に増加することと、冷熱サイクルによろカソード電極板
１０とＧＴＯ基体１との熱膨張差による両者の変位量が
増大″′ｒろからである。

〔発明の目的〕

本発明は、上記した背景のもとになされたもので、その
目的は、従来技術の問題点に適切に対処して大容量化が
容易に得られろようにした平形半導体装置を提供するに
ある。

〔発明の概要〕

この目的を達成するため、本発明は、半導体基体のゲー
ト電極に対する接続部材としてゲートリングな用いた平
形半導体装置において、このゲートリングをカソード側
のボストに埋め込んで一体化させた点を特徴とする。

〔発明の実施例〕

以下、本発明を具体的な実施例にもとづ（・て詳述する
。第１図は本発明の一実施例の）くツケージ組み退入状
態な示す断面図である。円筒形の絶縁セラミックの外シ
ール２０１の中ＶｃＧＴｏ基体１が納められ、アノード
側のボスト９０とカソード側のボスト１００の間に挿入
されて両ポスト間に印加されろ外部圧力により圧接され
る構成である。

ＧＴＯ基体１の構造は基本的には第２図に示した従来構
造と変わりわなく、各部の同じ番号は同じ部位な示すも
のである。環状のカソード電極板１０１、円板状カソー
ド電極板１０２及びゲート電極板１１０は電気絶縁物１
３０の介在により電気的に絶縁された状態ではＶ１同じ
板厚の中間電極板２０を構成する。そして、カソード電
極板１０１．１０２はＧＴＯ基体１のカソード電極６と
カソードポスト１０００間に挿入されて表裏の面で相互
に加圧圧接され、また、ゲート電極板１１０はＧＴＯ基
体１のゲート電極７とゲートリング１１との間に介在さ
れて表裏の面で相互に加圧圧接される。このとき、ゲー
トリング１１は剛体である絶縁板１４０に介してカソー
ドボス）１００に接しておヴ、この結果、カソードボス
ト１００に印加された外部圧力はそのま一ゲートリング
１１Ｖｃ伝わり、それがゲート電極板１１０とＧＴＯ基
体１上のゲート電極７とを相互に圧接てろようになって
いる。

ＧＴＯ基体１のｎエミッタ５は幅約０．３ｍｍ５長さ約
３ｍｍの短冊状をなして、隣接するｎベース４の表面よ
り約３０μｍだけ突出しており、その表面に厚さ約１０
μｍのＡ！蒸着膜からなるカソード電極６がオーミック
接触されている。このような形状、構造のｎエミッタ５
が円板状のＧＴＯ基体１０表面部分に、第２図［ａ）の
従来例と同様に、２重の放射状に配列され、合計８４０
本以上も形成されている。

、前記のようなｎエミッタ５の周辺Ｙ囲んで、厚さ約１
０μｍのＡｊ蒸着膜からなるゲート電極７が、半導体基
体表面のｎベース４の露出部にオーミック接触されてい
る。ｎベース４の一部は、ｎエミッタ５と同じ高さに突
出されて形成されており、ゲート電極７は、ｎベース４
の突出した部分４００表面部分にも連続しており、この
部分において、ゲート電極板１１０に加圧接触されてい
る。

この突出したｐペース層の部分４０は、放射状に二重配
列されたカソードエミッタ５の中間部分に環状に設けら
れ、その表面の高さは、実質上ｎエミッタ５のそれと同
じに構成されている。それゆえに、ゲート電極板１１０
およびカソード電極板１０１，１０２とＧＴＯ基体１と
が加圧接触されたとき、両者はｎエミッタ５とｐベース
の突出した部分４０とで等しく接触するようになってい
る。

次に、カソード電極板１０１，１０２は、厚さ約１．Ｏ
Ｍのタングステン板よりなり、これらの中間に環状の絶
縁物１３０及びゲート電極板１１０が具備されている。

ゲート電極板１１０と絶縁物１３０は相互に接着されて
おり、ゲート電極板１１０が移動してカソード電極板１
０１，１０２に接触するのを防止している。

この実施例では、絶縁物１３０としてタングステンと膨
張係数の等しいセメント（例えば、商品名「スミセラム
」として知られているもの）を用い、ゲート電極板１１
０とカソード電極板１０１とを一体に固着１−でいる。

ここで、ゲート電極板１１００幅は約１．２ｍｍ＋厚さ
は約１．０闘であり、他方、ゲー）　ＩＪソング１の材
質は銅で、幅約１．０ｍｍ、厚さ約５．０　ｍｍであっ
て、それぞれ環状ななし、環に沿ってのゲート電極板の
電気抵抗は０．０１Ω以下と極めて小さい。

また、このゲートリング１１には、ゲート借号を導入ｆ
る外部ゲート端子との電気的連結なはたす目的でゲート
・リード１１２が低抵抗接触されている。なお、この実
施例では、このゲー）　−ＩＪ−ド１１２のゲートリン
グ１１に対する接続が１個所であるが、必要ならば複数
個所で接続させることもできる。ゲート抵抗な低減する
意味では、むしろ複数個所接続の方が好ましい。

さて、かかる構成において、技術的に必要な要件は、第
一に、カソード電極板１０１．　１０２とゲート電極板
１１０がＧＴＯ基体１に加圧接触されろ場合に、カソー
ド電極部分とゲート電極部分が均等に加圧接触されなけ
ればならないことである。

なぜならば、ゲート電極とカソード電極とのいずれかに
偏って加圧されるような場合があると、接触しない部分
や接触圧の不十分な部分では十分なコンタクトが得られ
ない反面、強く接触された部分では面圧が過剰になり、
電極材料がクリープ現象なおこして劣化し、信頼性を損
ねろ危険があるからである。

このため、本実施例では次のように構成しである。まず
、第１に、ゲートリング１１を絶縁板１４０と共にカソ
ードポスト１００に設けである溝の中に入れ、ポリイミ
ド樹脂やセメントなどの絶縁性の接着剤により固着させ
、これによりゲートリング１１がカソードポスト１００
の中に埋込まれた形で一体化されるようにし、このあと
、中間電極板２０に接触する面を所定の精度で平面に仕
上げである。

次に、第２として、カソード電極板１０１゜１０２とゲ
ート電極板１１０とを一体化してなる中間電極板２０な
、その両面共、所定の精度で平面に仕上げておく。

このようにしておけば、アノードボスト９０とカソード
ポスト１００により挟持して加圧したとき、ＧＴＯ基板
１には均等な荷重が与えられ、カソード、ゲートのいず
れに対しても偏りのない応力が加わり、良好なコンタク
トを得ろことができる。

そして、この結果、局部的な偏荷重によるカソード電極
６のアルミニウム膜につぶれが発生しなくなり、冷熱サ
イクルによる劣化の虞れもなくなるから、長期間にわた
って高信頼性な得ろことができる。

第３図は、更に大容量のＧＴＯサイリスタに本発明を適
用した他の実施例な示す。この実施例では、ｎエミッタ
５の数は約１６００本に及び、その放射状配列は幾重に
もなっており、ゲートリング１１が２重になったゲート
リングＩＩＡとＩＩＢとで構成されているところが前述
の実施例と異なる。また、これに応じて、カソード電極
板１０１は分割されて２重のカソード電極板１０１Ａ。

１０１Ｂに、そしてゲート電極板１１０も２重のゲート
電極板１１０Ａ、ｌｌ０Ｂとなっており、さらに絶縁板
１４０も２重リングの１４ＯＡと１４０Ｂとなっている
ものである。

本実施例では、分割されたすべてのｎエミッタにおいて
、それを囲むゲート電極膜とゲート電極板１１０Ａ、ｌ
ｌ０Ｂとの間の電気抵抗の最大値が、半導体基体の大小
によらず、はぼ一様となる。

従って、素子の最大可制御電流は分割された個々のエミ
ッタの最大可制御電流なエミッタの本数分だけ乗じた値
となる。

例えば直径７０ｍｍの素子では２４００Ａであり、直径
１００ｍｍの素子で、エミッタの数が前者の２倍である
素子では、４８０ＯＡの最大可制御電流が得られる。

以上、本発明を特定の実施例により説明したが、本発明
はこれらに限られるものではない。例えば、ゲート電極
板、カソード電極板の金属材料はＷに限ることはなく、
Ｍｏ板あるいは、Ｃｕ−Ｃ複合材料など、半導体基体と
熱膨張係数が近く、良電導体材料であればどんな材料で
もよい。

また、ゲート電極板１１０とカソード電極板１０１．１
０２の間の絶縁物１３０も、前述したセメント材に限ら
れろことなく、ポリイミドフィルム、あるいはガラス材
などのいずれでも、本発明の効果は得られる。また、こ
の絶縁物１３０はカソード電極板又はゲート電極板と固
着させなくてもよい。

更に、ゲート電極の突出部とｎエミッタは必ずしも同一
平面上になくともよい。この場合、ゲート電極板とカソ
ード電極板の高さな半導体基体とそれぞれ密着されるよ
うに調整する必要があることは当然である。

また、半導体装置も、ＧＴＯに限定されろことはなく、
パワートランジスタや静電誘導（ｉｆ界効果）サイリス
タ、あるいは逆阻止サイリスタなど微細パターンを有て
ろ電力用半導体装置であれば。

いずれでも本発明は適用できる。

〔発明の効果〕

以上説明したように、本発明に工れば、半導体基体に偏
荷重が与えられてしまうすな充分に防止できるから、太
゛社力用に大形化しても信頼度低下の虞れがなく、大容
量の半導体装置を容易に提供することができる。

具体的にいえば、本発明［よろ半導体装置では、半導体
ペレット径が７０−のＧＴＯを２トンの加圧力で使用し
た場合で１０万サイクルのヒートサイクル試験に耐え、
直径１００ＭのＧＴＯでも数万サイクルのヒートサイク
ル試験に耐えろことが判っており、これらＩＣよれば、
それぞれ２４００Ａと４８０ＯＡの最大可制御電流を得
ろことができた。

【図面の簡単な説明】

第１図は本発明の一実施例を示す断面図、第２図は従来
例でｔａｌは半導体基体の平面図、（ｂ）はパッケージ
の断面図、第３図は本発明の他の一実施例でｆａｔは半
導体基体の平面図、（ｂ）はパッケージの断面図である
。 １・・・・・・半導体基体（ペレット）、２・・・・・
・ｎエミッタ、３・・・・・・ｎペース、４・・・・・
・ｎペース、５・・・・・・ｎエミッタ、６・・・・・
・カソード電極、７・・・・・・ゲート電極、８・・・
・・・アノード電極、９０・・・・・・アノードポスト
％　１００・旧・・カソードポスト、１０１，１０２・
・・・・・カソード電極板、１１０・・・・・・ゲート
電極板、１３０・・・・・・絶縁物、１４０・旧・・絶
縁板。 代理人　弁理士　武　顕次部（ほか１名）龜φ ニンｉ′　１　Σ荘；］ ５４３２Ｆ　　　　　　　　１７Ｋ）　　　　２０１ｔ
　２　目 （ａン （ｂ） −夕一

Claims (1)

1. 【特許請求の範囲】 １、多重リング構造の電極配置を有する半導体ペレット
   のゲート電極に対する電気的接続にリング状のゲート接
   続部材を用いた平形半導体装置において、上記リング状
   のゲート接続部材をカソードポストの上記半導体ペレッ
   トに対する接触面に絶縁物を介して埋込んで一体化し、
   この埋込面を平面状に仕上げた上で上記半導体ペレット
   に圧接したことを特徴とする平形半導体装置。 ２、特許請求の範囲第１項において、上記カソードポス
   トとリング状ゲート接続部材の上記半導体ペレットに対
   する接触面に、これらカソードポストとゲート接続部材
   とは異なつた導電性材料の板状部材が介在されているこ
   とを特徴とする平形半導体装置。