JPS6154262B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、制御電極に印加する制御信号によつ
てオン及びオフすることのできる半導体装置の、
電極構造の改良に関するものである。 負荷電流を制御信号に応じてオン、オフするた
めの半導体装置には、トランジスタやゲートター
ンオフサイリスタ（以下GTOと略記する）、電界
効果サイリスタなどが知られている。本発明は、
これらのいずれにも適用できるので、以下では
GTOを例にとつて説明する。 第１図に、従来の一般的な電力用GTOの構造
図を示す。ａは、GTO基体の平面図であり、ｂ
は、GTO基体を封入した状態でのパツケージの
断面図である。 図で基体１は、ｐエミツタ２、ｎベース３、ｐ
ベース４、ｎエミツタ５、ｎエミツタ５のオーミ
ツク接続する一方の主電極であるカソード電極
６、ｎエミツタ５の露出面と同じ側の表面に露出
したｐベース４のオーミツク接続する制御電極で
あるゲート電極７、ｐエミツタ２にオーミツク接
続した他方の主電極であるアノード電極板８から
成る。 ｎエミツタ５の配置は一般に、多数個の細長い
ｎエミツタがゲート電極によつて取り囲まれるよ
うになつている。ｎエミツタ５を含むpnpnの４
層積層領域が動作領域、動作領域に隣接するpnp
の３層積層領域が制御領域である。 以上のような配置にするのは、大きな負荷電流
を効率良くターンオフするためである。即ち、細
長いエミツタをゲート電極が取り囲むことで、エ
ミツタ内でゲートから最も遠い領域とゲートとの
距離を近くし、ゲート電極からのターンオフ信号
が動作領域全体に有効に働くようにすると共に、
このようなｎエミツタを多数個配して全体の動作
領域を大きくし、素子の電流容量を大きくする。
第１図ではｎエミツタが基体中心から放射状に配
置されているが、この他に、互いに平行に配置さ
れているもの、くし形に配置されているものもあ
る。 前記従来装置においては、GTO基体１の上に
は、第１図ｂに示すように、カソード電極板１０
がカソード電極６にオーミツク接触するようにの
せられ、各ｎエミツタ５からの負荷電流を集め
る。また、ゲート電極７には、中央部分１１３に
おいてゲートリード線１１がばね１１１及び絶縁
体１１２を介して加圧接触され、このゲートリー
ド線１１を通して、GTO基体１にオン、オフの
制御信号が付与される。 この場合、ゲート電極７は通常蒸着等によつて
形成され、厚さが５〜10μｍ程度と薄いので、そ
の基体の主表面に沿う方向の抵抗が大きくなる。
したがつて、ゲートリード線１１に、カソード電
極６に対して負の電圧を印加することによりオフ
信号を付与したとき、ゲート電極７を基体の主表
面に沿う方向に流れる電流によつて、ゲート電極
７の内部にその方向に電圧降下が生じる。 この電圧降下の結果、ゲート電極７内の電位分
布は、ゲートリード線１１に近い部分ではカソー
ド電極との電位差が大きく、遠い領域では電位差
が小さくなる。このため、従来のGTOにおいて
は、ゲートリード線１１の接触部１１３に近い動
作領域に対してはオフ信号が強いが、接触部１１
３から遠い動作領域に対してはオフ信号が弱くな
り、各動作領域のターンオフ動作が不均一になる
という欠点があつた。 ターンオフ動作が不均一であると、GTOのタ
ーンオフ時に、ターンオフの遅い動作領域に負荷
電流が集中する。このため、GTOが破壊せずに
オフすることのできる最大負荷電流（最大可制御
電流）は、各動作領域のターンオフ動作が均一な
場合に比べて小さくなる。 具体的例をあげれば、均一動作が実現できれば
約800Aの電流をしや断できるはずのものが、ゲ
ート動作の不均一によつて400A程度に低下する
ことも経験された。 また、ストリツプ状のｎエミツタに流れる負荷
電流は、そこに加圧接触されるカソード電極板１
０に集められるが、電流集中をさけるためには、
この圧接がどのエミツタに対しても均等でなけれ
ばならない。 さらに、この電極板は半導体基体に形成された
エミツタの配列パターンに対して、正しく位置合
わせが行なわれ、かつ位置ずれを生じないように
固定される必要がある。なぜならば、位置合わせ
や固定が不十分であると、ゲート、カソード間の
短絡を生じ易くなるからである。 この問題を予防するため、従来一般には、第１
図の如く非常に複雑でかつ高精度のパツケージ構
造が必要であり、このために生産能率が上らず、
コスト高の原因となつていた。 本発明は上述の欠点に鑑みてなされたものであ
り、各動作領域の動作が均一になり、最大可制御
電流が大きくなるような新規な構造を有する半導
体開閉装置を提供することを目的とする。 本発明の他の目的は、半導体開閉装置の信頼性
を高め、かつ生産性良く製造できるようにするこ
とである。 かかる目的を達成するために本発明の特徴とす
るところは、ゲート電流取り出し部と各動作領域
を電気的に近づけるために、ゲート電極に接触す
る低抵抗のゲート電極板（即ち制御電極板）を設
け、かつ、このゲート電極板とカソード電極板
（即ち一方の主電極板）を絶縁物質を介して一体
化し、この一体化電極板と半導体基体とを対向さ
せて接触させた点にある。 以下、本発明を具体的な実施例をもとに詳述す
る。第２図は本発明の一実施例の一部断面鳥瞰図
であり、パツケージに組み込まれた状態におい
て、一体化電極板１００と半導体基体１とは相互
に加圧接触される。本実施例の従来例と異なる新
規なところは、半導体基体１および一体化電極板
１００の双方にある。 半導体基体１のｎエミツタ５は幅約0.2mm、長
さ約５mmの長方形状をなして、隣接するｐベース
４の表面より約30μｍだけ突出しており、その表
面に厚さ約10μｍのAl蒸着膜からなるカソード
電極６がオーミツク接触されている。このような
形状、構造のｎエミツタ５が円板状の基体１の表
面部分に、第１図と同様に、二重の放射状に配列
され、合計150本以上形成されている。 前記のようなｎエミツタ５の周辺を囲んで、、
厚さ約10μｍのAl蒸着膜からなるゲート電極７
が基体表面のｐベース４の露出部にオーミツク接
触されている。ｐベースの一部はｎエミツタと同
じ高さに突出されて形成されており、電極７は、
ｐベース４の突出した部分４０の表面部分７′に
も連続しており、この部分において、ゲート電極
板１０２に加圧接触されている。 この突出したｐベース層の部分４０は、放射状
に二重配列されたカソードエミツタ５の二重配列
の中間部分にリング状に設けられ、その表面の高
さは、実質上ｎエミツタ５のそれと同じに構成さ
れている。それゆえに、ゲート電極板１０２およ
びカソード電極板１０１が合体されてなる一体化
電極１００と半導体基体１とが加圧圧接されたと
き、両者はｎエミツタ５とｐベースの突出した部
分４０とで等しく接触するようになつている。 次に、カソード電極板１０１は厚さ約３mmの
M₀円板よりなるが、このM₀円板１０１の中に同
じM₀材からなるリング状のゲートリング（電極
板）１０２が表面を露出した状態で埋込まれ、一
体化されている。ゲートリングとカソード電極板
１０１とは、絶縁物体１０３を介して電気的に完
全な絶縁が図られている。この実施例では絶縁物
として低融点低膨張ガラスが使われている。 ゲートリング１０２の幅は約１mm、厚さは約１
mmであり、リングに沿つての電気抵抗は0.001Ω
以下と極めて小さい。また、このリング１０２に
は、ゲート信号を導入する外部ゲート端子との電
気的連結をはたす目的でゲート・リード１０４
が、低抵抗接触されている。このゲートリード１
０４のゲート電極板１０２に対する接触は本実施
例では１個所であるが、必要ならば複数個所で接
触させることもできる。ゲート抵抗を低減する意
味ではむしろ複数個所接触の方がより好ましい。 以下、本実施例の部分拡大図をもとに、さらに
詳細に説明する。 第３図は、第２図の実施例における半導体基体
１、ゲートリング（電極板）１０２及びカソード
電極板１０１の部分拡大図である。第２図と同じ
符号は第２図と同一部分を示す。電極板１００
は、カソード電極６と接触して負荷電流が流れる
カソード電極板１０１と、ゲート電極７′と接触
していてゲート電流が流れるゲートリング１０２
が一体化された円板である。 電極板１０１と１０２の間には低熱膨張係数ガ
ラス１０３が充填され、両者を接着すると同時
に、電気的に完全に絶縁している。なお、この間
の絶縁耐圧としては、通常最大200Vあれば十分
であり、GTOサイリスタの場合は50Vで十分であ
るので、実用上問題のない耐圧が得られる。 さて、かかる構成において、技術的に必要な要
件は、第一に、一体化電極板１００と半導体基体
１が加圧接触される場合に、カソード電極部分と
ゲート電極部分が均等に加圧接触されなければな
らないことである。即ち、ゲート電極とカソード
電極とのいずれかに偏つて加圧されるような場合
があると、接触しない部分や接触圧の不十分な部
分では十分なコンタクトが得られない反面、強く
接触された部分では面圧が過剰になり、電極材料
がクリープ現象をおこして劣化し、信頼性を損ね
る危険がある。 この問題を解消するため、本実施例では次のよ
うな工夫が施こされている。第１に、一体化電極
板１００の少なくとも、ゲートリング１０２及び
カソード電極板１０１が露出している表面では、
これらの電極板１０１，１０２が同一平面上に露
出するように、所定の精度で面仕上げがなされて
いる。 即ち、少なくとも半導体基体１と加圧接触する
側の電極板の表面では、一体化されたゲートリン
グ１０２とカソード金属部分１０１が同一平面内
に露出されており、この点が本実施例の第一の特
徴である。 第二に、本実施例においては、半導体基体１の
側でも、カソード電極６とゲート電極７′が同じ
高さの平面に位置するようにされている。即ち、
ｎエミツタ５と同じ高さのｐベースの部分４０を
設け、その位置にゲートリング１０２が対向する
ように、基体１と一体化電極板１００が位置合せ
される。 電極板と半導体基体とを以上の構造とすれば、
カソード、ゲートのいずれにも偏よることがな
く、ほぼ均等な荷重で、良好なコンタクトが得ら
れる。 本実施例によれば、次の効果がある。 以上のような構成の一体化電極板１００を設
けると、GTOサイリスタのターンオフ信号を
ゲートリード１０４に付与したときのゲート電
流は、厚さや幅が十分大きく、抵抗の低いゲー
トリング（電極板）１０２に集められ、そこを
通つて流れるので、ゲートリングに沿つた方向
の電圧降下が著しく小さくなる。 従つて、二重の放射状に配列された、多数の
ｎエミツタのターンオフ動作に均一性が得ら
れ、良好なターンオフ特性が得られる。 ゲートリング（電極板）とカソード電極板と
が絶縁体を介して一枚の電極板に一体化されて
いるので、両者の接触によるゲートカソード間
の短絡事故を防ぐことができる。 ゲートカソードが一体化された一体化電極板
を半導体基体の上に載置してパツケージングす
るので、組立作業が容易になり、生産性が高く
なる。 第４図は、第２図の実施例装置のパツケージ
組立方法をさらに詳細に示すものである。半導
体基体１と一体化電極板１００とは重ねられ
て、アノード及びカソードポスト３００および
２００の間に配置されている。この図からわか
るように第１図の従来構造のパツケージに比べ
て、部品数が少なくなり、極めて簡単な工程に
より組立てることができる。 一体化電極板と半導体基体の各々の接触部分
の面が同じ高さの同一面内に設けられているの
で、均等な加圧接触ができる。 本実施例の一体化電極板は第５図に示す工程で
製造した。先ず、厚さ約３mmのM₀板２１に幅1.2
mm深さ約1.2mmの溝１０４を円状に切削形成す
る。また、反対面には切り込み１０５を形成す
る。また一方、M₀板により、厚さ約1.0mm、幅約
1.0mmのリング２２を形成し、その表面の一ケ所
に、同じ幅および厚さのM₀板２３を溶接する。
次いで、M₀板２１とM₀リング２２およびM₀板２
３を合わせ、間にガラス粉末２４を充てんし、熱
処理して両者をガラスにて接着する。 このときに用いるガラス材としては、その膨張
係数がM₀に近いものが良いことは勿論である。
ガラス接着の後、M₀板２３を、M₀板２１に予め
設けた切り込み１０５の中に折りまげる。その
後、合体したM₀板の少なくとも下の表面をラツ
ピングにより、研摩し、その面の平坦度、並び
に、必要に応じて上下面の平行度をよくする。 また、本実施例の半導体基体１のpn接合の形
成および電極の形成は、当業者に周知の方法で作
つたものであり、本発明の要部ではないので詳細
は省略する。但し、ｐベース４の突出部４０の形
成は、基体のカソード面にホトエツチング法にて
段差を付ける工程で行なつた。すなわち、ｎエミ
ツタ部分５とｐベース突出部分４０をマスクで覆
つてエツチングすることによつて、この両者を同
じ高さに突出させた。 第６図は、更に大容量のGTOサイリスタに本
発明を適用した他の実施例を示す。この実施例で
は、ｎエミツタの数は約100本に及び、その放射
状配列は幾重にもなつており、カソード電極板１
０１と一体化されたゲートリング１０２が２重リ
ング１０２Ａと１０２Ｂとで構成されているとこ
ろが前述の実施例と異なる。 この場合、ゲートリング１０２Ａ，１０２Ｂ相
互を低抵抗で連結することが必要である。このた
めに、第６図の一体化電極板１００の、ゲートリ
ング１０２Ａ，１０２Ｂが埋込まれた面と反対面
に切欠部１０５が設けられる。そして、前の実施
例と同様にゲートリード１０４が前記切欠部１０
５内に配置され、ゲートリング１０２Ａ，１０２
Ｂとそれぞれ溶接などで固着されている。本実施
例では、分割されたすべてのｎエミツタにおい
て、それを囲むゲート電極膜とリングゲート１０
２との間の電気抵抗の最大値が、半導体基体の大
小によらず、ほぼ一様となる。従つて、素子の最
大可制御電流は分割された個々のエミツタの最大
可制御電流をエミツタの本数分だけ乗じた値とな
る。例えば直径60mmの素子では2400Aであり、直
径80mmの素子で、エミツタの数が前者の２倍であ
る素子では、4800Aの最大可制御電流が得られ
る。 以上、本発明を特定の実施例により説明した
が、本発明はこれらに限られることはない。例え
ば、ゲートリング、カソード電極板の金属材料は
M₀に限ることはなく、Ｗ板あるいは、Cu―Ｃ複
合材料など、半導体基体と熱膨張係数が近く、良
電導体材料であればどんな材料でもよい。また、
ゲートリングとカソード電極板とを一体化する際
に両者間に介在させる絶縁物も、ガラス材に限ら
れることなく、ポリイミドフイルム、あるいはセ
ラミツクス材などのいずれでも、本発明の効果は
得られる。 更に、ゲート電極の突出部とｎエミツタは必ず
しも同一平面上になくともよい。この場合、一体
化電極板側でもゲート電極板とカソード電極板の
高を半導体基体とそれぞれ密着されるように調整
する必要がある。 また、半導体装置も、GTOに限定されること
はなく、パワートランジスタや静電誘導（電界効
果）サイリスタ、あるいは逆阻止サイリスタなど
微細パターンを有する電力用半導体装置であれ
ば、いずれでも本発明は適用できる。 本発明によればつぎのような優れた効果が得ら
れる。 ゲートとカソードを一体化した電極板内にお
いて、多数のゲート電極が低抵抗で連結されて
いるので、電力用スイツチング装置において、
複数個配列された動作領域に対して制御信号の
波及をほぼ均一にすることが可能となり、スイ
ツチング破壊を引きおこすことなく、大電力の
制御が可能になる。 ゲート、カソード電極が一体化されているの
で、両者の電気絶縁が確実で、かつ、組み立て
の極めて容易な簡単なパツケージングが可能に
なる。 一体化した電極板の下面が平面に仕上げら
れ、かつ半導体基体のｐベース層の突出部およ
びｎエミツタも同一平面に仕上げられた場合に
は、半導体基体との加圧接触において均等な荷
重が実現でき、高い信頼性が得られる。 ｐベースの一部においても電極板と基体がコ
ンタクトし、両者の接触面積が拡大されるた
め、基体表面の電極のクリープ劣化を伴うこと
なく高い加圧接触が可能となり、熱放散の優れ
た大電力用、スイツチング装置が実現できる。

【図面の簡単な説明】

第１図ａは従来の電力用GTOサイリスタのカ
ソードパターンの一例を示す図、同図ｂはそのパ
ツケージ構成の一例を示す断面図、第２図は本発
明の一実施例の一部断面斜視図、第３図は第２図
の部分拡大断面図、第４図は本発明実施例のパツ
ケージ組立図、第５図は本発明の一体化電極板の
製作流れ図、第６図ａは本発明の他の実施例のカ
ソードパターンを示す図、同図ｂは一体化電極の
一部断面斜視図である。 １……半導体基体、４……ｐベース、５……ｎ
エミツタ、６……カソード電極、７……ゲート電
極、１００……一体化電極板、１０１……カソー
ド電極板、１０２……ゲート電極板、１０３……
絶縁物体。

Claims (1)

1. 【特許請求の範囲】 １ ２つの主表面を有し、一方の主表面上には複
   数個の動作領域及びそれを囲む制御領域が露出し
   ている半導体基体と、該複数個の動作領域表面に
   設けられた一方の主電極及び該制御領域表面に設
   けられた制御電極と、これら電極の少なくとも一
   部にそれぞれ加圧圧接される一方の主電極板およ
   び制御電極板が電気的な絶縁物体を介して一体化
   されてなる一体化電極板とを具備したことを特徴
   とする半導体装置。 ２ 一方の主表面上に露出する制御領域の表面の
   少なくとも一部が突出させられ、その上に設けら
   れた制御電極の高さが前記一方の主電極の高さと
   同一面にあるようにされたことを特徴とする前記
   特許請求の範囲第１項記載の半導体装置。