JPH04297071A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04297071A JPH04297071A JP733191A JP733191A JPH04297071A JP H04297071 A JPH04297071 A JP H04297071A JP 733191 A JP733191 A JP 733191A JP 733191 A JP733191 A JP 733191A JP H04297071 A JPH04297071 A JP H04297071A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main current
- main
- current carrying
- carrying electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 230000002950 deficient Effects 0.000 claims description 8
- 230000004927 fusion Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 35
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 230000015843 photosynthesis, light reaction Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、主電流制御用のベース
電極あるいはゲート電極を持つバイポーラトランジスタ
(BJT),絶縁ゲートバイポーラトランジスタ (
IGBT),MOS形電界効果トランジスタ (MOS
FET),ゲートターンオフサイリスタ (GTO)な
どの電力用の半導体装置に関する。
電極あるいはゲート電極を持つバイポーラトランジスタ
(BJT),絶縁ゲートバイポーラトランジスタ (
IGBT),MOS形電界効果トランジスタ (MOS
FET),ゲートターンオフサイリスタ (GTO)な
どの電力用の半導体装置に関する。
【0002】
【従来の技術】電力用半導体素子の電流容量が増大する
につれ、主電流を通電する主電極への接続を加圧接触構
造にすることが接続の信頼性の点で望まれる。しかし、
半導体基板の主電極と同一主面に制御用電極をもつ半導
体素子においては、加圧接触のための金属接触板が制御
用電極と接触するおそれのない構造にする必要がある。 図2はその要求を満たすために突出nエミッタをもつ従
来のGTOを示す。すなわち、GTO基板1は、pエミ
ッタ層11,nベース層12, pベース層13および
nエミッタ層14よりなり、nエミッタ層14は突出し
ている。突出nエミッタ14は、酸化膜をマスクとして
の弗硝酸などを用いたエッチングによって作られる。こ
のようにして、段差電極構造が作られ、nエミッタ電極
2とpベース層に接触するゲート電極3が電気的に分離
される。そして、突出したnエミッタ電極2は、金属接
触板5により加圧接触が可能となる。一方、他面側のp
エミッタ電極4には容易に他の金属接触板を加圧接触さ
せることができる。なお、このようなGTOで突出nエ
ミッタ14に特性不良がある場合、例えばアルミニウム
蒸着により形成されたエミッタ電極2を除去する。この
ようにすることで、特性不良nエミッタ14は金属接触
板5と接触しないようになり、電気的に省かれる。
につれ、主電流を通電する主電極への接続を加圧接触構
造にすることが接続の信頼性の点で望まれる。しかし、
半導体基板の主電極と同一主面に制御用電極をもつ半導
体素子においては、加圧接触のための金属接触板が制御
用電極と接触するおそれのない構造にする必要がある。 図2はその要求を満たすために突出nエミッタをもつ従
来のGTOを示す。すなわち、GTO基板1は、pエミ
ッタ層11,nベース層12, pベース層13および
nエミッタ層14よりなり、nエミッタ層14は突出し
ている。突出nエミッタ14は、酸化膜をマスクとして
の弗硝酸などを用いたエッチングによって作られる。こ
のようにして、段差電極構造が作られ、nエミッタ電極
2とpベース層に接触するゲート電極3が電気的に分離
される。そして、突出したnエミッタ電極2は、金属接
触板5により加圧接触が可能となる。一方、他面側のp
エミッタ電極4には容易に他の金属接触板を加圧接触さ
せることができる。なお、このようなGTOで突出nエ
ミッタ14に特性不良がある場合、例えばアルミニウム
蒸着により形成されたエミッタ電極2を除去する。この
ようにすることで、特性不良nエミッタ14は金属接触
板5と接触しないようになり、電気的に省かれる。
【0003】類似の段差電極構造は、加圧接触型BJT
にも適用される。また加圧接触型でなくて分散された主
電極に共通に一つの電極板を融着させる場合にも、この
ような段差電極構造がとられることがある。
にも適用される。また加圧接触型でなくて分散された主
電極に共通に一つの電極板を融着させる場合にも、この
ような段差電極構造がとられることがある。
【0004】
【発明が解決しようとする課題】しかし、このような段
差電極構造では、段差形成後の表面に金属層を被着した
のち、段差のある両面上に電極をパターニングしなけれ
ばならないので、電極パターニングのホト工程での精度
の上から突出部の幅は制限され、例えばGTOの突出n
エミッタの最小寸法は200 〜300 μmが限界で
あり、半導体素子を高性能化するために必要な一層の微
細化が困難であるという欠点がある。
差電極構造では、段差形成後の表面に金属層を被着した
のち、段差のある両面上に電極をパターニングしなけれ
ばならないので、電極パターニングのホト工程での精度
の上から突出部の幅は制限され、例えばGTOの突出n
エミッタの最小寸法は200 〜300 μmが限界で
あり、半導体素子を高性能化するために必要な一層の微
細化が困難であるという欠点がある。
【0005】本発明の目的は、上記の欠点を除き、主電
極をさらに微細化した場合でも主電流制御用電極との絶
縁を確保できる段差構造をもつ半導体装置を提供するこ
とにある。
極をさらに微細化した場合でも主電流制御用電極との絶
縁を確保できる段差構造をもつ半導体装置を提供するこ
とにある。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板の平らな一主面上に主電流
通電用電極と主電流制御用電極とを備えた半導体装置に
おいて、電流通電用電極の複数の部分が突出して金属接
触板に接続されたものとする。あるいは、半導体基板の
平らな一主面上に半導体基板の所定の領域に接触する主
電流通電用電極と基板およびその通電用電極の間に絶縁
層を介して設けられる主電流制御用電極とを有し、主電
流通電用電極の延長部が主電流制御用電極上に絶縁層を
介して存在する半導体装置において、主電流通電用電極
の主電流制御用電極上以外の複数の部分が突出して金属
接触板に接続されるものとする。また、一つの半導体基
板内にその平らな一主面上に主電流通電用電極と主電流
制御用電極を有する主半導体素子とその素子に逆並列接
続されたダイオードが集積され、前記主電流通電用電極
が延長されてダイオード領域に接触する半導体装置にお
いて、ダイオード領域上に存在する主電流通電用電極の
延長部の複数の部分が突出して金属接触板に接続される
ものとする。さらにまた、半導体基板の複数の領域にそ
れぞれ接触する部分が連結された主電流通電用電極と主
電流制御用電極とを半導体基板の一主面上に有する単位
素子が一つの半導体基板全面に複数個形成される半導体
装置において、各単位素子の主電流通電用電極の一部が
それぞれ突出して金属接触板と接続され、主電流制御用
電極が配線によって連結されて制御端子に接続されたも
のとする。このような素子では、不良単位素子の主電流
通電用電極の少なくとも表面部が削除されるか、あるい
は不良単位素子の主電流制御用電極に接続された配線が
切断されることが有効であり、それらの場合不良単位素
子の半導体基板に接触する主電極と半導体基板上の主電
流制御用電極とが短絡されることも有効である。そして
、主電極の突出部と金属接触板とが加圧接触によるか融
着によって接続することができる。
めに、本発明は、半導体基板の平らな一主面上に主電流
通電用電極と主電流制御用電極とを備えた半導体装置に
おいて、電流通電用電極の複数の部分が突出して金属接
触板に接続されたものとする。あるいは、半導体基板の
平らな一主面上に半導体基板の所定の領域に接触する主
電流通電用電極と基板およびその通電用電極の間に絶縁
層を介して設けられる主電流制御用電極とを有し、主電
流通電用電極の延長部が主電流制御用電極上に絶縁層を
介して存在する半導体装置において、主電流通電用電極
の主電流制御用電極上以外の複数の部分が突出して金属
接触板に接続されるものとする。また、一つの半導体基
板内にその平らな一主面上に主電流通電用電極と主電流
制御用電極を有する主半導体素子とその素子に逆並列接
続されたダイオードが集積され、前記主電流通電用電極
が延長されてダイオード領域に接触する半導体装置にお
いて、ダイオード領域上に存在する主電流通電用電極の
延長部の複数の部分が突出して金属接触板に接続される
ものとする。さらにまた、半導体基板の複数の領域にそ
れぞれ接触する部分が連結された主電流通電用電極と主
電流制御用電極とを半導体基板の一主面上に有する単位
素子が一つの半導体基板全面に複数個形成される半導体
装置において、各単位素子の主電流通電用電極の一部が
それぞれ突出して金属接触板と接続され、主電流制御用
電極が配線によって連結されて制御端子に接続されたも
のとする。このような素子では、不良単位素子の主電流
通電用電極の少なくとも表面部が削除されるか、あるい
は不良単位素子の主電流制御用電極に接続された配線が
切断されることが有効であり、それらの場合不良単位素
子の半導体基板に接触する主電極と半導体基板上の主電
流制御用電極とが短絡されることも有効である。そして
、主電極の突出部と金属接触板とが加圧接触によるか融
着によって接続することができる。
【0007】
【作用】半導体基板の主電極と制御用電極との間に段差
を設けないで、主電極の一部を突出させてその上面と制
御用電極の表面との間に段差を形成するので、主電極と
制御用電極は一平面上に精度よく形成することができ、
微細化が可能になる。そして主電極が制御用電極上に延
長されたときにも、制御用電極上に位置しない部分で突
出させることにより、主電極を加圧接触などによって金
属接触板に共通に接続する場合も、制御用電極部に応力
が加わることがなく、制御用電極の主電極との短絡ある
いは制御用電極が絶縁電極である場合に半導体基板との
短絡が起こることがない。
を設けないで、主電極の一部を突出させてその上面と制
御用電極の表面との間に段差を形成するので、主電極と
制御用電極は一平面上に精度よく形成することができ、
微細化が可能になる。そして主電極が制御用電極上に延
長されたときにも、制御用電極上に位置しない部分で突
出させることにより、主電極を加圧接触などによって金
属接触板に共通に接続する場合も、制御用電極部に応力
が加わることがなく、制御用電極の主電極との短絡ある
いは制御用電極が絶縁電極である場合に半導体基板との
短絡が起こることがない。
【0008】
【実施例】図1は本発明の一実施例のGTOを示し、図
2と共通の部分には同一の符号が付されている。この場
合は、nエミッタ層14はpベース層13の表面からの
選択拡散により分散して20〜30μmの深さに形成さ
れている。そして、全面にAl蒸着をし、パターニング
してnエミッタ電極2およびゲート電極3を設ける。反
対側の表面には同じくAl蒸着によりpエミッタ電極4
を設ける。 さらに図に示すように、nエミッタ電極2の上には金属
段差電極6が形成されている。この金属段差電極6は次
のようにして形成した。すなわち、nエミッタ電極2お
よびゲート電極3の表面を全面にわたってレジストを塗
布し、固化させたのち、nエミッタ電極2の上のレジス
トをホトリシス技術を用いて除去した。次いでGTO基
板1を金めっき液につけ、nエミッタ電極2とめっき液
中に設けられた他方の電極の間に電圧を印加することに
より、nエミッタ電極2の上に選択的に金めっきした。 このようにして作成された金の段差電極6の高さは15
μmであり、この突出した段差電極6の上面は、金属接
触板5により加圧接触が可能になる。このGTOにおい
ては、nエミッタ電極2およびゲート電極3は同一平面
上にホトリシス技術によって形成されるので、高精度に
形成でき、微細化が可能になる。なお、金属接触板5は
段差電極6の上面に融着によって接続することもできる
。
2と共通の部分には同一の符号が付されている。この場
合は、nエミッタ層14はpベース層13の表面からの
選択拡散により分散して20〜30μmの深さに形成さ
れている。そして、全面にAl蒸着をし、パターニング
してnエミッタ電極2およびゲート電極3を設ける。反
対側の表面には同じくAl蒸着によりpエミッタ電極4
を設ける。 さらに図に示すように、nエミッタ電極2の上には金属
段差電極6が形成されている。この金属段差電極6は次
のようにして形成した。すなわち、nエミッタ電極2お
よびゲート電極3の表面を全面にわたってレジストを塗
布し、固化させたのち、nエミッタ電極2の上のレジス
トをホトリシス技術を用いて除去した。次いでGTO基
板1を金めっき液につけ、nエミッタ電極2とめっき液
中に設けられた他方の電極の間に電圧を印加することに
より、nエミッタ電極2の上に選択的に金めっきした。 このようにして作成された金の段差電極6の高さは15
μmであり、この突出した段差電極6の上面は、金属接
触板5により加圧接触が可能になる。このGTOにおい
ては、nエミッタ電極2およびゲート電極3は同一平面
上にホトリシス技術によって形成されるので、高精度に
形成でき、微細化が可能になる。なお、金属接触板5は
段差電極6の上面に融着によって接続することもできる
。
【0009】図3は本発明の別の実施例のIGBTのユ
ニットセルの断面を示す。IGBT板1の一方の主面側
では、高抵抗のn− 層15の表面層に独立したpウエ
ル16が選択拡散により作られている。pウエル16の
表面層には、nソース層17が形成されている。さらに
pウエル16の端部にnソース層17からn− 層15
に電子を注入するMOSチャネル18を構成するために
、pウエル16の端部表面上に薄いゲート酸化膜19を
介して、例えば多結晶シリコンからなるゲート電極20
を設ける。ゲート電極20はその回りがすべて酸化膜で
覆われる構造とする。そして、pウエル16およびソー
ス層17の一部が露出した状態でAl蒸着し、ソース電
極7をユニットセル領域の全面に形成する。半導体基板
1の他方の主面側には全面にわたって高抵抗n− 層1
5に接したnバッファ層21を介してpドレイン層22
が設けられる。pドレイン層22の表面には、同様にA
l蒸着によりドレイン電極41が形成される。このよう
なユニットセルがシリコン基板全面に多数配置されるが
、そのソース電極7に直接金属接触板を加圧接触させる
ならば、多結晶シリコンゲート電極20に大きな圧力が
かかり、ゲート電極20とゲート酸化膜19が損傷し、
所定の電気的特性を得ることができなくなってしまう。 その問題が図のようにソース電極7のゲート電極20の
上方でない所にソース電極7の最も高い面よりも上方に
突出した金属段差電極6を形成することにより解決した
。段差電極6は、この場合は、Alソース電極7の表面
にTi, Niをスパッタや蒸着により積層して多層膜
8を形成し、その上にAuまたはCrのめっきにより幅
20μm,長さ1mm, 高さ20μmに形成した。多
層膜8はソース電極7と段差電極6との間に密着性を向
上させることができる。
ニットセルの断面を示す。IGBT板1の一方の主面側
では、高抵抗のn− 層15の表面層に独立したpウエ
ル16が選択拡散により作られている。pウエル16の
表面層には、nソース層17が形成されている。さらに
pウエル16の端部にnソース層17からn− 層15
に電子を注入するMOSチャネル18を構成するために
、pウエル16の端部表面上に薄いゲート酸化膜19を
介して、例えば多結晶シリコンからなるゲート電極20
を設ける。ゲート電極20はその回りがすべて酸化膜で
覆われる構造とする。そして、pウエル16およびソー
ス層17の一部が露出した状態でAl蒸着し、ソース電
極7をユニットセル領域の全面に形成する。半導体基板
1の他方の主面側には全面にわたって高抵抗n− 層1
5に接したnバッファ層21を介してpドレイン層22
が設けられる。pドレイン層22の表面には、同様にA
l蒸着によりドレイン電極41が形成される。このよう
なユニットセルがシリコン基板全面に多数配置されるが
、そのソース電極7に直接金属接触板を加圧接触させる
ならば、多結晶シリコンゲート電極20に大きな圧力が
かかり、ゲート電極20とゲート酸化膜19が損傷し、
所定の電気的特性を得ることができなくなってしまう。 その問題が図のようにソース電極7のゲート電極20の
上方でない所にソース電極7の最も高い面よりも上方に
突出した金属段差電極6を形成することにより解決した
。段差電極6は、この場合は、Alソース電極7の表面
にTi, Niをスパッタや蒸着により積層して多層膜
8を形成し、その上にAuまたはCrのめっきにより幅
20μm,長さ1mm, 高さ20μmに形成した。多
層膜8はソース電極7と段差電極6との間に密着性を向
上させることができる。
【0010】段差電極6は、このほか、窓を開けたレジ
スト膜をマスクにしてAlやAuなどの金属をスパッタ
や蒸着することによっても形成できる。
スト膜をマスクにしてAlやAuなどの金属をスパッタ
や蒸着することによっても形成できる。
【0011】図4は本発明のさらに別の実施例を示し、
図3と共通の部分には同一の符号が付されている。この
実施例は、IGBTに流れる主電流の向きと反対方向に
主電流を流すためのダイオードを同一シリコン基板に構
成した逆導通型IGBTである。IGBT部31は、図
3に示した実施例と同一のものである。ダイオード部3
2の一方の主面には、IGBT部31のpウエル16形
成と同一プロセスでIGBT部のpウエルとは分離独立
したダイオードアノード側p層23を設けられている。 ダイオードp層23の直下のドレイン側表面層にはpド
レイン層22がなく、ダイオードp層とほぼ同じ形状,
面積を持つダイオードカソード側n+ 層24が存在
し、IGBT部31のnバッファ層21と接し、ドレイ
ン電極41とオーム性接触している。ダイオードp層2
3の表面には、IGBT部31のAlからなるソース電
極7の延長部が接触している。このようにして、逆方向
に電流を通じるダイオード部31が単位IGBTを取り
囲むようにして構成され、隣接ダイオード部の間にゲー
ト配線部33が配置されている。そして、図4に示すよ
うに金属段差電極6がダイオード部32のソース電極7
の延長部上に形成されている。しかし、IGBT部31
が大面積のときには、IGBT部においてもソース電極
7上に段差電極6を設けてもよい。
図3と共通の部分には同一の符号が付されている。この
実施例は、IGBTに流れる主電流の向きと反対方向に
主電流を流すためのダイオードを同一シリコン基板に構
成した逆導通型IGBTである。IGBT部31は、図
3に示した実施例と同一のものである。ダイオード部3
2の一方の主面には、IGBT部31のpウエル16形
成と同一プロセスでIGBT部のpウエルとは分離独立
したダイオードアノード側p層23を設けられている。 ダイオードp層23の直下のドレイン側表面層にはpド
レイン層22がなく、ダイオードp層とほぼ同じ形状,
面積を持つダイオードカソード側n+ 層24が存在
し、IGBT部31のnバッファ層21と接し、ドレイ
ン電極41とオーム性接触している。ダイオードp層2
3の表面には、IGBT部31のAlからなるソース電
極7の延長部が接触している。このようにして、逆方向
に電流を通じるダイオード部31が単位IGBTを取り
囲むようにして構成され、隣接ダイオード部の間にゲー
ト配線部33が配置されている。そして、図4に示すよ
うに金属段差電極6がダイオード部32のソース電極7
の延長部上に形成されている。しかし、IGBT部31
が大面積のときには、IGBT部においてもソース電極
7上に段差電極6を設けてもよい。
【0012】図5は、図4の逆導通型IGBTの平面図
で、IGBT部31を取り囲むダイオード部32の上に
、IGBT部31のゲート電極20より引き出されたゲ
ート配線25を避けて段差電極6が形成されている。こ
のようにして単位逆導通型IGBTをゲート配線25を
連結する主ゲート配線26をはさんで多数、1枚のシリ
コン基板に構成し、主ゲート配線26を、例えば直径3
インチのシリコン基板の外周部4個所に集め、ボンディ
ングされる導線により外部のゲート駆動回路に接続した
。しかし、ワイヤボンディングによらないで加圧接触に
よりゲートリードと接続してもよい。このようにして製
作した3インチの逆導通形IGBT基板を金属接触板に
より両面から3トンの圧力で加圧接触したが、ゲート電
極部分には圧力が加わらないため、ゲート特性には異常
が発生しなかった。これにより1000A以上のコレク
タしゃ断能力を持つ大容量のIGBTが実現できた。
で、IGBT部31を取り囲むダイオード部32の上に
、IGBT部31のゲート電極20より引き出されたゲ
ート配線25を避けて段差電極6が形成されている。こ
のようにして単位逆導通型IGBTをゲート配線25を
連結する主ゲート配線26をはさんで多数、1枚のシリ
コン基板に構成し、主ゲート配線26を、例えば直径3
インチのシリコン基板の外周部4個所に集め、ボンディ
ングされる導線により外部のゲート駆動回路に接続した
。しかし、ワイヤボンディングによらないで加圧接触に
よりゲートリードと接続してもよい。このようにして製
作した3インチの逆導通形IGBT基板を金属接触板に
より両面から3トンの圧力で加圧接触したが、ゲート電
極部分には圧力が加わらないため、ゲート特性には異常
が発生しなかった。これにより1000A以上のコレク
タしゃ断能力を持つ大容量のIGBTが実現できた。
【0013】図4, 図5に示すようなIGBTのいず
れかの単位IGBT部31にゲート耐圧あるいはオン電
圧などの不良が存在する場合、段差電極6を、例えばバ
イトなどを用いて除去する。あるいは、図5に示すよう
に、不良IGBT部31からの引き出しゲート配線25
の一部分27を、例えばレーザ光線を用いて切断し、主
ゲート配線26と電気的に分離する。このように段差電
極6の除去あるいはゲート配線25の切断により不良I
GBT部31を電気的に分離したのち、例えばレーザ光
線をIGBT部に照射してソース電極7と絶縁膜に埋め
こまれているゲート電極20とを短絡する。このように
して不良IGBT部を動作不能とすることで、他の良品
IGBT部をすべて金属接触板および外部のゲート駆動
回路に接続して動作可能にして使用することができる。
れかの単位IGBT部31にゲート耐圧あるいはオン電
圧などの不良が存在する場合、段差電極6を、例えばバ
イトなどを用いて除去する。あるいは、図5に示すよう
に、不良IGBT部31からの引き出しゲート配線25
の一部分27を、例えばレーザ光線を用いて切断し、主
ゲート配線26と電気的に分離する。このように段差電
極6の除去あるいはゲート配線25の切断により不良I
GBT部31を電気的に分離したのち、例えばレーザ光
線をIGBT部に照射してソース電極7と絶縁膜に埋め
こまれているゲート電極20とを短絡する。このように
して不良IGBT部を動作不能とすることで、他の良品
IGBT部をすべて金属接触板および外部のゲート駆動
回路に接続して動作可能にして使用することができる。
【0014】図3あるいは図4に示した突出した金属段
差電極6を持つ大口径IGBT基体のドレイン電極41
を、平らな金属ヒートシンクにはんだ付けした。他方、
ソース電極7側に設けられた段差電極6に薄い金属板を
はんだ付けもしくは熱間圧着してソース電極板とし、外
部取り出し電極に接続した。従来は各単位IGBTから
ボンディングにより多数のソース導線を通して外部取り
出し電極に接続されていたため、各単位IGBT間での
インダクタンスの存在で高周波化に限界があった。この
ように各段差電極を金属板に接続することにより、パッ
ケージ内配線によるインダクタンスを最小にした低イン
ダクタンス大容量IGBTを得ることができた。
差電極6を持つ大口径IGBT基体のドレイン電極41
を、平らな金属ヒートシンクにはんだ付けした。他方、
ソース電極7側に設けられた段差電極6に薄い金属板を
はんだ付けもしくは熱間圧着してソース電極板とし、外
部取り出し電極に接続した。従来は各単位IGBTから
ボンディングにより多数のソース導線を通して外部取り
出し電極に接続されていたため、各単位IGBT間での
インダクタンスの存在で高周波化に限界があった。この
ように各段差電極を金属板に接続することにより、パッ
ケージ内配線によるインダクタンスを最小にした低イン
ダクタンス大容量IGBTを得ることができた。
【0015】
【発明の効果】本発明によれば、半導体基板の一主面に
共存する主電流通電用電極と主電流制御用電極との間に
主電極の一部を突出させることによって段差を形成する
ことにより両電極の高精度の形成ができるため構造の微
細化が可能となり、突出した主電極面への加圧接触ある
いは融着による金属接触板の接続も容易となった。そし
て、絶縁ゲート型の半導体装置においては、突出部をゲ
ート電極上方を避けて形成することにより、ゲート電極
部への応力が加わるおそれがなくなり、また逆並列接続
ダイオード内蔵の半導体装置においてはダイオード部に
ある主電極延長部に突出部を設けることにより、制御電
極配線を容易に避けることができるようになった。これ
らの結果、信頼性の高い加圧接触構造あるいは低インダ
クタンス配線か大口径の半導体基板をもつ各種半導体装
置で実現可能になった。
共存する主電流通電用電極と主電流制御用電極との間に
主電極の一部を突出させることによって段差を形成する
ことにより両電極の高精度の形成ができるため構造の微
細化が可能となり、突出した主電極面への加圧接触ある
いは融着による金属接触板の接続も容易となった。そし
て、絶縁ゲート型の半導体装置においては、突出部をゲ
ート電極上方を避けて形成することにより、ゲート電極
部への応力が加わるおそれがなくなり、また逆並列接続
ダイオード内蔵の半導体装置においてはダイオード部に
ある主電極延長部に突出部を設けることにより、制御電
極配線を容易に避けることができるようになった。これ
らの結果、信頼性の高い加圧接触構造あるいは低インダ
クタンス配線か大口径の半導体基板をもつ各種半導体装
置で実現可能になった。
【図1】本発明の一実施例のGTOの要部断面図
【図2
】従来の加圧接触型GTOの要部断面図
】従来の加圧接触型GTOの要部断面図
【図3】本発明
の別の実施例のIGBTの要部断面図
の別の実施例のIGBTの要部断面図
【図4】本発明の
さらに別の実施例の逆導通型IGBTの要部断面図
さらに別の実施例の逆導通型IGBTの要部断面図
【図5】本発明の実施例の逆導通型IGBTの平面図
1 半導体基板
2 nエミッタ電極
3 ゲート電極
5 金属接触板
6 金属段差電極
7 ソース電極
8 多層膜
11 pエミッタ層
12 nベース層
13 pベース層
14 nエミッタ層
15 高抵抗n− 層
16 pウエル
17 nソース層
18 チャネル
19 ゲート酸化膜
20 ゲート電極
23 ダイオードp層
25 引き出しゲート配線
26 主ゲート配線
27 切断個所
31 IGBT部
32 ダイオード部
33 ゲート配線部
Claims (9)
- 【請求項1】半導体基板の平らな一主面上に主電流通電
用電極と主電流制御用電極とを備えたものにおいて、電
流通電用電極の複数の部分が突出して金属接触板に接続
されたことを特徴とする半導体装置。 - 【請求項2】半導体基板の平らな一主面上に半導体基板
の所定の領域に接触する主電流通電用電極と基板および
その通電用電極の間に絶縁層を介して設けられる主電流
制御用電極とを有し、主電流通電用電極の延長部が主電
流制御用電極上に絶縁層を介して存在するものにおいて
、主電流通電用電極の主電流制御用電極上以外の複数の
部分が突出して金属接触板に接続されたことを特徴とす
る半導体装置。 - 【請求項3】一つの半導体基板内に平らな一主面上に主
電流通電用電極と主電流制御用電極を有する主半導体素
子とその素子に逆並列接続されたダイオードが集積され
、前記主電流通電用電極が延長されてダイオード領域に
接触するものにおいて、ダイオード領域上に存在する主
電流通電用電極の延長部の複数の部分が突出して金属接
触板に接続されて制御端子に接続されたことを特徴とす
る半導体装置。 - 【請求項4】半導体基板の複数の領域にそれぞれ接触す
る部分が連結された主電流通電用電極と主電流制御用電
極とを半導体基板の平らな一主面上に有する単位素子が
一つの半導体基板全面に複数個形成されるものにおいて
、各単位素子の主電流通電用電極の一部がそれぞれ突出
して金属接触板と接続され、主電流制御用電極が配線に
よって連結されたことを特徴とする半導体装置。 - 【請求項5】請求項4記載のものにおいて、不良単位素
子の主電流通電用電極の少なくとも表面部が削除された
半導体装置。 - 【請求項6】請求項4記載のものにおいて、不良単位電
子の主電流制御用電極に接続された配線が切断された半
導体装置。 - 【請求項7】請求項4あるいは5記載のものにおいて、
不良単位素子の半導体基板に接触する主電極と半導体基
板上の主電流制御用電極とが短絡された半導体装置。 - 【請求項8】請求項1ないし7のいずれかに記載の装置
において、主電流通電用電極の突出部と金属接触板とが
加圧接触によって接続された半導体装置。 - 【請求項9】請求項1ないし7のいずれかに記載のもの
において、主電流通電用電極の突出部と金属接触板とが
融着によって接続された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP733191A JPH04297071A (ja) | 1990-10-05 | 1991-01-25 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26796290 | 1990-10-05 | ||
JP2-267962 | 1990-10-05 | ||
JP733191A JPH04297071A (ja) | 1990-10-05 | 1991-01-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04297071A true JPH04297071A (ja) | 1992-10-21 |
Family
ID=26341608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP733191A Pending JPH04297071A (ja) | 1990-10-05 | 1991-01-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04297071A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227996A (ja) * | 1995-02-20 | 1996-09-03 | Fuji Electric Co Ltd | 半導体装置 |
JP2011249438A (ja) * | 2010-05-25 | 2011-12-08 | Honda Motor Co Ltd | 半導体装置の製造方法 |
JP2018032871A (ja) * | 2011-10-10 | 2018-03-01 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 集積回路のためのモノリシックセルおよび特にモノリシック転流セル |
-
1991
- 1991-01-25 JP JP733191A patent/JPH04297071A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227996A (ja) * | 1995-02-20 | 1996-09-03 | Fuji Electric Co Ltd | 半導体装置 |
JP2011249438A (ja) * | 2010-05-25 | 2011-12-08 | Honda Motor Co Ltd | 半導体装置の製造方法 |
JP2018032871A (ja) * | 2011-10-10 | 2018-03-01 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 集積回路のためのモノリシックセルおよび特にモノリシック転流セル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
JP3256636B2 (ja) | 圧接型半導体装置 | |
US7557434B2 (en) | Power electronic package having two substrates with multiple electronic components | |
KR100430772B1 (ko) | 반도체장치 | |
US7443014B2 (en) | Electronic module and method of assembling the same | |
US6396138B1 (en) | Chip array with two-sided cooling | |
CN108463885A (zh) | 半导体装置 | |
US7847316B2 (en) | Semiconductor device and its manufacture | |
JPH04311064A (ja) | ターンオフ制御型高電力半導体コンポーネント | |
JPS6358376B2 (ja) | ||
US5874774A (en) | Flat package semiconductor device | |
JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
JP5098630B2 (ja) | 半導体装置及びその製造方法 | |
US20180158762A1 (en) | Semiconductor device | |
JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
JPS6156628B2 (ja) | ||
JP3612226B2 (ja) | 半導体装置及び半導体モジュール | |
JPH04297071A (ja) | 半導体装置 | |
JPS6154262B2 (ja) | ||
JP2002100784A (ja) | ショットキーバリアダイオードおよび半導体モジュール | |
JP2003218306A (ja) | 半導体装置およびその製造方法 | |
US5798287A (en) | Method for forming a power MOS device chip | |
US5821616A (en) | Power MOS device chip and package assembly | |
JPH08186258A (ja) | 半導体装置およびその製法 |