JPH0719784B2 - 平形半導体装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、平板状の半導体ペレットを金属ポストで圧接
して形成した半導体装置に係り、特に、ゲートターンオ
フサイリスタなど、制御電極と一方の主電極間に印加さ
れる制御信号によつてオン及びオフすることのできる半
導体装置に好適な電極構成を有する半導体装置に関す
る。

〔発明の背景〕

制御信号に応じて負荷電流をオン・オフすることができ
る半導体装置には、上記したゲートターンオフサイリス
タ（以下、GTOという）のほか、トランジスタや静電誘
導サイリスタなどが知られている。そして、本発明はこ
れらのいずれにも適用可能であるが、以下ではGTOを例
にとつて説明する。

第２図に、従来の2000A級の電力用GTOの構造図を示す。
（ａ）は、GTO基体の平面図であり、（ｂ）は、GTO基体
を封入した状態でのパツケージの断面図である。なお、
このようなパツケージの半導体装置は平形半導体装置と
呼ばれている。

図でGTO基体（ペレツト）１は、ｐエミツタ２、ｎベー
ス３、ｐベース４、ｎエミツタ５の４層構造を有する半
導体基体と、半導体基体のｎエミツタ５にオーミツク接
続する一方の主電極であるカソード電極６、ｎエミツタ
５の露出面と同じ側の表面に露出したｐベース４にオー
ミツク接続する制御電極であるゲート電極７、ｐエミツ
タ２にオーミツク接続した他方の主電極であるアノード
電極８から成り、全体がアノードポスト90とカソードポ
スト100によつて挟持されている。

ｎエミツタ５の配置は一般に、第２図（ａ）に示すよう
に、多数個の細長い短冊状のｎエミツタがゲート電極に
よつて取り囲まれるようになつている。ｎエミツタ５を
含むpnpnの４層積層領域が動作領域、動作領域に隣接す
るpnpの３層積層領域が制御領域である。

以上のような配置にするのは、大きな負荷電流を効率良
くターンオフするためである。即ち、細長いエミツタを
ゲート電極が取り囲むことで、エミツタ内でゲートから
最も遠い領域とゲートとの距離を近くし、ゲート電極か
らのターンオフ信号が動作領域全体に有効に働くように
すると共に、このようなｎエミツタを多数個配して全体
の動作領域を大きくし、素子の電流容量を大きくするた
めである。

なお、このような電極配置を、ここでは多重リング構造
と呼ぶ。

GTO基体１の上には、第２図（ｂ）に示すように、同心
円状になつた２枚のリング板101,102からなるカソード
電極板10がカソード電極６にオーミツク接触するように
のせられ、各ｎエミツタ５からの負荷電流をカソードポ
スト100に集める。

また、ゲート電極７にはゲートリング11がばね111及び
絶縁体112を介して加圧接触され、このゲートリング11
を通して、GTO基体１にオン，オフの制御信号が付与さ
れる。なお、このゲートリング11は、図示してないテフ
ロンなどの絶縁物のリングにより外周と内周がカソード
ポスト100に接しないようにされ、これにより絶縁が保
たれている。

この場合、ゲート電極７は通常蒸着法等によつて形成さ
れ、厚さが５〜10μｍ程度と薄いので、その半導体の主
表面に沿う方向の抵抗が大きくなる。したがつて、ゲー
トリング11に、カソード電極６に対して負の電圧を印加
することによりオフ信号を付与したとき、ゲート電極７
を基体の主表面に沿う方向に流れる電流によつて、ゲー
ト電極７の内部にその方向に電圧降下が生じる。

この電圧降下の結果、ゲート電極７内の電位分布は、ゲ
ートリング11に近い部分ではカソード電極との電位差が
大きく、遠い領域では電位差が小さくなる。このため、
従来例ではゲート電極の圧接部をこのようにリング状と
し、その両側に短冊状のカソードエミツタを多数配列さ
せるとともに、ゲートリング11の材料に導電性の高い銅
を用い、かつ十分な断面積をもたせることによつてリン
グ内の電圧降下を極めて小さくしてゲート電極内の横方
向電圧降下によるターンオフ時の不均一動作を防止し、
2000A級の電流を安全に遮断できるようにしている。

かかる従来技術は、例えば、特開昭60-55633号公報に開
示されており、これによれば、上記したようにGTOのペ
レツト内の動作の一様性を高めて、遮断電流の大電流化
に極めて優れた特性を有している。しかしながら、この
従来技術をそのまゝ、ペレツト直径の一層大きな、例え
ば100mm,3000A級の大電流GTOに適用した場合、以下に述
べるようなGTOの長期寿命を損ねる重大な問題が生じ
る。

それは、ゲートリング11の付近に発生する局所的な偏荷
重による問題である。すなわち、第２図（ｂ）のパツケ
ージにおいて、このような平形半導体装置は、上下の高
導電性部材（銅など）からなるポスト、90,100の間に約
２トンの圧力を印加した状態で使用されるが、この荷重
は内部のGTOペレツト１の上側（カソード側）では多数
のカソード電極６に分配して支持される。この場合、す
べてのカソード電極６にほぼ均等に荷重が分配されれば
特別の問題がない。ところが、この従来例では、ゲート
リング11とカソードポスト100間にはばね111が挿入され
ており、ゲートリング11とゲート電極７との圧接部分で
は、その他のカソード電極６の圧接部より著しく低い圧
力で圧接されることになる。

これがもとで、ゲートリング11の圧接部の周辺のカソー
ド電極６とカソード電極板10との間には極めて高い偏荷
重が印加される。最悪の状態を想定すれば、その部分の
偏荷重は外部からの圧接力が全てのカソード電極に均等
に分配されたとする理想的な場合の荷重の５〜６倍にも
なることがある。このような局所的な偏荷重が、GTOペ
レツト上のカソード電極７（通常アルミニウム材料）の
クリープ劣化限界を超え、電極のつぶれが進行して長期
使用時にはその部分で基板単結晶を損傷させるばかりで
なく、実使用時での冷熱サイクルのくり返しにより、カ
ソード電極板10とGTOペレツトがこのカソード電極７で
固着し、強いてはその部分でのエミツタ接合の耐圧劣
化、GTOの電流遮断失敗そして素子破壊という最悪の事
態も起こりかねない。そして、この問題はGTOペレツト
が大口径になるほど顕著になる。つまり、大口径化に伴
つて、上下のポスト間の圧接圧力が一般に増加すること
と、冷熱サイクルによるカソード電極板10とGTO基体１
との熱膨張差による両者の変位量が増大するからであ
る。

〔発明の目的〕

本発明は、上記した背景のもとになされたもので、その
目的は、従来技術の問題点に適切に対処して大容量化が
容易に得られるようにした平形半導体装置を提供するに
ある。

〔発明の概要〕

この目的を達成するため、本発明は、半導体基体のゲー
ト電極に対する接続部材としてゲートリングを用いた平
形半導体装置において、このゲートリングをカソード側
のポストに埋め込んで一体化させた点を特徴とする。

〔発明の実施例〕

以下、本発明を具体的な実施例にもとづいて詳述する。
第１図は本発明の一実施例のパツケージ組み込み状態を
示す断面図である。円筒形の絶縁セラミツクの外シール
201の中にGTO基体１が納められ、アノード側のポスト90
とカソード側のポスト100の間に挿入されて両ポスト間
に印加される外部圧力により圧接される構成である。GT
O基体１の構造は基本的には第２図に示した従来構造と
変わりわなく、各部の同じ番号は同じ部位を示すもので
ある。環状のカソード電極板101、円板状カソード電極
板102、及び環状のゲート電極板110は電気絶縁物130の
介在により電気的に絶縁された状態でほぼ同じ板厚の中
間電極板20を構成する。そして、カソード電極板101,10
2はGTO基体１のカソード電極６とカソードポスト100の
間に挿入されて表裏の面で相互に加圧圧接され、また、
ゲート電極板110はGTO基体１のゲート電極７とゲートリ
ング11との間に介在されて表裏の面で相互に加圧圧接さ
れる。このとき、ゲートリング11は剛体である絶縁板14
0を介してカソードポスト100に接しており、この結果、
カソードポスト100に印加された外部圧力はそのまゝゲ
ートリング11に伝わり、それがゲート電極板110とGTO基
体１上のゲート電極７とを相互に圧接するようになつて
いる。

GTO基体１のｎエミツタ５は幅約0.3mm,長さ約3mmの短冊
状をなして、隣接するｐベース４の表面より約30μｍだ
け突出しており、その表面に厚さ約10μｍのAl蒸着膜か
らなるカソード電極６がオーミツク接触されている。こ
のような形状，構造のｎエミツタ５が円板状のGTO基体
１の表面部分に、第２図（ａ）の従来例と同様に、２重
の放射状に配列され、合計840本以上も形成されてい
る。

前記のようなｎエミツタ５の周辺を囲んで、厚さ約10μ
ｍのAl蒸着膜からなるゲート電極７が、半導体基体表面
のｎベース４の露出部にソーミツク接触されている。ｐ
ベース４の一部は、ｎエミツタ５と同じ高さに突出され
て形成されており、ゲート電極７は、ｐベース４の突出
した部分40の表面部分にも連続しており、この部分にお
いて、ゲート電極板110に加圧接触されている。

この突出したｐベース層の部分40は、放射状に二重配列
されたカソードエミツタ５の中間部分に環状に設けら
れ、その表面の高さは、実質上ｎエミツタ５のそれと同
じに構成されている。それゆえに、ゲート電極板110お
よびカソード電極板101,102とGTO基体１とが加圧接触さ
れたとき、両者はｎエミツタ５とｐベースの突出した部
分40とで等しく接触するようになつている。

次に、カソード電極板101,102は、厚さ約1.0mmのタング
ステン板よりなり、これらの中間に環状の絶縁物130及
びゲート電極板110が具備されている。ゲート電極110と
絶縁物130は相互に接着されており、ゲート電極板110が
移動してカソード電極板101,102に接触するのを防止し
ている。

この実施例では、絶縁物130としてタングステンと膨張
係数の等しいセメント（例えば、商品名「スミセラム」
として知られているもの）を用い、ゲート電極板110と
カソード電極板101とを一体に固着している。

ここで、ゲート電極板110の幅は約1.2mm,厚さは約1.0mm
であり、他方、ゲートリング11の材質は銅で、幅約1.0m
m,厚さ約5.0mmであつて、それぞれ環状をなし、環に沿
つてのゲート電極板の電気抵抗は0.01Ω以下と極めて小
さい。

また、このゲートリング11には、ゲート信号を導入する
外部ゲート端子との電気的連結をはたす目的でゲート・
リード112が低抵抗接触されている。なお、この実施例
では、このゲート・リード112のゲートリング11に対す
る接続が１個所であるが、必要ならば複数個所で接続さ
せることもできる。ゲート抵抗を低減する意味では、む
しろ複数個所接続の方が好ましい。

さて、かかる構成において、技術的に必要な要件は、第
一に、カソード電極板101,102とゲート電極板110がGTO
基体１に加圧接触される場合に、カソード電極部分とゲ
ート電極部分が均等に加圧接触されなければならないこ
とである。

なぜならば、ゲート電極とカソード電極とのいずれかに
偏つて加圧されるような場合があると、接触しない部分
や接触圧の不十分な部分では十分なコンタクトが得られ
ない反面、強く接触された部分では面圧が過剰になり、
電極材料がクリープ現象をおこして劣化し、信頼性を損
ねる危険があるからである。

このため、本実施例では次のように構成してある。ま
ず、第１に、ゲートリング11を絶縁板140と共にカソー
ドポスト100に設けてある溝の中に入れ、ポリイミド樹
脂やセメントなどの絶縁性の接着剤により固着させ、こ
れによりゲートリング11がカソードポスト100の中に埋
込まれた形で一体化されるようにし、このあと、中間電
極板20に接触する面を所定の精度で平面に仕上げてあ
る。

次に、第２として、カソード電極板101,102とゲート電
極板110とを一体化してなる中間電極板20を、その両面
共、所定の精度で平面に仕上げておく。

このようにしておけば、アノードポスト90とカソードポ
スト100により挟持して加圧したとき、GTO基板１には均
等な荷重が与えられ、カソード，ゲートのいずれに対し
ても偏りのない反力が加わり、良好なコンタクトを得る
ことができる。

そして、この結果、局部的な偏荷重によるカソード電極
６のアルミニウム膜につぶれが発生しなくなり、冷熱サ
イクルによる劣化の虞れもなくなるから、長期間にわた
つて高信頼性を得ることができる。

第３図は、更に大容量のGTOサイリスタに本発明を適用
した他の実施例を示す。この実施例では、ｎエミツタ５
の数は約1600本に及び、その放射状配列は幾重にもなつ
ており、ゲートリング11が２重になつたゲートリング11
Aと11Bとで構成されているところが前述の実施例と異な
る。また、これに応じて、カソード電極板101は分割さ
れて２重のカソード電極板101A,101Bに、そしてゲート
電極板110も２重のゲート電極板110A,110Bとなつてお
り、さらに絶縁板140も２重リングの140Aと140Bとなつ
ているものである。

本実施例では、分割されたすべてのｎエミツタにおい
て、それを囲むゲート電極膜とゲート電極板110A,110B
との間の電気抵抗の最大値が、半導体基体の大小によら
ず、ほぼ一様となる。従つて、素子の最大可制御電流は
分割された個々のエミツタの最大可制御電流をエミツタ
の本数分だけ乗じた値となる。

例えば直径70mmの素子では2400Aであり、直径100mmの素
子で、エミツタの数が前者の２倍である素子では、4800
Aの最大可制御電流が得られる。

以上、本発明を特定の実施例により説明したが、本発明
はこれらに限られるものではない。例えば、ゲート電極
板、カソード電極板の金属材料はＷに限ることはなく、
Mo板あるいは、Cu-C複合材料など、半導体基体と熱膨脹
係数が近く、良電導体材料であればどんな材料でもよ
い。

また、ゲート電極板110とカソード電極板101,102の間の
絶縁物130も、前述したセメント材に限られることな
く、ポリイミドフイルム、あるいはガラス材などのいず
れでも、本発明の効果は得られる。また、この絶縁物13
0はカソード電極板又はゲート電極板と固着させなくて
もよい。

更に、ゲート電極の突出部とｎエミツタは必ずしも同一
平面上になくともよい。この場合、ゲート電極板とカソ
ード電極板の高さを半導体基体とそれぞれ密着されるよ
うに調整する必要があることは当然である。

また、半導体装置も、GTOに限定されることはなく、パ
ワートランジスタや静電誘導（電界効果）サイリスタ、
あるいは逆阻止サイリスタなど微細パターンを有する電
力用半導体装置であれば、いずれでも本発明は適用でき
る。

〔発明の効果〕

以上説明したように、本発明によれば、半導体基体に偏
荷重が与えられてしまうのを充分に防止できるから、大
電力用に大形化しても信頼度低下の虞れがなく、大容量
の半導体装置を容易に提供することができる。

具体的にいえば、本発明による半導体装置では、半導体
ペレツト径が70mmのGTOを２トンの加圧力で使用した場
合で10万サイクルのヒートサイクル試験に耐え、直径10
0mmのGTOでも数万サイクルのヒートサイクル試験に耐え
ることが判つており、これらによれば、それぞれ2400A
と4800Aの最大可制御電流を得ることができた。

【図面の簡単な説明】

第１図は本発明の一実施例を示す断面図、第２図は従来
例で（ａ）は半導体基体の平面図，（ｂ）はパツケージ
の断面図、第３図は本発明の他の一実施例で（ａ）は半
導体基体の平面図，（ｂ）はパツケージの断面図であ
る。 １……半導体基体（ペレツト）、２……ｐエミツタ、３
……ｎベース、４……ｐベース、５……ｎエミツタ、６
……カソード電極、７……ゲート電極、８……アノード
電極、90……アノードポスト、100……カソードポス
ト、101,102……カソード電極板、110……ゲート電極
板、130……絶縁物、140……絶縁板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三瓶 勇 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭56−131955（ＪＰ，Ａ) 特開 昭56−130969（ＪＰ，Ａ) 特開 昭57−62562（ＪＰ，Ａ) 特開 昭55−98862（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】多重リング構造の電極配置を有する半導体
   ペレットのゲート電極に対する電気的接続にリング状の
   ゲート接続部材を用い、このゲート接続部材をカソード
   ポストの上記半導体ペレットに対する接触面に絶縁物を
   介して埋込み一体化し、この埋込面を平面状に仕上げた
   上で上記半導体ペレットに圧接するようにした平形半導
   体装置において、 円板状の導電性板状部材からなる内側カソード電極部材
   と、この内側カソード電極部材の外周に同心円状をなし
   て位置する環状の導電性板状部材からなるゲート電極部
   材と、このゲート電極部材の外周に同心円状をなして位
   置する環状の導電性板状部材からなる外側カソード電極
   板部分とを、相互に絶縁物を介して形成した中間電極板
   を用い、 この中間電極板を、上記半導体ペレットと上記カソード
   ポストの圧接面に介在させたことを特徴とする平形半導
   体装置。