JPH0245334B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にその制御電極
の構造の改良に関するものである。

本発明は半導体装置全般に利用できるものであ
るが、説明の都合上、本文ではゲートターンオフ
サイリスタについて説明する。

ゲートターンオフサイリスタは、ゲート、カソ
ード間に逆電流を流すことによつて、主電流を遮
断することができるサイリスタである。このゲー
トターンオフサイリスタのターンオフ時の電流集
中を避け、遮断能力を向上するために、ゲート逆
電流の電流密度の均一化の工夫が必要である。こ
のため大容量ゲートターンオフサイリスタでは、
通常、ストライプ状のカソード電極とこれをとり
囲むように配置したゲート電極とを持つ小容量の
サイリスタを多数個配置した構造となつている。
またゲート電極の取り出しは、比較的面積の広い
取り出し用電極をサイリスタ素子表面に設置し
て、この部分から一括して外部電極への取り出し
を行うのが一般的である。

この取り出し部分の配置方法には大別して、第
１図に示すようにウエハの中央部に配置する方
法、第２図に示すようにウエハの外周部に配置す
る方法、第３図に示すようにウエハの中間部、つ
まりウエハの中央部と外周部との間に配置する方
法、さらに第４図に示すようにこれらの配置方法
を組み合わせて、ウエハの中央部及び中間部に配
置する方法等があるが、電流密度の均一化という
観点から大口径の場合には第３図、第４図の方法
が好ましい。なお図中１はサイリスタエレメン
ト、１ａはリングゲート部分で、この部分１ａに
ゲート電極の取り出し部が配置される。また１ｂ
はカソード領域、１ｃはこれを囲むよう位置する
ゲート領域である。

このようなゲート構造のサイリスタでは、一般
にワイヤボンデイングにより半導体素子のゲート
電極の外部一括取り出し部分（第１図〜第４図の
斜線部分）に直接ワイヤ（通常Al線）を取り付
ける。

第５図は従来のゲートターンオフサイリスタの
組立方法を示す斜視図である。図中、１はサイリ
スタエレメント、２は該エレメント１のリングゲ
ート部分１ａに取付られるボンデイングワイヤ、
３ａ，３ｂはシリコンと近い熱膨張率を有し、ヒ
ートサイクルによる外部電極とシリコンウエハの
擦り合わせを緩和する第２、第１の挿入板、４は
絶縁管、５はシリコンゴム、６はサイリスタエレ
メント１の陽極、７は本ゲートターンオフサイリ
スタの匡体であるセラミツク筒、８はゲートパイ
プ、９は該エレメント１の陰極である。

次に組立方法について説明する。

まず、サイリスタエレメント１のリングゲート
部分１ａにボンデイングワイヤ２をボンデイング
し、挿入板３ａ，３ｂを配置して、シリコンゴム
５によるリングゲート部分１ａのボンデイング部
分の埋め込み、挿入板３ａ，３ｂの位置決め、及
び両挿入板３ａ，３ｂのはり付けを行う。

しかる後、セラミツク筒７に陽極６及びゲート
パイプ８を設けたセラミツクシールに上記組立体
を挿入装着する。そしてボンデイングワイヤ２を
絶縁管４に挿入し、さらに該絶縁管４に挿入した
ボンデイングワイヤ２をゲートパイプ８に通し、
その後陰極９を上記セラミツクシールに挿入装着
して密封する。

このような従来のゲートターンオフサイリスタ
では、組立作業時及び組立後の半導体素子の回転
によつて、ボンデイングワイヤ自体やワイヤのボ
ンデイング部分に機械的ストレスが加わるという
問題がある。また高周波通電時のワイヤの共振効
果による、ストレスによつてワイヤが断線した
り、ボンデイング部分が剥離したり、さらにボン
デイング時の残留ストレスや上述の組立時、及び
組立後に加わるストレスにより半導体素子の特性
が劣下するという問題があつた。さらにボンデイ
ングワイヤと挿入板との接触の回避及び挿入板の
位置決めのために使用されるシリコンゴムは、埋
め込み作業の作業性が悪いものであるといつた
種々の問題もあつた。

本発明はこのような従来のゲートターンオフサ
イリスタの問題点を除去するためになされたもの
で、主電流及び制御電流を引き出す主、及び制御
電極を半導体素子の一主面に加圧接触させる電極
圧接構造を有する半導体装置において、環状の溝
を形成した主電極を有し、該主電極の溝より内
側、及び外側の部分をそれぞれ上記素子主面の中
央部及び周縁部のみに圧接する第１の圧接構造を
設け、さらに上記主電極の溝内に環状のバネを介
して摺動可能に配置した環状の電極支持体を有
し、上記制御電極を該電極支持体により上記素子
主面の中央部、周縁部間の部分にのみ弾性接触さ
せる第２の圧接構造を設けることにより、制御電
流密度の均一化を図るだけでなく、電極構造の信
頼性、及び素子の生産性の向上、さらには構成の
簡略化を図ることができる半導体装置を得ること
を目的とする。

以下本発明の実施例を図について説明する。

第６図は本発明の一実施例によるゲートターン
オフサイリスタの組立方法を説明するための図で
あり、図中第５図と同一符号は同一または相当部
分を示し、１０は制御電極であるゲートリード
で、サイリスタエレメント１との接触部とこれに
つながるワイヤとからなる。１１はアルミナ、四
弗化樹脂等で作られ、該ゲートリード１０を支持
するリング状ゲートリード支持体（電極支持体）
で、その素子主面側の面には等間隔に、つまり中
心角120°隔てて３つの小孔が形成され、該支持体
１１の内部にはゲートリード１０のワイヤを通す
ためのワイヤ通路が形成され、さらにその外周面
には該ワイヤを取り出すためのワイヤ取出開口が
形成されている。また１３は上記ゲートリード支
持体１１を素子側に押圧する波状コイルバネで、
該バネ１３と支持体１１との間には絶縁シート１
２が配設されている。なお、この図ではサイリス
タ素子を第５図とは上下逆に示している。

次に本ゲートターンオフサイリスタの組立方法
について説明する。

まずゲートリード支持体１１の３つの小孔にそ
れぞれゲートリード１０のワイヤを挿入し、上記
ワイヤ通路を通してワイヤ取出開口から取り出
し、その後この取り出したワイヤを絶縁管４に挿
入する。また陰極電極９に形成されたリング状溝
内に上記波状コイルバネ１３を設置し、絶縁シー
ト１２をその上に置き、さらにこの上に上記ゲー
トリード１０等を取付けたゲートリード支持体１
１を載置する。この後ゲートリード１０のワイヤ
部をゲートパイプ８に通してセラミツク筒７の外
部に取り出す。

次に挿入板１３ａ，１３ｂをそれぞれゲートリ
ツド支持体１１の外側、内側に嵌め込んで装着
し、さらにその上にサイリスタエレメント１を載
置し、最後に陽極６をセラミツク筒７に取付けて
サイリスタエレメント１を封止する。

このような本実施例のゲートターンオフサイリ
スタでは、ゲートリード支持体１１及び波状コイ
ルバネ１３によりゲートリード１０の接触部をサ
イリスタエレメント１に加圧接触させるようにし
たので、ゲートリード１０をエレメントタ１に接
続するためのワイヤボンデイングを必要とせず、
ボンデイングに起因する従来のような問題が無い
ばかりでなく、ゲートリード支持板１１によつて
挿入板３ａ，３ｂの位置決めが行われることとな
り、シリコンゴムによる埋め込み作業を無くすこ
とができ、作業性を向上することができる。

また上記ゲートリード支持体１１ではゲートリ
ード１０の接触部を複数分散して配置しているた
め、電流分布の均一性を向上でき、さらに個々の
ゲートリード１０のエレメント１との接触面を比
較的小さくして、ゲートリード１０の圧接に必要
な荷重を最小限に抑えることができる。

つまり、ゲートリード１０の接触部の形状を第
７図に示すようにリング状して、エレメント１の
リングゲート部分１ａ全面に接触させるようにす
ると、接触面積が大きくなり、ゲートリード１０
の圧接に必要な圧接荷重が大きくなり、また第８
図のようにゲートリード１０を１本とした、つま
りサイリスタエレメント１との接触個所を１つと
した場合には、電流分布の均一性が失われるばか
りでなく、ゲート荷重の支持点が偏るため十分な
圧接荷重が得られないという問題もあるが、本発
明ではこのようなゲート加圧に関する問題をすべ
て解決でき、安定でしかも高信頼度の構造を簡単
に得ることができる。

さらにゲート構造を中間リングゲート構造とし
ているため、制御電流密度の均一化の点で優れて
おり、またゲートリード支持体１１が陰極９に対
して上下動可能となつているため、陰極９及びゲ
ートリード１０の圧接力分布を均一にするための
接触面の高精度加工が不要で生産性の点でも優れ
ており、さらにゲートリード支持体１１が陰極９
内に組み込まれているので、構成もコンパクトで
ある。

なお、上記実施例では、ゲートターンオフサイ
リスタについて説明したが、本発明はゲートター
ンオフサイリスタに限定されるものではなく、一
般のサイリスタやトランジスタ、またゲート補助
ターンオフサイリスタ等ほとんど全ての電力用半
導体装置に適用することができる。

また第３図の示すような中間リングゲート構造
のもののみではなく、第２図のような外周リング
ゲート構造や、第４図のような外周リングゲート
構造とセンターゲート構造とを併用したものにも
同様に適用可能である。例えば、ゲート補助ター
ンオフサイリスタや、ダーリントン形トランジス
タのように、センタゲート構造を用いていても、
その外側にさらにリング状の補助ゲートを接続す
る必要があるもの等には特に有効と言える。

さらに上記実施例では、３つのゲートリード１
０をゲートリード支持体１１に等間隔で取付け、
接触面を３個所に分割した、圧接荷重の均一性が
最も良好なものについて説明したが、本発明はこ
れに限定するものではなく、２分割や４分割ある
いはそれ以上の分割も可能であることは言うまで
もない。

また分割された接触部分、つまりゲートリード
１０の接触部の配置は内部パターンが点対称図形
で特に電流分担の不均一性がない場合には、ウエ
ハの中心に対して、等角度に配置することが好ま
しい。たとえば３分割の場合には第６図に示すよ
うに120°毎に配置する。また内部パターンの形状
が不均一で電流分担に不均一性がある場合には、
角接触部分を流れる電流が同一となるよう配置す
る方が好ましい。

以上のように本発明によれば、主電流及び制御
電流を引き出す主、及び制御電極を半導体素子の
一主面に加圧接触させる電極圧接構造を有する半
導体装置において、環状の溝を形成した主電極を
有し、該主電極の溝より内側、及び外側の部分を
それぞれ第１、第２の挿入板を介して上記素子主
面の中央部、及び周縁部にのみ圧接する第１の圧
接構造を設け、さらに上記主電極の溝内に環状の
バネを介して摺動可能に配置した環状の電極支持
体を有し、上記制御電極を該電極支持体により上
記素子主面の中央部、周縁部間の部分にのみ弾性
接触させる第２の圧接構造を設けたので、主、制
御電極と半導体素子との良好な接触を簡単な構成
で実現でき、しかも組立作業を簡単に行うことが
でき、これにより制御電流密度の均一化を図るだ
けでなく、電極構造の信頼性、及び素子の生産性
の向上、さらには構成の簡略化を図ることができ
る半導体装置を得ることができる。

【図面の簡単な説明】

第１図〜第４図はそれぞれ従来の大容量サイリ
スタのゲート構造を示す素子表面パターン図、第
５図は従来のゲートターンオフサイリスタの組立
方法を説明するための斜視図、第６図は本発明の
一実施例によるゲートターンオフサイリスタの組
立方法を説明するための斜視図、第７図、及び第
８図はそれぞれ本実施例とは異なるゲート加圧方
法を示す斜視図である。 １……サイリスタエレメント（半導体素子）、
３ａ，３ｂ……第２、第１の挿入板、６……陽
極、７……セラミツク筒、９……陰極（主電極）、
１０……ゲートリード（制御電極）、１１……ゲ
ートリード支持体、１３……波状コイルバネ。な
お、図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 主電流及び制御電流を引き出す主及び制御電
   極を半導体素子の一主面に加圧接触する電極圧接
   構造を有する半導体装置において、 素子主面の中央部及び周縁部のみに主電極を加
   圧接触させる第１の圧接構造を、環状の溝を形成
   した主電極と、該主電極の溝より内側、及び外側
   の部分と上記素子主面の中央部、及び周縁部との
   間にそれぞれ配設された第１、第２の挿入板とを
   有するものとし、 素子主面の中央部、周縁部間の領域のみに制御
   電極を圧接する第２の圧接構造を、上記主電極の
   溝内に配設され素子主面の圧接面に制御電極の接
   触部を有する上下動可能な環状の電極支持体と、
   上記主電極の溝内に配設され該支持体を素子主面
   側に押圧する環状のバネとから構成したことを特
   徴とする半導体装置。 ２ 上記制御電極は３つの接触部を有するもので
   あることを特徴とする特許請求の範囲第１項記載
   の半導体装置。 ３ 上記制御電極の接触部を円周状に配置したこ
   とを特徴とする特許請求の範囲第１項または第２
   項記載の半導体装置。 ４ 上記制御電極の接触部を等間隔で配置したこ
   とを特徴とする特許請求の範囲第１項ないし第３
   項のいずれかに記載の半導体装置。