JPS62155564A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JPS62155564A
JPS62155564A JP27553186A JP27553186A JPS62155564A JP S62155564 A JPS62155564 A JP S62155564A JP 27553186 A JP27553186 A JP 27553186A JP 27553186 A JP27553186 A JP 27553186A JP S62155564 A JPS62155564 A JP S62155564A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
semiconductor
semiconductor element
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27553186A
Other languages
English (en)
Inventor
ドミニク・アンソニー・クサノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS62155564A publication Critical patent/JPS62155564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308Gate electrodes for thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738Semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • H01L23/4926Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、動作中かなりの熱を発生する電力用半導体装
置に関し、特に、1つ以上の半導体ヒートシンク電極を
通常の半導体素子の基板に永久的に結合した集積構造に
関する。
従来技術 周知のサイリスクおよびダイオードは典型的には金属パ
ッケージ内に多くのプレート、スペーサおよびリングと
ともに組み立てられている。パッケージは、内部の部品
に大きな圧力を加えて部品間の電気的接触を維持するよ
うに構成されている。
典型的な直径50mmのサイリスタでは、シリコン・ウ
ェーハの一方の側に合金結合されたタングステンまたは
モリブデンの厚い板を使用し、反対の側に結合しない第
2のタングステンまたはモリブデンの板を使用している
。典型的には、3端子半導体装置の場合または半導体装
置の一部を電気的に隔離する必要がある場合、電極とし
てリング状の板が用いられている。通常、半導体装置の
構造全体にわたって乾いた界面が用いられており、この
ため極めて高い締め付は力が装置を動作するために必要
とされている。この構造は重くかつ大きく、製造上高価
である。これらの装置を効率よく動作させるためには特
別な冷却機構が必要である。
更に、これらのパッケージは直径が75mn+以上の電
力用半導体装置には容易に適用することができない。米
国特許第4129243号は電力用半導体装置用の従来
のハウジングの例が開示されている。
発明の概要 本発明は1縮退的(こ(degenerately) 
 ドープされた高導電性の半導体電極を、基板として作
用する通常の電力用半導体素子の少なくとも1つの表面
たとえばアノード表面に永久的に結合した改良電力用半
導体装置を提供する。半導体電極は、基板すなわち通常
の半導体素子に取り付けられたとき、半導体素子の端子
と低抵抗の電気的接触部を形成し、また熱伝導率の高い
ヒートシンクとして作用して、大量の熱が発生しても十
分に熱を放散して半導体素子の熱による損傷を防止する
。以下、この半導体電極を半導体ヒートシンク電極また
は単に電極とも呼ぶ。好適実施例においては、半導体ヒ
ートシンク電極および半導体素子は両者ともシリコンか
ら形成される。本発明は、特に、以下に説明するように
、凹んだゲート構造を持つ半導体素子に適用できる。
半導体ヒートシンク電極は基板すなわち通常の半導体素
子の熱膨張係数とほぼ同じ熱膨張係数を有するようにす
ることができる。半導体ヒートシンク電極はこの電極と
半導体素子との間の滑りまたはクリープを防止するため
に硬質合金結合によって半導体素子に取り付けることが
できる。アルミニウム・シリコン共融結合部を形成する
ことにより、低抵抗の電気的接続を形成するとともに、
半導体素子から半導体ヒートシンク電極への熱の流れに
対する無視し1′7る程の障壁を形成することができる
。通常の半導体素子と接触していない側の半導体ヒート
シンク電極の表面は、この電極から熱を放散するための
付加的な構造に容易に接合また接触させることができる
。基板(半導体素子)および半導体ヒートシンク電極間
の共融結合部を形成するには、例えば基板の一方の表面
および電極の一方の表面を約O,Sミル以下の厚さを有
するアルミニウム層で被覆する。次いで、2つの被覆さ
れた表面を互いに隣接して配置してサンドイッチ構造を
形成し、これを水素雰囲気中において約580℃の温度
で加熱することにより、両表面間に共融結合部か形成さ
れる。アルミニウム層は、例えば、スパッタリング法ま
たは真空蒸着法によって形成することができる。第2の
縮退的にドープされた半導体ヒートシンク電極を同様に
同じ技術によって半導体素子すなわち基板の反対側の第
2の表面に設けることができる。
半導体ヒートシンク電極を基板に取り付ける前または取
り付けた後に、付加的なより大きなヒートシンクおよび
外部金属電極を軟質はんだまたはエポキシ接着剤によっ
て半導体ヒートシンク電極に取り付けることができる。
一実施例においては、半導体ヒートシンク電極は半導体
素子の全表面を覆わないように設けられ、パッシベーシ
ョン層を半導体素子の表面および電極の隣接表面に設け
て、電極の内側の半導体素子の露出表面を特徴する特許
性があると考えられる本発明の特徴は特許請求の範囲に
記載しである。しかしながら、構成および動作方法につ
いての本発明自身は別の目的、特徴および利点とともに
添付図面を参照した以下の説明からより良く理解されよ
う。
好適実施例の説明 先ず、第1図を参照すると、本発明による電力用半導体
装置10の分解断面図が示されている。
この電力用半導体装置10は、基板部材12として表わ
した通常の半導体素子を含むとともに、この基板に取り
付けられる第1および第2の半導体ヒートシンク電極1
4および16を含む。この通常の半導体素子12は多く
の相異なる電力素子を有するものであってよいが、図示
の例では、この半導体素子12は凹んだゲート構造を有
するもので、これは例えばシリコン・ウェーハに形成さ
れたエツジ・ゲート型シリコン電力サイリスクである。
この半導体素子の構造は以下に説明する第3図から一層
明らかになるであろう。特に、ゲート電極はインボリュ
ート形の構造を有する。第1図に示す基板すなわち通常
の半導体素子12は下側の第1の表面18および上側の
第2の表面20を有する。上述のシリコン電力用サイリ
スクの例では、はぼ平坦なアノード端子22のような第
1の端子か半導体素子12の第1の表面18に形成され
、第2および第3の端子24および25が半導体素子の
第2の表面20に形成されている。図示の凹んだインボ
リュート形のゲート構造を有する電力用サイリスタの例
では、第2の端子24は複数のメサ形カソードとして表
わされ、第3の端子25は複数の凹んだゲートとして表
わされている。
このカソード端子24は、はぼ平坦な表面29とほぼ円
筒状の内壁30および外壁32とを有する凹んでいない
領域26として示されている。円形状のカソード端子2
4およびゲート端子または電極2はそれぞれ互いの境界
を周方向に限定していると考えられる。
第1図に示すように、第1および第2の半導体ヒートシ
ンク電極14および16は、半導体素子12の第1およ
び第2の表面18および20にそれぞれ接合または接触
するための表面を有するほぼ平坦な半導体ウェーハとし
て形成されている。
半導体素子12の第1および第2の表面18および20
に凹凸がある場合、対応する電極には上記表面と合わさ
って接触するように上記凹凸とは反対の凹凸を設けるこ
とができる。第1の半導体ヒートシンク電極14は典型
的にはほぼ平坦な第1および第2の表面50および52
を有している。
第1の表面50は半導体素子(基板)12とほぼ同一の
広がりを有し、特に半導体素子12のほぼ平坦な第1の
端子すなわちアノード端子22の下側表面全体と実質的
に合わさるように形成される。
図示の典型的な例では、第2の半導体ヒートシンク電極
16もまたほぼ平坦であり、第1および第2のほぼ平坦
な表面56および58を有する。
第1の表面56は、半導体素子12の第2の表面20上
に配設されている第2の端子すなわちカソード端子24
の表面29全体と実質的に合わさるように形成されてい
る。図示の例においては、第2の電極16はカソード端
子24とのみ電気的に接触し、ゲート電極25とは電気
的に接触しない。
図示の実施例における第2の電極16は通常の半導体素
子12の広がりより小さい広がりを有し、半導体素子1
2の第2の表面20の全体を覆わない。図示の例では、
半導体素子12の周囲の露出したゲート電極25の部分
に直ちに直接アクセスできるようになっている。図示し
ないが、ゲート電極が中央電極を有するインボリュート
形ゲートとして構成されている場合には、第2の電極1
6は基板(半導体素子)と同じ広がりを有するように形
成して、例えば中央のゲート電極にアクセスして適切な
接続が行えるようにするための中央開口部を設けること
ができる。後で説明するように、半導体ヒートシンク電
極によって覆われていない半導体素子の端子の部分はパ
ッシベーション層によって封止することができる。
第1および第2の電極14および16の各々は、通常の
半導体素子12を含む基板の膨張係数とほぼ同じ膨張係
数を有する縮退的にドープされた高導電性の半導体材料
から作るのが好ましい。また、電極14および16は低
価格の単結晶質、多品質または多結晶シリコンのような
縮退的にドープされた多結晶半導体材料から作るのが好
ましい。シリコン半導体素子を使用した図示の実施例に
おいては、電極14および16はシリコン・ウェーハか
ら形成される。また、第1および第2の電極14および
16はそれぞれ厚さT2およびT3を有し、これらの厚
さは通常の半導体素子12の基板の厚さT1より小さい
のが好ましい。
典型的な例においては、半導体素子12の基板は厚さが
30乃至50ミルの範囲であり、第1および第2の半導
体ヒートシンク電極は厚さが20乃至40ミルの範囲で
ある。典型的には、半導体素子12の基板の半径は約3
インチ以上である。
ここに説明する実施例の改良された半導体装置は大電力
用装置として、または逆バイアス状態において数千ボル
ト、典型的には2000乃至6000ボルトの範囲の電
圧を阻止することができる装     置として好適に
構成することができる。
第1および第2の電極14および16はそれぞれ、例え
ば硬質合金または共融結合によって電力用半導体素子1
2の端子表面に永久的に取り付けることか好ましい。ア
ルミニウム・シリコン共融結合により、シリコンの第1
および第2の電極14および16をそれぞれ半導体素子
12の第1および第2の表面18および20に、これら
の電極と半導体素子12の基板との間に滑りまたはクリ
ープが生じないようにして取り付は固定できることがわ
かった。
第1および第2の電極14および16と第1および第2
の半導体素子表面18および20との間にアルミニウム
共融結合を形成するためには通常次のステップが実施さ
れる。まず最初に、半導体素子12と電極14および1
6の接合しようとする各表面をアルミニウムの薄い膜ま
たは層60で、好ましくは0,1乃至0.5ミルの範囲
の厚さに被覆する。このアルミニウム層は、例えば真空
蒸着法またはスパッタリング法によって形成することが
できる。
次に、半導体素子および半導体ヒートシンク電極のアル
ミニウムで被覆された対応する表面を合わせる。図示の
例においては、第2の電極16、半導体素子12および
第1の電極14からなる3層サンドイッチ構造が形成さ
れる。それから、このサンドイッチ構造を例えば水素雰
囲気中において500℃乃至700℃の範囲の温度で3
0分間加熱して、半導体素子12と電極14および16
との間に共融結合部を形成する。全ての結合は、半導体
材料中に望ましくない不純物が拡散して半導体素子12
が劣化することを防止するために700℃以下の温度で
行なうのが好ましい。
第2図に示すように、電極14および16と基板すなわ
ち半導体素子12の間に適当な結合部が形成されると、
半導体装置lOは半導体電極14、半導体素子(基板)
12および半導体電極16から成る3層構造を有する単
一パッケージ、上述の例ではシリコンの電極14、シリ
コンの半導体素子(基板)12およびシリコンの電極1
6から成る3層構造を有する単一パッケージを構成する
また、これらの半導体電極14および工6は、半導体素
子12と外部端子との間の低抵抗の電気的接続部を形成
するのに加えて、電極14および16の熱膨張係数が半
導体素子12の熱膨張係数と実質的に整合しているので
、半導体素子に加わる熱応力を低減するように作用する
。更に、電極14および16は半導体索子12からの熱
を容易に吸収し、電極14および16の間にはさまれた
通常の半導体素子12から成る半導体装置からの熱の放
散を高める。従って、このようにパッケージされた半導
体素子12は発生した熱を容易に放散することによって
熱サージに一層良く耐えることができる。というのは、
とりわけ共融結合部が本質的に無視し得る熱障壁を構成
するためであり、これにより半導体素子12からの熱を
8.3ミリ秒以下の時間内に約30ミルの深さまで電極
14および16の中へ容易に伝達することができ、この
ため半導体素子が通常60Hzの動作における各半サイ
クルの電流/電力サージによって損傷を受けることが防
止される。
第2図に示すように、付加的な外部ヒートシンク(75
)を電極14および16の一方または両方に取り付ける
ことができる。図示の実施例では、付加的なヒートシン
ク75が第2の電極16の第2の表面58にのみ設けら
れている。この一層大きなヒートシンク75は流体冷却
することができる。外部端子80.82および88が半
導体素子12のアノード、カソードおよびゲート端子に
それぞれ設けられている。エポキシ、軟質はんだ、また
は他の低温結合技術を使用して、ヒートシンク75また
は外部端子80および82を適当な電極14または16
に取り付けることにより、電極   −14および16
と半導体素子12との間に前に形成した共融結合部がそ
こなわれないようにする。
代りに、ヒートシンク75および外部端子80は高温結
合によって取り付けることもできる。しかしながら、こ
の場合、半導体素子12に熱により不純物が入り込むこ
とによって生じる恐れのある半導体素子の汚染を防止す
るためにこの高温結合は電極14および16と半導体素
子12との間に共融結合を形成する前に行なうことが好
ましい。
代りに、大きなアルミニウムまたは銅の放熱部75を、
例えばガリウム層を使用した液体金属境界によって半導
体装置に取り付けることもできる。
電極14および16は半導体素子12に永久的に結合さ
れて、これらの電極が覆っている素子12の表面を実質
的に気密封止する。また、電極16によって覆われてい
ないで、電極16の外に延在している表面20の部分の
ような半導体素子の縁領域85は、半導体素子を密封す
るためにパッシベーション層90によって封止すること
ができる。電極16の外に延在しているゲート電極25
の一部を含む縁領域85はゲート電極25に外部端子8
8を接続し、また室温硬化シリコン(RTV)のような
適当なパッシベーション材料90、または二酸化シリコ
ンのような半導体酸化物で覆うことができる。このパッ
シベーション材料90は半導体素子12の露出する全て
の表面および電極の隣接する表面28を覆って封止する
。図示の例においては、パッシベーション材料90は表
面20、ゲート電極25の表面および電極16の隣接す
る表面28を覆って封止することができる。
図示の例においては、パッシベーション層90はカソー
ド端子24、ゲート電極25および半導体ヒートシンク
電極16の隣接した縁部の表面28の全周囲を覆い、電
極1\6に接する半導体素子12の表面20の部分を封
止することが好ましい。
第3図は本発明に従ってパッケージした半導体装置10
の一部破断した平面図である。第2の電極16は第1図
に示すように基板すなわち半導体索子12の表面20に
固定されている。図示の例においては、半導体素子12
は上側の表面2o上にインボリュート形構造のゲートお
よびカソード電極25および24ををするサイリスタで
ある。
第2図および第3図に示すように、縁部のゲート外部端
子88は二酸化シリコンのような自然酸化物の層90を
通過してこの層内に封止されている。
カソード外部端子82は第3図には示されていない。第
1の電極14は下方から半導体素子12を支持している
。第1および第2の電極14および16は酸化物層90
と共に半導体素子12に対して気密封止した半導体パッ
ケージを形成する。大きなヒートシンク75は第3図に
は示していない。
本技術分野に専門知識を有する者にとっては半導体素子
12ならびに電極14および16が他の種々の形状を取
り得ることは明らがであろう。特に、2つ以上の半導体
ヒートシンク電極を低温結合によって取り付けることが
でき、更に、1つの電極で半導体素子の表面の一部分の
みを覆い、残りの表面部分を1つ以上の他の電極で覆う
ようにすることができることが理解されよう。
本発明を好適実施例に関して図示し説明したが、本技術
分野に専門知識を有する者にとっては本発明の精神およ
び範囲から逸脱することなく種々の修正、変更、変形、
置換等を行い得ることが理解されよう。従って、本発明
は特許請求の範囲によって限定されるものである。
【図面の簡単な説明】
第1図は本発明による半導体装置の分解断面図であり、 第2図は本発明による組立て後の装置の断面図であり、 第3図は第1図および第2図の構造に用いることのでき
るエツジ・ゲート型電力用サイリスタの一部破断乎面図
である。 10・・・電力用半導体装置、12・・・半導体素子、
14・・・第1の半導体ヒートシンク電極、16・・・
第2の半導体ヒートシンク電極、22・・・第1の端子
、24・・・第2の端子、25・・・第3の端子、60
・・・アルミニウム層、75・・・ヒートシンク。

Claims (1)

  1. 【特許請求の範囲】 1、実質的に平坦な半導体ウェーハとして形成された電
    力用半導体素子と、 第1および第2の表面を有する実質的に平坦な半導体ウ
    ェーハとして形成された縮退的にドープされた半導体ヒ
    ートシンク電極であって、該電極の前記第1および第2
    の表面の一方が前記半導体素子の第1のほぼ平坦な表面
    に対応して接触するように構成されている半導体ヒート
    シンク電極と、前記電極を前記半導体素子のウェーハの
    前記対応する表面に取り付ける低抵抗の熱伝導性の結合
    部と、 を有することを特徴とする電力用半導体装置。 2、特許請求の範囲第1項記載の電力用半導体装置にお
    いて、前記半導体素子のウェーハおよび前記電極のウェ
    ーハがシリコン・ウェーハである電力用半導体装置。 3、特許請求の範囲第2項記載の電力用半導体装置にお
    いて、前記電極の少なくとも1つの表面がアルミニウム
    で被覆され、前記半導体素子の少なくとも1つの表面が
    アルミニウムで被覆されている電力用半導体装置。 4、特許請求の範囲第1項記載の電力用半導体装置にお
    いて、前記電極がアルミニウム共融結合によって前記半
    導体素子に取り付けられている電力用半導体装置。 5、特許請求の範囲第1項記載の電力用半導体装置にお
    いて、前記半導体素子の一方の表面が少なくとも1つの
    凹んだ端子を含んでいる電力用半導体装置。 6、特許請求の範囲第1項記載の電力用半導体装置にお
    いて、前記半導体素子がシリコン素子であり、前記電極
    が低価格の結晶質シリコン電極である電力用半導体装置
    。 7、特許請求の範囲第1項記載の電力用半導体装置にお
    いて、前記電極の熱膨張係数が前記半導体素子のウェー
    ハの熱膨張係数にほぼ等しい電力用半導体装置。 8、特許請求の範囲第1項記載の電力用半導体装置にお
    いて、少なくとも1つの大きなヒートシンクが前記半導
    体ヒートシンク電極の前記第1および第2の表面の他方
    に取り付けられている電力用半導体装置。 9、特許請求の範囲第2項記載の電力用半導体装置にお
    いて、別の縮退的にドープされた半導体ヒートシンク電
    極が前記半導体素子の第2の表面に取り付けられている
    電力用半導体装置。 10、特許請求の範囲第1項記載の電力用半導体装置に
    おいて、前記半導体素子の前記第1の表面内、前記電極
    によって覆われていない部分が露出しており、パシベー
    ション層が前記半導体素子の前記露出した表面部分およ
    び前記電極の隣接部分を覆って前記半導体素子を封止し
    ている電力用半導体装置。 11、半導体装置を形成する方法において、半導体素子
    および半導体電極の対応する表面の各々をアルミニウム
    で被覆し、 前記アルミニウムで被覆した前記半導体素子の表面を前
    記アルミニウムで被覆した前記電極の表面に隣接して配
    置し、 水素雰囲気中において500℃以上の温度で前記アルミ
    ニウムで被覆した隣接した両表面を加熱することによっ
    て該両表面間に共融結合部を形成する工程を有すること
    を特徴とする半導体装置の形成方法。 12、特許請求の範囲第11項記載の半導体装置の形成
    方法において、前記アルミニウムの被覆が約0.5ミル
    の厚さである半導体装置の形成方法。 13、特許請求の範囲第11項記載の半導体装置の形成
    方法において、前記アルミニウムの被覆がスパッタリン
    グ法によって形成される半導体装置の形成方法。 14、特許請求の範囲第11項記載の半導体装置の形成
    方法において、前記アルミニウムの被覆が真空蒸着法に
    よって形成される半導体装置の形成方法。 15、特許請求の範囲第11項記載の半導体装置の形成
    方法において、第2のシリコンの半導体電極を前記半導
    体素子の第2の実質的に平坦な表面に取り付ける工程を
    含む半導体装置の形成方法。 16、特許請求の範囲第11項記載の半導体装置の形成
    方法において、前記半導体素子の前記電極にヒートシン
    クをエポキシ接着剤によって取り付ける工程を含む半導
    体装置の形成方法。 17、特許請求の範囲第16項記載の半導体装置の形成
    方法において、前記ヒートシンクを前記電極に取り付け
    る前記工程が前記電極を前記半導体素子に取り付ける工
    程の後に行なわれる半導体装置の形成方法。
JP27553186A 1985-11-21 1986-11-20 電力用半導体装置 Pending JPS62155564A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80025185A 1985-11-21 1985-11-21
US800251 2004-03-12

Publications (1)

Publication Number Publication Date
JPS62155564A true JPS62155564A (ja) 1987-07-10

Family

ID=25177894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27553186A Pending JPS62155564A (ja) 1985-11-21 1986-11-20 電力用半導体装置

Country Status (2)

Country Link
EP (1) EP0224141A3 (ja)
JP (1) JPS62155564A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152464U (ja) * 1986-03-19 1987-09-28

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3781861T2 (de) * 1986-10-27 1993-04-01 Electric Power Res Inst Herstellung einer mehrschichtigen leistungshalbleiterschaltung mit mehrfachen parallelen kontaktfingern.
GB2246472A (en) * 1988-08-23 1992-01-29 Nobuo Mikoshiba Cooling semiconductor devices
GB2246471B (en) * 1988-08-23 1993-07-28 Nobuo Mikoshiba Cooling semiconductor devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2378354A1 (fr) * 1977-01-19 1978-08-18 Alsthom Atlantique Procede de fabrication de semiconducteurs de puissance a contacts presses
JPS603776B2 (ja) * 1977-06-03 1985-01-30 株式会社日立製作所 半導体素子
US4373255A (en) * 1979-06-19 1983-02-15 The United States Of America As Represented By The Secretary Of The Air Force Method of making oxide passivated mesa epitaxial diodes with integral plated heat sink
EP0042693B1 (en) * 1980-06-21 1985-03-27 LUCAS INDUSTRIES public limited company Semi-conductor power device assembly and method of manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152464U (ja) * 1986-03-19 1987-09-28

Also Published As

Publication number Publication date
EP0224141A2 (en) 1987-06-03
EP0224141A3 (en) 1989-06-14

Similar Documents

Publication Publication Date Title
US5635427A (en) Method for assembling a pressure contact semiconductor device in a flat package
US3609471A (en) Semiconductor device with thermally conductive dielectric barrier
US4670771A (en) Rectifier module
US5577656A (en) Method of packaging a semiconductor device
GB2039144A (en) Semiconductor housing
JPH0888240A (ja) 圧接型半導体装置
JP2001102400A (ja) 電気機器およびその製造方法
WO2005024941A1 (ja) 半導体装置
JPH06188411A (ja) カットオフ可能な高出力半導体素子
US3736474A (en) Solderless semiconductor devices
JPH0263300B2 (ja)
US3654529A (en) Loose contact press pack
JPS61166051A (ja) 樹脂封止型半導体装置
US3280384A (en) Encapsuled semiconductor device with lapped surface connector
US3599057A (en) Semiconductor device with a resilient lead construction
JPS62155564A (ja) 電力用半導体装置
US3581163A (en) High-current semiconductor rectifier assemblies
JPS6149446A (ja) 樹脂封止型半導体装置
JP7203214B2 (ja) 浮動性実装を有する電力半導体装置
US4414562A (en) Semiconductor heat sink assembly including thermally responsive means for increasing compression as the temperature of said assembly increases
US3961350A (en) Method and chip configuration of high temperature pressure contact packaging of Schottky barrier diodes
JP3226082B2 (ja) 半導体装置
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JP3522975B2 (ja) 半導体装置
JP2002158322A (ja) 半導体モジュール