JPS58148433A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58148433A JPS58148433A JP3199682A JP3199682A JPS58148433A JP S58148433 A JPS58148433 A JP S58148433A JP 3199682 A JP3199682 A JP 3199682A JP 3199682 A JP3199682 A JP 3199682A JP S58148433 A JPS58148433 A JP S58148433A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- conductors
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は制御電極を改良した半導体装置に関するもので
ある。
ある。
本発明は半導体装置全般に利用できるものであるが説明
の都合上９本文ではゲートターンオアサイリスタについ
て説明するものとする。ゲートターンオフサイリスタは
、ゲート、カソード間に逆電流を流すことによって、主
電流を遮断することができるサイリスタである。このゲ
ートターンオフサイリスタのターンオフ時の亀流果中を
さけ。
の都合上９本文ではゲートターンオアサイリスタについ
て説明するものとする。ゲートターンオフサイリスタは
、ゲート、カソード間に逆電流を流すことによって、主
電流を遮断することができるサイリスタである。このゲ
ートターンオフサイリスタのターンオフ時の亀流果中を
さけ。
遮断能力を向上する為に、ゲート逆電流の電流密度の均
一化の工夫が必要である。大容量ゲートターンオフサイ
リスタは通常、ストライプ状のカソード電極とこれをと
り囲む様に配置したゲート電極を持つ、小容鳳のサイリ
スクを多数個配置した構造となっているが、ゲートを極
の取り出しは。
一化の工夫が必要である。大容量ゲートターンオフサイ
リスタは通常、ストライプ状のカソード電極とこれをと
り囲む様に配置したゲート電極を持つ、小容鳳のサイリ
スクを多数個配置した構造となっているが、ゲートを極
の取り出しは。
比較的面積の広い取り出し用の電極を設置してこの部分
から一括して外部電極への接続を行うことが常である。
から一括して外部電極への接続を行うことが常である。
この取り出し部分の配置には大別して第１図に示すよう
にウエノ１の中央に配置する方法、第２図に示すように
ウエノ〜の外周に配置する方法、第８図に示すようにウ
ェハの中間に配置する方法、第４図に示すようにこれら
の複合された方法等があるが、＊流密度の均一化という
観点から大口径の場合には第８図、第４図の方法が好ま
しいと言える。
にウエノ１の中央に配置する方法、第２図に示すように
ウエノ〜の外周に配置する方法、第８図に示すようにウ
ェハの中間に配置する方法、第４図に示すようにこれら
の複合された方法等があるが、＊流密度の均一化という
観点から大口径の場合には第８図、第４図の方法が好ま
しいと言える。
このようなゲート構造のサイリスタでは、一般にワイヤ
ボンディングにより半導体素子のゲート電極の外部一括
取り出し部分（第１図〜第４図の斜線部分）に直接ワイ
ヤ（通常Ａ１線）を取り第６図は従来のデートターンオ
フサイリスクの組立方法を示すスケッチ図である。図中
、（１）は、サイリスクエレメント、（２）はボンディ
ングワイヤ、（８ａ）（８ｂ）はシリコンと近い熱膨張
率を有し、ヒートサイクルによる外部電極とシリコンウ
ニｌ）のこすり合わせを緩和する挿入板、（４）は絶縁
管、（５）はシリコンゴム、（６）は陽極、（７）はセ
ラミック筒、（８）はゲートパイプ、（９ンは陰極であ
る。
ボンディングにより半導体素子のゲート電極の外部一括
取り出し部分（第１図〜第４図の斜線部分）に直接ワイ
ヤ（通常Ａ１線）を取り第６図は従来のデートターンオ
フサイリスクの組立方法を示すスケッチ図である。図中
、（１）は、サイリスクエレメント、（２）はボンディ
ングワイヤ、（８ａ）（８ｂ）はシリコンと近い熱膨張
率を有し、ヒートサイクルによる外部電極とシリコンウ
ニｌ）のこすり合わせを緩和する挿入板、（４）は絶縁
管、（５）はシリコンゴム、（６）は陽極、（７）はセ
ラミック筒、（８）はゲートパイプ、（９ンは陰極であ
る。
組み立て方法は以下の通りである。まず、サイリスクエ
レメント（１）のリングゲート部分（Ｘａ）にボンディ
ングワイヤ（２）をボンディングし、挿入板−）ト部分
（１ａ）のボンディング部分の埋め込み、及び押入板（
ａｍ）（ａｂ）の位１１訣め、はりっけを行う。しかる
後、セラミック筒（７）に１ｍ ｍ （６）及びゲート
パイプ（８）を設けたセラミックシールに上記組立てた
ものを挿入する。ボンディングワイヤ（２）には絶縁管
（４ンを挿入しゲートパイプ（８）に絶縁管（４）を挿
入したボンディングワイヤを通し、しかる後陰極（９）
を前記セラミックシールに挿入し、密封する。このよう
な従来のゲートターンオフサイリスタでは９組立作業時
及び１組立後の半導体素子の回転運動によって、ボンデ
ィングワイヤ自体やワイヤのボンディング部分に機械的
ストレスが加わること、為。
レメント（１）のリングゲート部分（Ｘａ）にボンディ
ングワイヤ（２）をボンディングし、挿入板−）ト部分
（１ａ）のボンディング部分の埋め込み、及び押入板（
ａｍ）（ａｂ）の位１１訣め、はりっけを行う。しかる
後、セラミック筒（７）に１ｍ ｍ （６）及びゲート
パイプ（８）を設けたセラミックシールに上記組立てた
ものを挿入する。ボンディングワイヤ（２）には絶縁管
（４ンを挿入しゲートパイプ（８）に絶縁管（４）を挿
入したボンディングワイヤを通し、しかる後陰極（９）
を前記セラミックシールに挿入し、密封する。このよう
な従来のゲートターンオフサイリスタでは９組立作業時
及び１組立後の半導体素子の回転運動によって、ボンデ
ィングワイヤ自体やワイヤのボンディング部分に機械的
ストレスが加わること、為。
又、高周波通電時のワイヤの共振効果にぼる。ストレス
によって、ワイヤの切断や、ボンディング部分の［ｉが
生じること、ポンディング時の残留ストレスや前述の組
立時、及び組立後に加わるストレスにまる半導体素子の
特性劣化、ボンディングワイヤと挿入板との接触をさけ
ると共に挿入板の位置決めの為に使用されるシリコンゴ
ムは埋め込みの作業の２作業性が患いこと１等の程々の
画一がａｂ つすこ 。
によって、ワイヤの切断や、ボンディング部分の［ｉが
生じること、ポンディング時の残留ストレスや前述の組
立時、及び組立後に加わるストレスにまる半導体素子の
特性劣化、ボンディングワイヤと挿入板との接触をさけ
ると共に挿入板の位置決めの為に使用されるシリコンゴ
ムは埋め込みの作業の２作業性が患いこと１等の程々の
画一がａｂ つすこ 。
本発明は上記従来のゲートターンオフサイリスクの欠点
を取除くためになさｎたものであり、第２の領域の表面
に加圧接触する複数の導体と、この導体の前記第２領域
表面との接触端部を支持すると共にこの導体を案内する
導体支持体とを備え。
を取除くためになさｎたものであり、第２の領域の表面
に加圧接触する複数の導体と、この導体の前記第２領域
表面との接触端部を支持すると共にこの導体を案内する
導体支持体とを備え。
前記導体の前記第２領域表面への接触が良好で組立の作
業性が良い半導体装置を提供するものである。
業性が良い半導体装置を提供するものである。
第６図は本発明一実施例のゲートターンオフサイリスタ
の組み立て方法を示すスケッチ図である。
の組み立て方法を示すスケッチ図である。
図中四はゲートリード、（ロ）はアルミナ、四弗化樹脂
等で作られたゲートリード支持体、（ロ）は絶縁シート
、（２）は波状バネである。
等で作られたゲートリード支持体、（ロ）は絶縁シート
、（２）は波状バネである。
組み立て方法は以下の通りである。先ず、ゲートリード
支持体０旧と８本のゲートリード＜ＩＱを通し。
支持体０旧と８本のゲートリード＜ＩＱを通し。
この８本のゲートリードを絶縁管（４）に挿入する。
陰極（９）に波状コイル（２）を設置し絶縁シート四を
置いて、この上にゲートリード（ｌ［＞ 、ゲートリー
ド支持体（ロ）、絶縁！（４）からなるものを載置する
。ゲートリード員はゲートパイプ（８）に挿入する。し
かる後、挿入板（８ｍ）、（８ｂ）をそれぞれゲートリ
ード支持体（ロ）の外壁、及び内壁に合うようにこの上
に載置しさらにその上に半導体素子（１）を載置し、こ
の半導体素子（１）をセラミック筒（７）に−極（６）
を取り付けることにより密封する。
置いて、この上にゲートリード（ｌ［＞ 、ゲートリー
ド支持体（ロ）、絶縁！（４）からなるものを載置する
。ゲートリード員はゲートパイプ（８）に挿入する。し
かる後、挿入板（８ｍ）、（８ｂ）をそれぞれゲートリ
ード支持体（ロ）の外壁、及び内壁に合うようにこの上
に載置しさらにその上に半導体素子（１）を載置し、こ
の半導体素子（１）をセラミック筒（７）に−極（６）
を取り付けることにより密封する。
このようなゲートターンオフサイリスタではワイヤボン
ディングを使用しないのでボンディング番こ起因する前
述のような問題が無いばかりでなし。
ディングを使用しないのでボンディング番こ起因する前
述のような問題が無いばかりでなし。
挿入板（８ｍ）、（８ｂ）の位置決めもゲートリード支
持体Ｑｐによって行われるので、前記従来のゲートター
ンオフサイリスタのようにシリコンゴムによる埋め込み
を行う必要がなく１作業性も向上する。
持体Ｑｐによって行われるので、前記従来のゲートター
ンオフサイリスタのようにシリコンゴムによる埋め込み
を行う必要がなく１作業性も向上する。
又、ゲートリードを複数本便用し分散配置しているので
、＊流分布の均一性が良く、さらに個々のゲートリード
の半導体素子との接触面を比較的小さくできるので、ケ
ートリードの加圧に必要な荷重も最小限におさえること
ができる、即ち、ゲートリードの形状を第７図のように
リング状にすると接ＷＭ＠槓が大きくなる為ゲート加圧
に必要な圧接荷重が大きくなりすぎる。又、第８図のよ
うにゲートリードを１本のみ用いた場合は、１！Ｉｔ流
分布の均一性が失われるばかりでなく、ゲート荷重の支
持点がかたよる為に十分な圧接加重が得られないという
ような問題もある。本発明によれば、このようなゲート
加圧に関する問題も全て解消でき。
、＊流分布の均一性が良く、さらに個々のゲートリード
の半導体素子との接触面を比較的小さくできるので、ケ
ートリードの加圧に必要な荷重も最小限におさえること
ができる、即ち、ゲートリードの形状を第７図のように
リング状にすると接ＷＭ＠槓が大きくなる為ゲート加圧
に必要な圧接荷重が大きくなりすぎる。又、第８図のよ
うにゲートリードを１本のみ用いた場合は、１！Ｉｔ流
分布の均一性が失われるばかりでなく、ゲート荷重の支
持点がかたよる為に十分な圧接加重が得られないという
ような問題もある。本発明によれば、このようなゲート
加圧に関する問題も全て解消でき。
安定でしかも高信頼度の構造を６易に得ることができる
のである。
のである。
以上、ゲートターンオフサイリスタについて説明したが
１本発明は、ゲートターンオフサイリスタに限定される
ものではなく一般のサイリスタやトランジスタ、ゲート
補助ターンオフサイリスタ等、はとんど全ての電力用半
導体装置に適用することができる。又、第８図に示すよ
うな中間リングケート構造のもののみではなく、第２図
のような外周りングゲート構造のものや第４図のような
外周リングゲート構造とセンターゲート構造との複合し
たものにも同様に適用可能である。例えば。
１本発明は、ゲートターンオフサイリスタに限定される
ものではなく一般のサイリスタやトランジスタ、ゲート
補助ターンオフサイリスタ等、はとんど全ての電力用半
導体装置に適用することができる。又、第８図に示すよ
うな中間リングケート構造のもののみではなく、第２図
のような外周りングゲート構造のものや第４図のような
外周リングゲート構造とセンターゲート構造との複合し
たものにも同様に適用可能である。例えば。
ケート補助ターンオフサイリスタや、ダーリントン形ト
ランジスタのように、センタゲート構造を用いていても
、その外側にさらにリング状の補助ゲートを接続する必
要があるもの等には特に有効と言える。又、上記一実施
例ではゲートリードと半導体素子との接触面を三分割し
た圧接荷重の均一性の点が最も良好なものについて説明
したが。
ランジスタのように、センタゲート構造を用いていても
、その外側にさらにリング状の補助ゲートを接続する必
要があるもの等には特に有効と言える。又、上記一実施
例ではゲートリードと半導体素子との接触面を三分割し
た圧接荷重の均一性の点が最も良好なものについて説明
したが。
本発明はこれに限定するものではなく二分割や四分割あ
るいはそれ以上の分割も可能であることは言うまでもな
い。又１分割された接触部分の配置は内部パターンが点
対称図形で特に電訛分担の不均一性がない場合は、ウェ
ハの中心こと対して１等角度に配置することが好ましい
。例えば８分割の場合には図−に示すように１２０°毎
に配置するのである。しかし、内部パターンの形状が不
均一で電流分担に不均一性がある場合は、各接触部分を
流れる電流が同一になるＪう配置をする方が望ましい。
るいはそれ以上の分割も可能であることは言うまでもな
い。又１分割された接触部分の配置は内部パターンが点
対称図形で特に電訛分担の不均一性がない場合は、ウェ
ハの中心こと対して１等角度に配置することが好ましい
。例えば８分割の場合には図−に示すように１２０°毎
に配置するのである。しかし、内部パターンの形状が不
均一で電流分担に不均一性がある場合は、各接触部分を
流れる電流が同一になるＪう配置をする方が望ましい。
以上説明のように本発明は亀２の領域の表面に加圧接触
する複数の導体と、この導体の前記第２領域表面との接
触１１１Ｍ部を支持すると共にこの導体を架内する導体
支持体とを備えたので、特性が良好で２作業性の良い半
導体装置を得ることができるという優れた効果を有する
。
する複数の導体と、この導体の前記第２領域表面との接
触１１１Ｍ部を支持すると共にこの導体を架内する導体
支持体とを備えたので、特性が良好で２作業性の良い半
導体装置を得ることができるという優れた効果を有する
。
第１図〜第４因は、大容飯サイリスタのゲート構造を示
す素子表面パターン囚、第６図は従来のケートターンオ
フサイリスクの組立方法と示す斜を 鷹はゲート加圧方法を示す斜視図である。 （υはサイリスクエレメント、（２）はボンディングワ
イヤ、（ロ）はゲートリード支持体である。 代 理 人 葛 野 信 − 第１図 第２図 第３図 第４図
す素子表面パターン囚、第６図は従来のケートターンオ
フサイリスクの組立方法と示す斜を 鷹はゲート加圧方法を示す斜視図である。 （υはサイリスクエレメント、（２）はボンディングワ
イヤ、（ロ）はゲートリード支持体である。 代 理 人 葛 野 信 − 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 （ｔ）第１の導電型の齢１の領域と、この第１の領域と
ｐｎ接合を成す第２の領域と、この龜２の領域の表面に
互いに所定間隔で形成された第１の導電型の複数の第８
の領域と、この第２の領域の表面に加圧接触する複数の
導体と、この導体の前記餉２繍域表面との接触端部を支
持すると共にこの導体を案内する導体支持体とを備えた
半導体装置。 （２）ＩＬ数は８本であることを特徴とする特許請求の
範囲＄１項記載の半導体装置。 （３）複数の導体の役圧接触部は円周上に配Ｉｉされる
ことを特徴とする特許請求の範囲第１項または第２項に
記載の半導体装置。 （４）複数の導体の〃口圧接触部は等間隔で配置される
ことと特徴とする特許請求の範囲第１項〜第８項のいず
れかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199682A JPS58148433A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199682A JPS58148433A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148433A true JPS58148433A (ja) | 1983-09-03 |
| JPH0245334B2 JPH0245334B2 (ja) | 1990-10-09 |
Family
ID=12346514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199682A Granted JPS58148433A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148433A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055633A (ja) * | 1983-09-07 | 1985-03-30 | Hitachi Ltd | 半導体装置 |
| JPS6063945U (ja) * | 1983-10-05 | 1985-05-07 | 日本インター株式会社 | 加圧接触型半導体装置 |
| JPS60113635U (ja) * | 1984-01-10 | 1985-08-01 | 東洋電機製造株式会社 | 圧接型半導体装置 |
| DE3538815A1 (de) * | 1984-11-08 | 1986-05-15 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterbauelement |
| JPS61212065A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Ltd | 半導体スイツチング装置 |
| US4719500A (en) * | 1984-03-15 | 1988-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a process of producing same |
| JPS63255924A (ja) * | 1987-03-25 | 1988-10-24 | ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト | 半導体素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56125872A (en) * | 1980-03-10 | 1981-10-02 | Hitachi Ltd | Semiconductor switchgear and its manufacture |
| JPS56130969A (en) * | 1980-03-18 | 1981-10-14 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-02-26 JP JP3199682A patent/JPS58148433A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56125872A (en) * | 1980-03-10 | 1981-10-02 | Hitachi Ltd | Semiconductor switchgear and its manufacture |
| JPS56130969A (en) * | 1980-03-18 | 1981-10-14 | Hitachi Ltd | Semiconductor device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055633A (ja) * | 1983-09-07 | 1985-03-30 | Hitachi Ltd | 半導体装置 |
| JPS6063945U (ja) * | 1983-10-05 | 1985-05-07 | 日本インター株式会社 | 加圧接触型半導体装置 |
| JPH0543474Y2 (ja) * | 1983-10-05 | 1993-11-02 | ||
| JPS60113635U (ja) * | 1984-01-10 | 1985-08-01 | 東洋電機製造株式会社 | 圧接型半導体装置 |
| US4719500A (en) * | 1984-03-15 | 1988-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a process of producing same |
| US4835119A (en) * | 1984-03-15 | 1989-05-30 | Mitsubishi Kenki Kabushiki Kaisha | Semiconductor device and a process of producing same |
| DE3538815A1 (de) * | 1984-11-08 | 1986-05-15 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterbauelement |
| JPS61212065A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Ltd | 半導体スイツチング装置 |
| JPS63255924A (ja) * | 1987-03-25 | 1988-10-24 | ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0245334B2 (ja) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| CN1322584C (zh) | 无引线型半导体封装及其制造方法 | |
| US8018028B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP0702406A2 (en) | Press-contact type semiconductor devices | |
| US4305088A (en) | Semiconductor device including means for alleviating stress caused by different coefficients of thermal expansion of the device components | |
| US5121189A (en) | Semiconductor device and method of manufacturing the same | |
| JPS58148433A (ja) | 半導体装置 | |
| JP3848479B2 (ja) | パワー半導体デバイスの製造方法 | |
| KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
| JPS60231363A (ja) | ゲ−トタ−ンオフサイリスタの製造方法 | |
| US5726466A (en) | Press pack power semiconductor device incorporating a plurality of semiconductor elements | |
| EP1049175B1 (en) | Reverse conducting thyristor, mechanical contact semiconductor device, and semiconductor substrate | |
| JPH03222365A (ja) | 半導体装置 | |
| JPH04322471A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0125224B2 (ja) | ||
| JP3258212B2 (ja) | 半導体装置 | |
| JP7409535B1 (ja) | 静電チャック及びその製造方法 | |
| CN221224918U (en) | Heating structure of wafer testing device and wafer testing device | |
| CN217182190U (zh) | 一种双极型耐高温场效应管 | |
| JP2024020691A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63318761A (ja) | 電力用半導体装置 | |
| JPH0770552B2 (ja) | 半導体装置 | |
| JPS61189668A (ja) | 半導体装置 | |
| JPS6320116Y2 (ja) | ||
| JPS61171156A (ja) | 半導体装置 |