JPS61189668A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61189668A JPS61189668A JP3080485A JP3080485A JPS61189668A JP S61189668 A JPS61189668 A JP S61189668A JP 3080485 A JP3080485 A JP 3080485A JP 3080485 A JP3080485 A JP 3080485A JP S61189668 A JPS61189668 A JP S61189668A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- cathode
- rings
- outside
- ring gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特に平形外装構造の中
間リングゲート形ＧＴＯ（ゲートターンオフサイリスタ
）において、そのウェハ面内の圧接力を均一化したもの
に関するものである。
間リングゲート形ＧＴＯ（ゲートターンオフサイリスタ
）において、そのウェハ面内の圧接力を均一化したもの
に関するものである。
第１図は、一般の平形外装構造の中間リングゲート形Ｇ
ＴＯの断面図であり、図において、１はサイリスタエレ
メントを構成するシリコンウェハ、４は中間リングゲー
トのゲートワイヤ、７は外装の蓋の部分となる陰極、８
は蓋７とともに外装を構成する箱で、８１はそのセラミ
ック部、８３は陰極７と接触する部分、８２は陽極部、
２はゲートワイヤ４の外側にてシリコンウェハ１と陰極
７との間に挿入される外側陰極モリブデン（Ｍｏ）板リ
ング、３はゲートワイヤ４の内側にてシリコンウェハ１
と陰極７との間に挿入される内側陰極モリブデン板リン
グ、６はシリコンウェハ１と陽極部８２との間に挿入さ
れる陽極モリブデン板である。
ＴＯの断面図であり、図において、１はサイリスタエレ
メントを構成するシリコンウェハ、４は中間リングゲー
トのゲートワイヤ、７は外装の蓋の部分となる陰極、８
は蓋７とともに外装を構成する箱で、８１はそのセラミ
ック部、８３は陰極７と接触する部分、８２は陽極部、
２はゲートワイヤ４の外側にてシリコンウェハ１と陰極
７との間に挿入される外側陰極モリブデン（Ｍｏ）板リ
ング、３はゲートワイヤ４の内側にてシリコンウェハ１
と陰極７との間に挿入される内側陰極モリブデン板リン
グ、６はシリコンウェハ１と陽極部８２との間に挿入さ
れる陽極モリブデン板である。
第４図は外装から取り出した素子の正面図で、第５図は
そのＩ−１線断面図である。図中、５はゲートと陰極７
が絶縁されるようにゲートワイヤ４を覆うスリーブであ
る。また、第６図は素子から取り出した外側、内側陰極
用モリブデン板リング２．３の断面図である。
そのＩ−１線断面図である。図中、５はゲートと陰極７
が絶縁されるようにゲートワイヤ４を覆うスリーブであ
る。また、第６図は素子から取り出した外側、内側陰極
用モリブデン板リング２．３の断面図である。
このＧＴＯ素子において、外装部分の陰極７と陽極８２
には導電率、熱膨脹率２価格などを考慮し、一般に銅製
のものが用いられる。しかし、銅とシリコンとは熱膨脹
率が異なるので、この熱膨脹率の差による歪みを小さく
するために、外装部分となる陰極７．陽極８２とシリコ
ンウェハ１との間に、シリコンに近い熱膨脹率を持つ陰
極モリブデン板リング２．３．陽極モリブデン板６をそ
れぞれ挿入している。ただしこれはモリブデンの代わり
にタングステンを用いてもよい。
には導電率、熱膨脹率２価格などを考慮し、一般に銅製
のものが用いられる。しかし、銅とシリコンとは熱膨脹
率が異なるので、この熱膨脹率の差による歪みを小さく
するために、外装部分となる陰極７．陽極８２とシリコ
ンウェハ１との間に、シリコンに近い熱膨脹率を持つ陰
極モリブデン板リング２．３．陽極モリブデン板６をそ
れぞれ挿入している。ただしこれはモリブデンの代わり
にタングステンを用いてもよい。
このように、シリコンウェハ１と外装の銅製電極部分７
．８２との間に、モリブデン板２，３゜６を挿入するこ
とにより、圧接時の陽極及び陰極の電極取出しを行なう
とともに、温度上昇時にも、この挿入されたモリブデン
板２，３．６により該温度上昇による歪みを小さくする
ことができる。
．８２との間に、モリブデン板２，３゜６を挿入するこ
とにより、圧接時の陽極及び陰極の電極取出しを行なう
とともに、温度上昇時にも、この挿入されたモリブデン
板２，３．６により該温度上昇による歪みを小さくする
ことができる。
しかしながら、第１図及び第４図ないし第６図に示した
ような中間リングゲート形ＧＴＯでは、リングゲート４
の内側と外側の２枚のモリブデン板リング３，２を使用
することになるので、このモリブデン板３，２同志の膜
厚差りが問題となってくる。この膜厚差が数十ミクロン
以上になると、リングゲートの内側と外側で圧接の不均
一が非常に大きくなり、遮断特性を悪化させ、オン電圧
ＶＴＭを上昇させてしまう。
ような中間リングゲート形ＧＴＯでは、リングゲート４
の内側と外側の２枚のモリブデン板リング３，２を使用
することになるので、このモリブデン板３，２同志の膜
厚差りが問題となってくる。この膜厚差が数十ミクロン
以上になると、リングゲートの内側と外側で圧接の不均
一が非常に大きくなり、遮断特性を悪化させ、オン電圧
ＶＴＭを上昇させてしまう。
この発明はかかる問題点を解決するためになされたもの
で、内側と外側のモリブデン板の膜厚差を抑え、圧接力
がシリコンウェハ全面に均一になるようにして低いオン
電圧ＶＴＭを有し、遮断能力を向上できる平形外装構造
の中間リングゲート形ＧＴＯを提供することを目的とす
る。
で、内側と外側のモリブデン板の膜厚差を抑え、圧接力
がシリコンウェハ全面に均一になるようにして低いオン
電圧ＶＴＭを有し、遮断能力を向上できる平形外装構造
の中間リングゲート形ＧＴＯを提供することを目的とす
る。
この発明に係る半導体装置は、平形外装構造の中間リン
グゲート形ＧＴＯにおいて、リングゲートの内側と外側
の、シリコンウェハに近い熱膨脹係数を持つ金属板に、
両金属板の膜厚差が該金泥板の面あらさ程度のものを用
いたものである。
グゲート形ＧＴＯにおいて、リングゲートの内側と外側
の、シリコンウェハに近い熱膨脹係数を持つ金属板に、
両金属板の膜厚差が該金泥板の面あらさ程度のものを用
いたものである。
この発明においては、リングゲートの内側と外側の、シ
リコンウェハに近い熱膨脹係数を持つ金属板に、両金属
板の膜厚差が該金属板の面あらさ程度のものを用いたの
で、圧接力がリングゲートの内側と外側で均一化され、
シリコンウェハ面内の上記金属板との圧接時の接触面積
が増え、このため一定電流が流れた時の電流密度が減少
してオン電圧ＶＴＭが下がり、遮断能力が向上する。
リコンウェハに近い熱膨脹係数を持つ金属板に、両金属
板の膜厚差が該金属板の面あらさ程度のものを用いたの
で、圧接力がリングゲートの内側と外側で均一化され、
シリコンウェハ面内の上記金属板との圧接時の接触面積
が増え、このため一定電流が流れた時の電流密度が減少
してオン電圧ＶＴＭが下がり、遮断能力が向上する。
以下、本発明の実施例を図について説明する。
本発明の一実施例による半導体装置は、第１図の中間リ
ングゲート形ＧＴＯにおいて、内側及び外側陰極モリブ
デン板リング３．２に、両者の膜厚差が該金属板の面あ
らさ程度のものを用いたものである。
ングゲート形ＧＴＯにおいて、内側及び外側陰極モリブ
デン板リング３．２に、両者の膜厚差が該金属板の面あ
らさ程度のものを用いたものである。
そして第２図、第３図はそのような両モリブデン板リン
グ３．２を得るために、該リング３．２をラッピング（
研摩）するためのラッピング治具を示す。図において、
９はリングゲートの内側と外側のモリブデン板リング３
．２の膜厚差を抑えるためのラッピング治具で、９４は
その円板形状のベース部、９２はその押え爪で、これは
ベース部９４上に１２０“の角度間隔で３間膜けられ、
ベース部９４に対しその中心に向かう方向に摺動自在に
設けられている。９３はその止めねじであり、これは押
え爪９２の貫通孔９２ａに挿通され、これをそのナツト
９３ａと締めることにより押え爪９２を固定するための
ものである。
グ３．２を得るために、該リング３．２をラッピング（
研摩）するためのラッピング治具を示す。図において、
９はリングゲートの内側と外側のモリブデン板リング３
．２の膜厚差を抑えるためのラッピング治具で、９４は
その円板形状のベース部、９２はその押え爪で、これは
ベース部９４上に１２０“の角度間隔で３間膜けられ、
ベース部９４に対しその中心に向かう方向に摺動自在に
設けられている。９３はその止めねじであり、これは押
え爪９２の貫通孔９２ａに挿通され、これをそのナツト
９３ａと締めることにより押え爪９２を固定するための
ものである。
そしてこのラッピング治具９によるラッピングは第３図
のように外側、内側のモリブデン板リング２．３を押さ
えた状態で、該両リング２．３の第３図上面を同時にラ
ッピングする。この場合、ラッピング治具９のモリブデ
ン板リング２．３と接触する面９１の平面度は、必要と
される膜厚差以内に抑えられていなければならない。
のように外側、内側のモリブデン板リング２．３を押さ
えた状態で、該両リング２．３の第３図上面を同時にラ
ッピングする。この場合、ラッピング治具９のモリブデ
ン板リング２．３と接触する面９１の平面度は、必要と
される膜厚差以内に抑えられていなければならない。
本実施例装置は、このようなラッピング治具９により、
内側、外側のモリブデン板リング３．２を同時にラフピ
ングしたものを使用したものであり、ラッピング用研磨
剤として＃５００を使用したところ、面あらさの２ミク
ロン程度に両者の膜厚差を抑えることができた。そして
、このようにラッピングしたモリブデン板リング２．３
を使用したＧＴＯのオン電圧ＶＴＭを測定したところ、
ラッピングしないものを用いた従来装置と比べて約Ｉθ
％のオン電圧ＶＴＨの低下があった。これは圧接力がリ
ングゲートの内側と外側で均一化され、シリコンウェハ
面内の上記金属板面との圧接時の接触面積が増え、この
ため一定電流が流れた時の電流密度が減少してオン電圧
ＶＴＭ低下したものと考えられる。またラッピングした
ものを複数組用意し、その各々を用いたＧＴＯの遮断耐
量のレベル測定を行なったところ、ラフピングしないも
のと比べ、約２００Ａ〜３００Ａ程度の向上が見られた
。
内側、外側のモリブデン板リング３．２を同時にラフピ
ングしたものを使用したものであり、ラッピング用研磨
剤として＃５００を使用したところ、面あらさの２ミク
ロン程度に両者の膜厚差を抑えることができた。そして
、このようにラッピングしたモリブデン板リング２．３
を使用したＧＴＯのオン電圧ＶＴＭを測定したところ、
ラッピングしないものを用いた従来装置と比べて約Ｉθ
％のオン電圧ＶＴＨの低下があった。これは圧接力がリ
ングゲートの内側と外側で均一化され、シリコンウェハ
面内の上記金属板面との圧接時の接触面積が増え、この
ため一定電流が流れた時の電流密度が減少してオン電圧
ＶＴＭ低下したものと考えられる。またラッピングした
ものを複数組用意し、その各々を用いたＧＴＯの遮断耐
量のレベル測定を行なったところ、ラフピングしないも
のと比べ、約２００Ａ〜３００Ａ程度の向上が見られた
。
以上のように、この発明によれば、平形外装構造の中間
リングゲート形ＧＴＯにおいて、リングゲートの内側と
外側のシリコンに近い熱膨脹係数を持った金属板に、同
時にラッピングすることにより該両金属板の膜厚差を金
属板の面あらさ程度に精度よく揃えたものを使用したの
で、圧接力がＧＴＯのシリコンウェハ全面で均一になり
、オン電圧ＶＴＭが低下し、高い遮断能力を有するＧＴ
Ｏが得られる効果がある。
リングゲート形ＧＴＯにおいて、リングゲートの内側と
外側のシリコンに近い熱膨脹係数を持った金属板に、同
時にラッピングすることにより該両金属板の膜厚差を金
属板の面あらさ程度に精度よく揃えたものを使用したの
で、圧接力がＧＴＯのシリコンウェハ全面で均一になり
、オン電圧ＶＴＭが低下し、高い遮断能力を有するＧＴ
Ｏが得られる効果がある。
第１図は本発明の一実施例を含む一般的な平形外装構造
の中間リング形ＧＴＯを示す断面図、第２図は本発明の
一実施例による半導体装置における内側、外側陰極モリ
ブデン板リングを得るためのラッピング治具の正面図、
第３図はその■−■線断面図、第４図は第１図の装置の
外装から取り出した素子の正面図、第５図はそのＩ−１
線断面図、第６図はその内側と外側のモリブデン板リン
グの断面図である。 図において、１はシリコンウェハ、２は外側陰極モリブ
デン板リング、３は内側陰極モリブデン板リング、４は
ゲートワイヤ、５はスリーブ、６は陽極用モリブデン板
、７は陰極、８は外装の箱の部分、８１はそのセラミッ
ク部、８３はその陰極と接触する部分、８２はその陽極
部、９はラッピング用治具、９４はベース部、９１はモ
リブデン板との接触面、９２は押え爪、９３は止めネジ
である。 なお図中、同一符号は同−又は相当部分を示す。
の中間リング形ＧＴＯを示す断面図、第２図は本発明の
一実施例による半導体装置における内側、外側陰極モリ
ブデン板リングを得るためのラッピング治具の正面図、
第３図はその■−■線断面図、第４図は第１図の装置の
外装から取り出した素子の正面図、第５図はそのＩ−１
線断面図、第６図はその内側と外側のモリブデン板リン
グの断面図である。 図において、１はシリコンウェハ、２は外側陰極モリブ
デン板リング、３は内側陰極モリブデン板リング、４は
ゲートワイヤ、５はスリーブ、６は陽極用モリブデン板
、７は陰極、８は外装の箱の部分、８１はそのセラミッ
ク部、８３はその陰極と接触する部分、８２はその陽極
部、９はラッピング用治具、９４はベース部、９１はモ
リブデン板との接触面、９２は押え爪、９３は止めネジ
である。 なお図中、同一符号は同−又は相当部分を示す。
Claims (2)
- （１）サイリスタエレメントを構成するシリコンウェハ
と、該シリコンウェハを収納し上面が陰極、下面が陽極
となっているパッケージと、上記シリコンウェハの陰極
側面に形成された中間リングゲートと、該中間リングゲ
ートのそれぞれ内側、外側にて上記パッケージの陰極と
上記シリコンウェハの陰極側面との間に挿入されたシリ
コンウェハに近い熱膨脹率を持つ内側及び外側の陰極金
属板とを備えた平形外装構造の中間リングゲート形ゲー
トターンオフサイリスタにおいて、上記内側及び外側の
金属板に、該両金属板の膜厚差が該金属板の面あらさ程
度のものを用いたことを特徴とする半導体装置。 - （２）シリコンウェハに近い熱膨脹係数を持った金属板
は、モリブデン又はタングステンからなることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080485A JPS61189668A (ja) | 1985-02-19 | 1985-02-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3080485A JPS61189668A (ja) | 1985-02-19 | 1985-02-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61189668A true JPS61189668A (ja) | 1986-08-23 |
Family
ID=12313865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080485A Pending JPS61189668A (ja) | 1985-02-19 | 1985-02-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189668A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| JPS5762562A (en) * | 1980-10-03 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-02-19 JP JP3080485A patent/JPS61189668A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| JPS5762562A (en) * | 1980-10-03 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| US3128419A (en) | Semiconductor device with a thermal stress equalizing plate | |
| JP6897141B2 (ja) | 半導体装置とその製造方法 | |
| US3736474A (en) | Solderless semiconductor devices | |
| US2907935A (en) | Junction-type semiconductor device | |
| US4673961A (en) | Pressurized contact type double gate static induction thyristor | |
| US3588632A (en) | Structurally reinforced semiconductor device | |
| US2929972A (en) | Semi-conductor devices | |
| JPS61189668A (ja) | 半導体装置 | |
| JPH08242009A (ja) | パワー半導体デバイス | |
| US2959718A (en) | Rectifier assembly | |
| JPS5871658A (ja) | 圧接型半導体装置 | |
| CA1222576A (en) | Semiconductor device with improved support member | |
| JPS63318761A (ja) | 電力用半導体装置 | |
| JPS60214546A (ja) | 半導体装置 | |
| JP3353570B2 (ja) | 平型半導体素子 | |
| JPS6347977A (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
| JPS6320116Y2 (ja) | ||
| JPS6320117Y2 (ja) | ||
| JPH04114474A (ja) | 半導体素子 | |
| JPH0357276A (ja) | 加圧接触型半導体装置 | |
| JPS5823485A (ja) | 加圧接触形半導体装置 | |
| JP2903864B2 (ja) | 平形半導体装置の製造方法 | |
| JPS60180130A (ja) | 半導体装置 | |
| JPS5812371A (ja) | 半導体装置 |