JPS5812371A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5812371A JPS5812371A JP11053881A JP11053881A JPS5812371A JP S5812371 A JPS5812371 A JP S5812371A JP 11053881 A JP11053881 A JP 11053881A JP 11053881 A JP11053881 A JP 11053881A JP S5812371 A JPS5812371 A JP S5812371A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- low resistivity
- layer
- opening part
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 12
- 239000008188 pellet Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000011109 contamination Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体基板側面での汚染による特性劣化の無い
ＦＩＮＭ構造を有する半導体装置に関するものＳある。
ＦＩＮＭ構造を有する半導体装置に関するものＳある。
従来の上記半導体装置は第１図に示すよりに低比抵抗基
板１に＾比抵抗層２（Ｉ層）を要求に応じた厚さで形成
し、所足の間隔を開けてこの低比抵抗基板と同じ導伝型
の層３（ガードリングとしての役目）及びこの低比抵抗
基板と異なる導伝型の層５を拡散等によって形成したも
のが一般的であった。更に、この低比抵抗基板７の裏側
と異なる導伝型の層５とからそれぞれ電極７、電極６を
とｐだしたＰＩＮ型構造ダイオードとして使用していた
。
板１に＾比抵抗層２（Ｉ層）を要求に応じた厚さで形成
し、所足の間隔を開けてこの低比抵抗基板と同じ導伝型
の層３（ガードリングとしての役目）及びこの低比抵抗
基板と異なる導伝型の層５を拡散等によって形成したも
のが一般的であった。更に、この低比抵抗基板７の裏側
と異なる導伝型の層５とからそれぞれ電極７、電極６を
とｐだしたＰＩＮ型構造ダイオードとして使用していた
。
このＰｌｊダイオードは、絶＃膜４近傍の＾比抵抗領域
８では高比抵抗の故に児全に伝４型が反転して反転層が
形成されている為に、空乏〜は横方向に同って極めて速
い速度で伸びカソード、アノード間に逆方向電圧を印加
すると比較的低い電圧でペレット端のスクライプ面ＶＣ
″！！で到達してしまう。このため１周囲雰囲気の影響
を受け、＠えば不純物イオンがその側面に付着しただゆ
で不所望なブレークダウンを起仁したり、逆電圧−電流
特性が熱ストレス外部４囲気勢により劣化するという欠
点があった。
８では高比抵抗の故に児全に伝４型が反転して反転層が
形成されている為に、空乏〜は横方向に同って極めて速
い速度で伸びカソード、アノード間に逆方向電圧を印加
すると比較的低い電圧でペレット端のスクライプ面ＶＣ
″！！で到達してしまう。このため１周囲雰囲気の影響
を受け、＠えば不純物イオンがその側面に付着しただゆ
で不所望なブレークダウンを起仁したり、逆電圧−電流
特性が熱ストレス外部４囲気勢により劣化するという欠
点があった。
本発明は上記欠点を除きダイオード製作中又は使用中に
おける特性劣化の無いＰＩＮ型構造を有する半導体装置
を提供することを目的とするものである〇 本発明のＰＩＮダイオードは一導電型の高比抵抗半導体
基板上に１層（真性半導体領域）を有し、その中に逆導
電型の領域を有し、かつ半導体基板の裏面導電型と同じ
導電型の低比抵抗領域を基板側面及び前記１層側面に連
続して有することを特徴とする。
おける特性劣化の無いＰＩＮ型構造を有する半導体装置
を提供することを目的とするものである〇 本発明のＰＩＮダイオードは一導電型の高比抵抗半導体
基板上に１層（真性半導体領域）を有し、その中に逆導
電型の領域を有し、かつ半導体基板の裏面導電型と同じ
導電型の低比抵抗領域を基板側面及び前記１層側面に連
続して有することを特徴とする。
然る構造によれば側面が高１１［領域で覆われるための
空乏層の延びが遅く、不所望なタイ電ングでブレークダ
ウンする仁とはなくなる。さらに周囲の１１！囲気の影
響を受けず逆方向リーク電流増大化等の電気特性及び熱
、ストレス、雰囲気ガス等に基づく信頼度低下等をきた
すことのないＰＩＮ温構造ダイオードを得ることが可能
となる〇以下、図面を参照して本発明のＰＩＮダイオー
ドを一実施例により詳細に説明する◎ まず、製造工程順に説明する０第２図に示すように、低
比抵抗半導体基板９に高比抵抗層１０半導体基板上に熱
酸化法（ＣＶＤ法）によシ酸化膜１１を形成し、Ｐ１％
法によ）開孔部１２を設け。
空乏層の延びが遅く、不所望なタイ電ングでブレークダ
ウンする仁とはなくなる。さらに周囲の１１！囲気の影
響を受けず逆方向リーク電流増大化等の電気特性及び熱
、ストレス、雰囲気ガス等に基づく信頼度低下等をきた
すことのないＰＩＮ温構造ダイオードを得ることが可能
となる〇以下、図面を参照して本発明のＰＩＮダイオー
ドを一実施例により詳細に説明する◎ まず、製造工程順に説明する０第２図に示すように、低
比抵抗半導体基板９に高比抵抗層１０半導体基板上に熱
酸化法（ＣＶＤ法）によシ酸化膜１１を形成し、Ｐ１％
法によ）開孔部１２を設け。
拡散法によ）該低比抵抗半導体基板と同導電型の低比抵
抗層１３を形成し、熱酸化法により酸化膜１４を形成す
る。しかる後第３図に示すようにＰ８法によυ開孔部１
５を形成した後、この低比抵抗半導体基板９と高比抵抗
層１Ｇとに渡りて化学的蝕刻又は機械的蝕刻又は両者を
同時に使り九方法・等によシ溝１６を所定の場所に形成
する０その後第４図に示すように、この高比抵抗半導体
基板９と同導電型の層１７を所定温ｌＩｔ％所定時間の
拡散等で形成する。この時１層１７は＃１１１６の周囲
及びガードリング部に形成される。次ＫＩｌｉ５図に示
すように１従米用いられる熱酸化法（ＣＶＤ法）。
抗層１３を形成し、熱酸化法により酸化膜１４を形成す
る。しかる後第３図に示すようにＰ８法によυ開孔部１
５を形成した後、この低比抵抗半導体基板９と高比抵抗
層１Ｇとに渡りて化学的蝕刻又は機械的蝕刻又は両者を
同時に使り九方法・等によシ溝１６を所定の場所に形成
する０その後第４図に示すように、この高比抵抗半導体
基板９と同導電型の層１７を所定温ｌＩｔ％所定時間の
拡散等で形成する。この時１層１７は＃１１１６の周囲
及びガードリング部に形成される。次ＫＩｌｉ５図に示
すように１従米用いられる熱酸化法（ＣＶＤ法）。
ＰＲ法によｐ絶縁保護膜１８．開孔部１９．開孔部２０
を形成し、その後蒸着法、Ｐ凡法によ夕表面電極２１を
形成し、更に蒸着法によｐ裏面電極２２を形成した後、
所望の寸法で機械的蝕刻等でクエハーをペレットへ分離
する為の溝２３を形成する０この工程では必ずしもエツ
チング法を用いずに、スクライビングやダイシング等で
ペレット分離を行なってもよい。いずれにしても、ペレ
ット側面は高鎖縦層で覆われる形になっていることに変
わシはない。
を形成し、その後蒸着法、Ｐ凡法によ夕表面電極２１を
形成し、更に蒸着法によｐ裏面電極２２を形成した後、
所望の寸法で機械的蝕刻等でクエハーをペレットへ分離
する為の溝２３を形成する０この工程では必ずしもエツ
チング法を用いずに、スクライビングやダイシング等で
ペレット分離を行なってもよい。いずれにしても、ペレ
ット側面は高鎖縦層で覆われる形になっていることに変
わシはない。
このようにして形成した本実施例のＰＩＮダイオードに
よれば、ペレット分離面において高比抵抗層領域が低比
抵抗層によって囲まれている為、周囲の雰囲気によって
高比抵抗領域の臨界電界が下げられず、逆方向リーク電
流の増大や信頼度低下をきたさないビンダイオードが得
られる。
よれば、ペレット分離面において高比抵抗層領域が低比
抵抗層によって囲まれている為、周囲の雰囲気によって
高比抵抗領域の臨界電界が下げられず、逆方向リーク電
流の増大や信頼度低下をきたさないビンダイオードが得
られる。
本発明の構造及び製造方法はビンダイオードに限定され
ることなく、本発明の目的を遂行するものであればあら
ゆる半導体装置及びその製造工程に適用しうるものであ
る◎
ることなく、本発明の目的を遂行するものであればあら
ゆる半導体装置及びその製造工程に適用しうるものであ
る◎
第１図は従来の）’ＩＮダイオードの断面図、第２図〜
第６１紘夫々本発明のＰＩＮダイオードを製造工１！ｊ
ｌＫ示し九−実施例の断面図である〇１．９・・・・・
・低比抵抗半導体基板、２．１０−−−−−・高比抵抗
層、３．１７・・・・・・低比抵抗半導体基板と同導電
型の低比抵抗層、４．１１．１４．１８・・・・・艷縁
膜、５．１３−−−−一低比抵抗半導体基板と異なる導
電型の低比抵抗層、６．７．２１．２２・・・・・・電
極％８−−−−−反転層ｓ １２．１５．ｘ９．２Ｑ−
−−−−−開孔部、１６．２３−１・・・溝。 蛤１図 ｊ＠２図 納３図 第４図
第６１紘夫々本発明のＰＩＮダイオードを製造工１！ｊ
ｌＫ示し九−実施例の断面図である〇１．９・・・・・
・低比抵抗半導体基板、２．１０−−−−−・高比抵抗
層、３．１７・・・・・・低比抵抗半導体基板と同導電
型の低比抵抗層、４．１１．１４．１８・・・・・艷縁
膜、５．１３−−−−一低比抵抗半導体基板と異なる導
電型の低比抵抗層、６．７．２１．２２・・・・・・電
極％８−−−−−反転層ｓ １２．１５．ｘ９．２Ｑ−
−−−−−開孔部、１６．２３−１・・・溝。 蛤１図 ｊ＠２図 納３図 第４図
Claims (1)
- 一導電型の低比抵抗領域とその上に高比抵抗領域を有す
る半導体基板と、前記高比抵抗領域に形成された異なる
導電型の不純物領域と％該不純物領域を囲むように前記
半導体基板の側面にそって形成された前記−導電型の低
比抵抗側面層とを有し％前記低比抵抗領域と前記低比抵
抗側面ノーとは連続していることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053881A JPS5812371A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053881A JPS5812371A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812371A true JPS5812371A (ja) | 1983-01-24 |
Family
ID=14538346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11053881A Pending JPS5812371A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812371A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130084A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 半導体装置 |
| US20130175554A1 (en) * | 2012-01-09 | 2013-07-11 | Samsung Electronics Co., Ltd. | Led package substrate and method of manufacturing led package |
-
1981
- 1981-07-15 JP JP11053881A patent/JPS5812371A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130084A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 半導体装置 |
| US20130175554A1 (en) * | 2012-01-09 | 2013-07-11 | Samsung Electronics Co., Ltd. | Led package substrate and method of manufacturing led package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101371337B (zh) | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 | |
| US20230197791A1 (en) | Semiconductor device and method for manufacturing same | |
| JP5566540B2 (ja) | 電力用半導体装置 | |
| US4179794A (en) | Process of manufacturing semiconductor devices | |
| JP2006173437A (ja) | 半導体装置 | |
| JP5827020B2 (ja) | 高耐圧半導体装置 | |
| JPH07273309A (ja) | 電力半導体素子 | |
| JP6771433B2 (ja) | 半導体装置 | |
| JPS5812371A (ja) | 半導体装置 | |
| US4246693A (en) | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum | |
| US5500377A (en) | Method of making surge suppressor switching device | |
| JP2005294772A (ja) | 半導体装置 | |
| JPS6212669B2 (ja) | ||
| CN211555895U (zh) | 晶闸管 | |
| US20230178663A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US11366022B2 (en) | Semiconductor device having a temperature sensor | |
| JPS61129867A (ja) | 半導体装置 | |
| TWI631705B (zh) | 半導體元件與其製造方法 | |
| US3341749A (en) | Four layer semiconductor devices with improved high voltage characteristics | |
| JPH0832049A (ja) | 半導体装置 | |
| KR20050090369A (ko) | 반도체 다이오드 및 그 제조 방법 | |
| CN113013241A (zh) | 晶闸管以及晶闸管的制备方法 | |
| JPS63138772A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JP2006210690A (ja) | サージ保護用半導体装置 | |
| JPH09172190A (ja) | ツェナーダイオード |