CN101371337B - 具有不同的氧化物厚度的沟槽肖特基势垒二极管 - Google Patents
具有不同的氧化物厚度的沟槽肖特基势垒二极管 Download PDFInfo
- Publication number
- CN101371337B CN101371337B CN200680002150.XA CN200680002150A CN101371337B CN 101371337 B CN101371337 B CN 101371337B CN 200680002150 A CN200680002150 A CN 200680002150A CN 101371337 B CN101371337 B CN 101371337B
- Authority
- CN
- China
- Prior art keywords
- grooves
- coating
- groove
- oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims description 63
- 238000000576 coating method Methods 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 5
- 230000008021 deposition Effects 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 11
- 239000010936 titanium Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种用于沟槽内的具有不同的氧化物厚度的沟槽肖特基二极管的制造工艺，包括：在衬底表面上形成第一氮化物层，并且随后在衬底中形成多个沟槽，可能包括端部沟槽。在牺牲氧化物层形成和除去之后，所述沟槽的侧壁和底表面被氧化。第二氮化物层随后被施加于所述衬底并被刻蚀，从而使所述第二氮化物层覆盖沟槽侧壁上的氧化物层，但露出沟槽底表面上的氧化物层。然后，所述沟槽底表面被再氧化，剩余的第二氮化物层接着被从侧壁除去，导致在每个沟槽的侧壁和底表面上形成具有不同厚度的氧化物层。然后，所述沟槽被用P型多晶硅填充，第一氮化物层被除去，并且肖特基势垒金属被施加于所述衬底表面。
Description
相关申请
本申请为Kohji Andoh和Davide Chiola于2002年7月11日提交的名为《Trench Schottky Barrier Diode》的美国专利申请NO.10/193,783的部分继续申请并要求其优先权，其内容结合于此作为参考。
技术领域
本发明涉及半导体器件，尤其涉及具有不同的氧化物厚度的沟槽肖特基二极管以及这种器件的制造工艺。
背景技术
肖特基二极管为大家所熟知并通过不同的布图技术制造，包括如BantvalBaliga的美国专利5,612,567中典型示出的沟槽布图。沟槽肖特基二极管的制造工艺需要大量的掩模层和制造步骤。然而，本发明人的美国专利申请10/193,783给出了用于制造沟槽肖特基二极管的发明工艺，其中只需要简少的步骤和较少的掩模层。
参考附图，其中相同参考数字指相同元件，图1示出了根据上述申请的工艺制造的示例沟槽肖特基二极管，图1是该申请的图11的复制图。如图所示，图1的器件包括硅晶片10，该硅晶片10具有隔开多个沟槽30的多个台面54，该硅晶片10包括端部沟槽区60。薄的均匀氧化层(SiO2)44内衬于每个沟槽30和端部区60的侧壁和底表面，分别形成栅氧化物和端部氧化物。P型多晶硅48填充每个沟槽30，由此形成在反向偏压下的多个电极，减小反向偏置漏电流和增加反向偏置阻塞电压。肖特基势垒金属50覆盖有源区，形成在台面区54的顶部上方延伸的肖特基接触52。最后，阳极56和阴极(未示出)分别在器件的顶部和底表面上方延伸。
在沟槽肖特基器件中，如图1的示例器件中所示，氧化物层沿每个沟槽30和端部区60的侧壁和底表面同时形成，由此氧化物层始终具有相同的均匀厚度。然而，沿沟槽和端部区的侧壁和底表面的氧化物层实现不同的效果。更具体地说，根据每个区域中的氧化物层的厚度，所得器件的电特性和结构特性受到不同的影响。
例如，每个沟槽30的底表面上的栅氧化物用于屏蔽位于沟槽底部边角处的高电场。通常，该临界区中的氧化物厚度越厚，器件可以承受的反向击穿电压越高。由此，沿沟槽的底表面需要更厚的栅氧化物。
相反的，长在每个沟槽30的侧壁上的栅氧化物主要影响反向偏置漏电流的夹断特性。具体地说，在反向偏置过程中，沟槽侧壁上的氧化物用于将阳极电压从沟槽电极传递至台面区54。尽管如此，氧化物中部分负阳极电压下降，该电压的平衡充当台面导电区的夹断电压。
因此，沿沟槽侧壁需要薄的栅氧化物以使氧化物中的下降电压最小化并且允许减小的反向偏置漏夹断电压。此外，沿沟槽侧壁的薄氧化物意味着在氧化过程中消耗较少的硅，由此增加台面区54中的导电面积。如所知道的那样，增加的台面区意味着更高的有效面积，这对于在正向导电过程中减小器件的前向压降是有益的。
至于端部区60中的端部氧化物，它有几个用途。从电透视图来看，顺着该区域的底表面的氧化物充当用于场极板终端的场氧化物。通常，人们希望这些场氧化物足够厚以使在金属场极板的边缘58下面的氧化物中发生的电场聚集最小化，并担负击穿电压离开(walk-out)。从机械透视图来看，在封装器件的温度循环可靠性测试过程中，金属场极板的边缘下面的场氧化物的这一部分受到高应力。此外，需要较厚的场氧化物以避免在这些测试过程中场极板的边缘下面的氧化物破裂。
正如所看到的，跨过沟槽肖特基器件的所有区域使用相同的氧化物厚度是不利的。具体地说，内衬于沟槽和端部区侧壁的氧化物层需要比内衬于这些沟槽的底表面的氧化物层更薄。
但是，还应当注意，还有其他公开的沟槽型器件使用不同厚度的栅氧化物；具体地说，Milton Boden的美国专利6,236,099和Naresh Thapar的美国专利6,580,123公开了这种器件。尽管如此，这两份专利都是针对MOS(MetalOxide Semicoductor金属氧化物半导体)栅器件，包括MOSFETs(MetalOxide Semicoductor Field Effect Transistor金属氧化物半导体场效应管)和IGBTS(Insulated Gate Bipolar Transistor绝缘栅极型功率管)，而不是针对沟槽肖特基器件。此外，这些专利仅仅教导了不同的栅氧化物的使用而并不是不同的端部氧化物的使用。
Thapar形成不同栅氧化物的工艺也应该被注意。具体地说，该工艺包括首先在沟槽侧壁和底表面上淀积氮化硅层。然后底表面的氮化物层被刻蚀掉，并且氧化物层在其上生长至所需要的厚度。沟槽侧壁上的氮化物层接着被除去，并且后续氧化物层在该侧壁上生长至所需要的厚度。
发明内容
由此，需要制造沟槽肖特基二极管，所述沟槽肖特基二极管在器件的不同区域中具有有差别的或不同的氧化物厚度，由此克服上述的及现有技术中其他的缺点。根据本发明，采用一种新颖的制造工艺，该制造工艺用于具有不同的氧化物厚度的有独创性的沟槽肖特基二极管的制造，更具体地说，沿每个沟槽侧壁的氧化物层比沿沟槽底表面的氧化物层更薄。
本发明提出了一种形成沟槽肖特基势垒器件的方法，包括以下步骤：
在具有第一导电类型的半导体衬底的相反的表面之一上形成第一氮化物层；
对该第一氮化物层进行构图，以限定沟槽图形；
使用该沟槽图形以通过所述第一氮化物层和通过所述半导体衬底的一个表面的区域进行刻蚀，从而在所述半导体衬底中形成交替的沟槽和台面；
在每个沟槽的底部和侧壁表面上形成氧化物层；
至少在每个沟槽的底部和侧壁表面上形成第二氮化物层；
刻蚀该第二氮化物层，以露出至少内衬于每个沟槽的底表面的氧化物层；
继续形成内衬于每个沟槽的底表面的氧化物层，从而对于每个沟槽而言，底表面氧化物层的厚度不同于侧壁表面氧化物层的厚度；
剥离所述每个沟槽的侧壁上的第二氮化物层，以露出内衬于侧壁表面的氧化物层；
用第二导电类型的导电材料填充所述沟槽；
剥离覆盖所述台面的第一氮化物层，以露出所述半导体衬底；以及
在所述表面上施加连续势垒层，以在所述势垒层和所述台面的半导体衬底的露出的部分之间形成肖特基金属层。
具体来说，根据本发明，第一氮化硅层一开始就直接沉积于硅衬底的表面。在沟槽掩模和刻蚀步骤过程中，多个台面和沟槽形成于衬底的表面。该步骤也可以包括端部沟槽的形成。一旦沟槽和端部沟槽形成，牺牲氧化物会生长于这些沟槽的侧壁和底表面。接着所述牺牲氧化物被剥离。接下来，栅氧化物和端部氧化物会分别生长于沟槽和端部沟槽的侧壁和底表面，以致牺牲氧化物的厚度与栅/端部氧化物的厚度比率优选为2∶1。接着第二氮化物层淀积于这些沟槽的侧壁和底表面以及淀积于剩于衬底表面的第一氮化物层上。接着所述第二氮化物层被干法刻蚀，再次露出第一氮化物层，更重要地，露出沿沟槽的底表面的氧化物层。尽管如此，沿沟槽的侧壁的氧化物层仍然被覆盖。因此，沟槽的底表面接着再次被氧化。在该第二氧化之后，第二氮化物层接着在湿法刻蚀过程中被从沟槽侧壁剥离。结果，根据本发明，氧化物层形成于每个沟槽和端部沟槽的侧壁，所述氧化物层比形成于这些沟槽的底表面的氧化物层更薄。
一旦第二氮化物层被除去，沟槽随后被P型多晶硅填充。剩余的第一氮化物层接着被湿法刻蚀剥离。然后，肖特基金属层淀积于衬底的活性表面，形成与多个台面接触的肖特基整流器。最后，阳极和阴极形成于该衬底的相反(opposite)的表面上。
因而，根据本发明，形成具有不同的氧化物厚度的新颖的沟槽肖特基二极管，其中沟槽和端部沟槽侧壁上的氧化物层比沿沟槽底表面的氧化物层更薄。
附图说明
图1示出了沟槽肖特基二极管的截面，该沟槽肖特基二极管具有沿沟槽，包括端部沟槽的侧壁和底表面的均匀的氧化物厚度。
图2示出了第一氮化物层在硅衬底表面上直接形成之后的硅晶片的截面。
图3示出了图2在第一氮化物层和衬底被掩模和干法刻蚀之后的结构，所述掩模和干法刻蚀导致一组沟槽的形成，包括端部沟槽。
图4示出了图3在沿沟槽的侧壁和底表面的牺牲氧化物层生长之后的结构。
图5示出了图4在牺牲氧化物层除去之后的结构。
图6示出了图5在沿沟槽的侧壁和底表面的初始栅氧化物/端部氧化物层生长之后的结构。
图7示出了图6在覆盖第一氮化物层以及沟槽的侧壁和底表面的第二氮化物层形成之后的结构。
图8示出了图7在第二氮化物层的干法刻蚀之后的结构，所述干法刻蚀导致沿沟槽的底表面露出氧化物层。
图9示出了图8在沿沟槽的底表面的栅氧化物/端部氧化物层进一步生长之后的结构。
图10示出了图9在第二氮化物层被完全除去之后的结构，所述除去导致不同的沟槽氧化物层，其中沟槽侧壁上的氧化物层比沿沟槽底表面的氧化物层更薄。
图11示出了图10在填充沟槽的多晶硅层的淀积，以及后续硼注入到多晶硅层中之后的结构。
图12示出了图11在多晶硅层的刻蚀之后的结构。
图13示出了图12在势垒金属层的淀积、以在有效区上形成肖特基接触的势垒金属的退火以及端部沟槽上的未反应势垒金属的刻蚀之后的结构。
图14示出了图13在阳极势垒金属层的淀积以及该层在端部沟槽内的部分刻蚀之后的结构。
具体实施方式
现在参考图2至14(注意所述附图未按比例绘制)，图解了用于沟槽肖特基二极管的制造工艺和所得的器件结构，该沟槽肖特基二极管具有沿沟槽侧壁和底表面的有差别的或不同的氧化物厚度。该工艺是专利申请10/193,783中提出的两个掩模工艺的改进。尽管如此，根据本发明，通过改变沿沟槽侧壁和底表面的氧化物层的厚度，形成一种具有提高的反向击穿电压并且对温度循环较不敏感的器件。注意这里描述的工艺用于额定为15-45V的低压肖特基器件。尽管如此，本领域技术人员会认识到，随着适当的改变，所述的工艺可用于任意额定器件。
从图2开始，具有N+衬底104的初始硅晶片100被示出，该N+衬底104具有N-外延生长上表面102(外延层)。例如，晶片100可以具有2.5μm至约4μm的硅厚度范围以及在0.3和0.5Ωcm之间的电阻率；尽管如此，其他硅厚度和电阻率也可以被使用。最初使用例如氢氟(HF)酸清洗晶片100，以除去热氧化物和自然氧化物。
一旦被清洗，使用低压化学气相淀积技术(LPCVD)，可移除的厚度大约为600-800
的表面氮化物层(Si3Ni4)106直接淀积于外延层102的表面108上。注意氮化物层106在没有首先形成衬垫氧化层的情况下被淀积。
为了形成间隔沟槽，具有所需沟槽模式(步骤未示出)的光刻胶和掩模层接着被施加于氮化物层106的表面。接着使用适当的光刻工艺构成该所得结构。
接下来，使用适当的刻蚀工艺如等离子体刻蚀，氮化物层106和外延层102被刻蚀以形成多个沟槽110和台面122，如图3所示。所述沟槽贯穿氮化物层106并从外延层102的顶侧108向下延伸并进入外延层。例如，所述沟槽可以被以平行间隔条纹的形式排列并且可以具有约0.5μm的宽度、约0.5μm的间隔以及1.5μm的深度。尽管如此，也可以利用其他沟槽形成和尺寸。
如图3所示，在形成沟槽110的这一工序过程中，端部沟槽111也可以被形成，由此形成端部沟槽区，如箭头112所示。尽管如此，本领域技术人员会认识到，本发明也应用于不包括端部沟槽区的沟槽肖特基器件(出于论述目的，端部区将假定被形成)。
一旦形成沟槽110和111，光刻胶掩膜的剩余部分被剥离，并且所述沟槽的露出的表面经历预扩散清洗步骤。
转向图4，具有厚度为大约1000-1500
的牺牲氧化物层(SiO2)114接着同时生长于每个沟槽110和111的侧壁和底表面上。接着以约1500-2000
的目标深度执行牺牲氧化物刻蚀，以完全除去该氧化物层，如图5所示。
接下来，根据本发明和如图6所示，使用湿法或干法工艺，均匀的氧化物层116在沟槽110和111的侧壁和底表面上同时生长至大约500-750
的厚度，由此分别形成栅氧化物和端部氧化物。注意在该步骤中生长的牺牲氧化物厚度与栅氧化物厚度的优选比率为2∶1(即，牺牲氧化物厚度/栅氧化物厚度＝2)
如图7所示，使用例如低压化学气相淀积技术(LPCVD)，可移除的沟槽氮化物层118接着以大约150-200
的厚度淀积于表面氮化物层106以及沿沟槽110和111的侧壁和底表面淀积于氧化物层116上。使用干法氮化物刻蚀，沟槽氮化物层118接着被从表面氮化物层106、从沟槽110的底表面110a以及从端部沟槽111的底表面或场区111a除去，由此仅仅将沟槽氮化物层有效地施加于每个沟槽的侧壁，如图8所示。因而，氧化物层116现在仅仅分别沿沟槽110和111的底表面110a和111a露出。
因此，使用湿法或干法工艺，沿沟槽底表面110a和111a的露出的氧化物层116接着生长至大约1000-5000
的总厚度，如图9所示。湿法氮化物刻蚀，例如在150℃下，用磷酸，执行200-250
的目标氮化物去除，以剥离覆盖沟槽110和111侧壁的剩余沟槽氮化物层118。因而，根据本发明和如图10所示，现在内衬于沟槽110和111的氧化物层116具有有差别的或不同的厚度，内衬于沟槽110和111的侧壁110b和111b的氧化物层分别比内衬于底表面110a和111a的氧化物层更薄。
此外，注意以上氧化物厚度仅仅用于举例，本领域技术人员会认识到，在不脱离本发明的前提下，其他氧化物厚度可用于制造具有不同额定值的器件。
转向图11，未掺杂的多晶硅层120接着淀积于以上结构的表面至大约7500的厚度，以填充沟槽110和111。接着，硼被注入，例如，在80kev下1E14/cm2被施加于该结构的表面。尽管如此，本领域技术人员会认识到，用作P型掺杂剂的任意注入物质都可以被使用。在这些掺杂剂当中，硼或BF2是最普通的。
然后，在另一预扩散清洗之后，注入的物质被激活并在1050℃下被驱动一个小时，以使在沟槽内的多晶硅P型可导电。从而，在沟槽内和台面之间形成多个电极。
然后，使用比除去器件表面上的多晶硅所必需的时间周期多至少五秒的持续时间周期，通过适当的等离子体刻蚀器完成覆盖多重刻蚀(blanket polyetch)。然后应用适当的掩模，以及沿端部沟槽111的底表面111a或场区的部分多晶硅被除去。在这些步骤之后，通过在150℃下磷酸中的湿法刻蚀，覆盖台面区122的剩余表面氮化物层106被剥离。所得结构在图12中示出。
然后，参考图13，使用任意所希望的预金属清洗来清洗该结构的顶表面108。接下来在表面108上溅射势垒金属126如钛(Ti)或钛-钨(TiW)等。通常，钛层可以以任意厚度应用，但是优选情况下，钛层厚度约为600以使后续硅化物层的厚度最大化和使未反应的钛的厚度最小化。还要注意任意技术可被用于钛的淀积，溅射和电子束蒸发是最普通的技术。
然后，在惰性气氛中，钛层在高温下被退火。因此，薄钛层与有效器件区起反应，以在该有效区上方形成硅化钛层，形成延伸于台面区122的顶部的肖特基接触124。接着通过使用任意巳知的氢氧化铵和过氧化氢基溶液刻蚀该结构，除去沿端部沟槽111延伸的非反应钛层。通常地，刻蚀时间可以改变，但是刻蚀温度不应该超过80℃，以避免H2O2的过快分解。所得结构在图13中示出。
如在图14中看到的，可以是铝层或其他导电金属层的阳极接触金属层130接着淀积于该结构的顶部。然后应用金属掩膜(未示出)，并且接触金属层130在端部沟槽111内被部分地刻蚀，因此仅仅在该区域中留下金属的外围部分128。
最后，整个晶片经由粘合带粘附到研磨装置(未示出)的框架并进行背面研磨，减薄该晶片至8密耳，此后该工件被去载带和刻蚀，以消除由于研磨造成的粗糙表面。接着在该晶片的底部132上溅射背面金属如三金属(Ti/Ni/Ag)，以在肖特基整流器的底表面上形成阴极。接着可以沿划片线切割该晶片，以将多个相同的二极管分开。
尽管本发明参考特定实施例描述，许多其它变更和改进以及其它用途将为本领域技术人员所公知。因此，优选情况下，本发明不限于此处特定公开内容。
Claims (25)
1.一种肖特基整流器，包括：
第一导电类型的半导体衬底；
多个沟槽，所述多个沟槽沿所述半导体衬底的第一表面并被多个台面隔开；以及
肖特基金属层，所述肖特基金属层在所述半导体衬底的第一表面的顶上并与所述多个台面形成肖特基整流器接触；
其中对于所述多个沟槽的每个沟槽来说，内衬于其侧壁表面的氧化物层比内衬于其底表面的氧化物层更薄。
2.根据权利要求1所述的肖特基整流器，还包括：
第二导电类型的导电材料，所述导电材料在所述多个沟槽的每个沟槽内并邻近于所述氧化物层；
阳极，所述阳极横跨所述肖特基金属层并与所述肖特基金属层接触；以及
阴极，所述阴极横跨所述半导体衬底的第二相反表面。
3.根据权利要求1所述的肖特基整流器，还包括：
端部沟槽，所述端部沟槽沿所述半导体衬底的第一表面并超出所述肖特基金属层，所述端部沟槽具有分别内衬于该端部沟槽的底部和侧壁表面的不同厚度的氧化物层。
4.根据权利要求3所述的肖特基整流器，还包括：
第二导电类型的导电材料，所述导电材料在所述多个沟槽的每个沟槽内并邻近于所述多个沟槽的每个沟槽内的所述氧化物层；
阳极，所述阳极横跨所述肖特基金属层并与所述肖特基金属层接触以及延伸至所述端部沟槽，以使所述阳极覆盖内衬于所述端部沟槽的底表面的所述氧化物层的一部分；以及
阴极，所述阴极横跨所述半导体衬底的第二相反表面。
5.根据权利要求3所述的肖特基整流器，其中内衬于所述端部沟槽的侧壁表面的所述氧化物层的厚度为500至
以及内衬于所述端部沟槽的底表面的所述氧化物层的厚度为1000至
6.根据权利要求1所述的肖特基整流器，其中对于所述多个沟槽的每个沟槽来说，在形成内衬于其侧壁和底表面的所述氧化物层之前，牺牲氧化物层生长并被除去，该牺牲氧化物层的厚度为内衬于所述多个沟槽的每个沟槽的侧壁表面的氧化物层的两倍。
7.根据权利要求1所述的肖特基整流器，其中对于所述多个沟槽的每个沟槽来说，内衬于其侧壁表面的所述氧化物层的厚度为500至
8.根据权利要求7所述的肖特基整流器，其中对于所述多个沟槽的每个沟槽来说，内衬于其底表面的所述氧化物层的厚度为1000至
9.一种用于制造具有不同的氧化物厚度的沟槽肖特基整流器的方法，包括以下步骤：
刻蚀具有第一导电类型的硅衬底的表面，以形成从该表面向下延伸至硅衬底中的多个隔开的沟槽；
在所述多个沟槽的每个沟槽的侧壁和底表面上生长氧化物层；
至少在内衬于所述多个沟槽的每个沟槽的侧壁和底表面的氧化物层上淀积沟槽氮化物层；
刻蚀所述沟槽氮化物层，以对于所述多个沟槽的每个沟槽，露出至少内衬于该沟槽底表面的氧化物层；
对于所述多个沟槽的每个沟槽，继续生长内衬于沟槽底表面的氧化物层；以及
剥离所述沟槽氮化物层，以对于所述多个沟槽的每个沟槽，露出内衬于其侧壁表面的氧化物层，由此分别沿每个沟槽的侧壁和底表面形成具有不同厚度的氧化物层。
10.根据权利要求9所述的方法，在所述硅衬底刻蚀步骤之前还包括以下步骤：
在硅衬底的表面直接淀积表面氮化物层；
对该表面氮化物层进行构图，以限定沟槽图形；以及
使用该图形以用于刻蚀多个隔开的沟槽。
11.根据权利要求10所述的方法，其中所述沟槽氮化物层淀积步骤也在所述表面氮化物层上淀积沟槽氮化物层，其中所述沟槽氮化物层刻蚀步骤也从所述表面氮化物层除去沟槽氮化物层。
12.根据权利要求9所述的方法，其中在与多个沟槽的刻蚀的同时，在硅衬底的表面刻蚀端部沟槽，其中当沿多个沟槽的侧壁和底表面形成具有不同厚度的氧化物层时，分别沿端部沟槽的侧壁和底表面也同时形成具有不同厚度的氧化物层。
13.根据权利要求9所述的方法，其中所述氧化物层生长步骤使得所述多个沟槽的每个沟槽的侧壁和底表面上的氧化物层生长至500至
14.根据权利要求13所述的方法，其中所述氧化物层继续生长步骤使得所述多个沟槽的每个沟槽的底表面上的氧化物层生长至1000至
的总厚度。
15.根据权利要求12所述的方法，其中所述氧化物层生长步骤使得所述多个沟槽的每个沟槽的侧壁和底表面和端部沟槽的侧壁和底表面上的氧化物层生长至500至
其中所述氧化物层继续生长步骤使得所述多个沟槽的每个沟槽的底表面和端部沟槽的底表面上的氧化物层生长至1000至
的总厚度。
16.根据权利要求10所述的方法，其中所述表面氮化物层淀积步骤淀积表面氮化物层的厚度至600至其中所述沟槽氮化物层淀积步骤淀积沟槽氮化物层的厚度至150至
17.根据权利要求16所述的方法，其中所述沟槽氮化物层剥离步骤具有200至
的目标氮化物去除。
18.根据权利要求9所述的方法，在所述氧化物层生长步骤之前还包括以下步骤：
在所述多个沟槽的每个沟槽的侧壁和底表面上生长牺牲氧化物层；以及
从所述多个沟槽的每个沟槽的侧壁和底表面剥离该牺牲氧化物层。
19.根据权利要求18所述的方法，其中所述牺牲氧化物层生长步骤使得牺牲氧化物层生长至比所述第一氧化层生长步骤的氧化物层的生长厚度大两倍的厚度，所述生长厚度为所述氧化层生长步骤中使得氧化物层生长于所述多个沟槽的每个沟槽侧壁和底表面上的厚度。
20.根据权利要求19所述的方法，其中所述牺牲氧化物层的厚度为1000至
21.根据权利要求20所述的方法，其中所述牺牲氧化物层剥离步骤具有1500至
的目标氧化物去除。
22.根据权利要求9所述的方法，在所述剥离步骤之后还包括以下步骤：
用第二导电类型的导电材料填充所述多个沟槽；以及
在所述硅衬底的表面的顶上形成肖特基金属层，以使该肖特基金属层在多个沟槽之间的台面区中形成肖特基整流器接触。
23.根据权利要求12所述的方法，在所述剥离步骤之后还包括以下步骤：
用第二导电类型的导电材料填充所述多个沟槽；
在所述多个沟槽的顶上以及在多个沟槽之间的台面区的顶上形成肖特基金属层，以使该肖特基金属层在台面区中形成肖特基整流器接触；以及
在所述肖特基金属层的顶上淀积阳极接触金属并延伸至端部沟槽，以使该阳极接触金属覆盖端部沟槽的底表面上的氧化物层的一部分。
24.一种形成沟槽肖特基势垒器件的方法，包括以下步骤：
在具有第一导电类型的半导体衬底的相反的表面之一上形成第一氮化物层；
对该第一氮化物层进行构图，以限定沟槽图形；
使用该沟槽图形以通过所述第一氮化物层和通过所述半导体衬底的一个表面的区域进行刻蚀，从而在所述半导体衬底中形成交替的沟槽和台面；
在每个沟槽的底部和侧壁表面上形成氧化物层；
至少在每个沟槽的底部和侧壁表面上形成第二氮化物层；
刻蚀该第二氮化物层，以露出至少内衬于每个沟槽的底表面的氧化物层；
继续形成内衬于每个沟槽的底表面的氧化物层，从而对于每个沟槽而言，底表面氧化物层的厚度不同于侧壁表面氧化物层的厚度；
剥离所述每个沟槽的侧壁上的第二氮化物层，以露出内衬于侧壁表面的氧化物层；
用第二导电类型的导电材料填充所述沟槽；
剥离覆盖所述台面的第一氮化物层，以露出所述半导体衬底；以及
在所述表面上施加连续势垒层，以在所述势垒层和所述台面的半导体衬底的露出的部分之间形成肖特基金属层。
25.根据权利要求24所述的方法，其中端部区与沟槽同时形成，在该端部区的底部和侧壁表面上具有不同厚度的氧化物层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/035,582 | 2005-01-14 | ||
| US11/035,582 US7323402B2 (en) | 2002-07-11 | 2005-01-14 | Trench Schottky barrier diode with differential oxide thickness |
| PCT/US2006/000704 WO2006076298A2 (en) | 2005-01-14 | 2006-01-10 | Trench schottky barrier diode with differential oxide thickness |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101371337A CN101371337A (zh) | 2009-02-18 |
| CN101371337B true CN101371337B (zh) | 2010-08-11 |
Family
ID=36678114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200680002150.XA Expired - Fee Related CN101371337B (zh) | 2005-01-14 | 2006-01-10 | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7323402B2 (zh) |
| JP (1) | JP2008533696A (zh) |
| CN (1) | CN101371337B (zh) |
| DE (1) | DE112006000175B4 (zh) |
| TW (1) | TWI308395B (zh) |
| WO (1) | WO2006076298A2 (zh) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977208B2 (en) * | 2004-01-27 | 2005-12-20 | International Rectifier Corporation | Schottky with thick trench bottom and termination oxide and process for manufacture |
| US7084475B2 (en) * | 2004-02-17 | 2006-08-01 | Velox Semiconductor Corporation | Lateral conduction Schottky diode with plural mesas |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| EP1809283A2 (en) * | 2004-10-01 | 2007-07-25 | The Research Foundation Of State University Of New York | Morphine and morphine precursors |
| FR2879024A1 (fr) * | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | Peripherie de composant unipolaire vertical |
| US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US7741172B2 (en) * | 2005-08-10 | 2010-06-22 | Icemos Technology Ltd. | Positive-intrinsic-negative (PIN)/negative-intrinsic-positive (NIP) diode |
| US7524726B2 (en) * | 2005-08-17 | 2009-04-28 | International Rectifier Corporation | Method for fabricating a semiconductor device |
| US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| US7488673B2 (en) * | 2006-02-24 | 2009-02-10 | International Rectifier Corporation | Trench MOS Schottky barrier rectifier with high k gate dielectric and reduced mask process for the manufacture thereof |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| US7932536B2 (en) * | 2007-03-09 | 2011-04-26 | Diodes Incorporated | Power rectifiers and method of making same |
| US7939853B2 (en) * | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
| US7858506B2 (en) | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Diodes, and methods of forming diodes |
| JP2010251422A (ja) * | 2009-04-13 | 2010-11-04 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| TWI469221B (zh) * | 2009-06-26 | 2015-01-11 | Pfc Device Co | 溝渠式蕭基二極體及其製作方法 |
| US8125056B2 (en) * | 2009-09-23 | 2012-02-28 | Vishay General Semiconductor, Llc | Double trench rectifier |
| US20110084332A1 (en) * | 2009-10-08 | 2011-04-14 | Vishay General Semiconductor, Llc. | Trench termination structure |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| US8928065B2 (en) * | 2010-03-16 | 2015-01-06 | Vishay General Semiconductor Llc | Trench DMOS device with improved termination structure for high voltage applications |
| US8853770B2 (en) * | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
| CN102254944A (zh) | 2010-05-21 | 2011-11-23 | 上海新进半导体制造有限公司 | 一种沟槽mosfet功率整流器件及制造方法 |
| JP5671966B2 (ja) * | 2010-11-17 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| DE102011122092A1 (de) * | 2010-12-23 | 2012-06-28 | Diotec Semiconductor Ag | Lithographiefreier Schottky-Halbleiterprozess mit Möglichkeit der Integration einer Schutzdiode |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| US8803251B2 (en) * | 2011-07-19 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | Termination of high voltage (HV) devices with new configurations and methods |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| TWI503891B (zh) * | 2011-12-06 | 2015-10-11 | Tzu Hsiung Chen | 溝渠式蕭基二極體及其製作方法 |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US20130168765A1 (en) * | 2012-01-04 | 2013-07-04 | Vishay General Semiconductor Llc | Trench dmos device with improved termination structure for high voltage applications |
| TWI492310B (zh) * | 2012-01-17 | 2015-07-11 | Richtek Technology Corp | 溝槽蕭特基位障二極體及其製造方法 |
| CN103383969B (zh) * | 2012-05-06 | 2017-04-26 | 朱江 | 一种肖特基器件及其制备方法 |
| US9437440B2 (en) | 2012-11-21 | 2016-09-06 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
| US9054123B2 (en) | 2012-11-21 | 2015-06-09 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
| TWI521693B (zh) * | 2012-11-27 | 2016-02-11 | 財團法人工業技術研究院 | 蕭基能障二極體及其製造方法 |
| TWI469341B (zh) | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
| CN103000668A (zh) * | 2012-12-27 | 2013-03-27 | 淄博美林电子有限公司 | 一种高耐压肖特基芯片 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| CN103474348B (zh) * | 2013-08-28 | 2016-08-10 | 中航（重庆）微电子有限公司 | 一种穿通型沟槽肖特基器件结构及其制造方法 |
| CN103456796B (zh) * | 2013-08-28 | 2016-06-15 | 中航（重庆）微电子有限公司 | 一种沟槽型肖特基功率器件结构及其制造方法 |
| CN103632959B (zh) * | 2013-11-15 | 2017-01-11 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
| WO2015084155A1 (en) * | 2013-12-04 | 2015-06-11 | Mimos Berhad | A method for producing a reduced reverse leakage current trenched schottky diode |
| US10395970B2 (en) * | 2013-12-05 | 2019-08-27 | Vishay-Siliconix | Dual trench structure |
| US9478426B2 (en) | 2014-02-27 | 2016-10-25 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US9673314B2 (en) | 2015-07-08 | 2017-06-06 | Vishay-Siliconix | Semiconductor device with non-uniform trench oxide layer |
| JP2017034156A (ja) * | 2015-08-04 | 2017-02-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6845397B2 (ja) * | 2016-04-28 | 2021-03-17 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| CN107195692B (zh) * | 2017-05-09 | 2020-12-04 | 华润微电子（重庆）有限公司 | 沟槽肖特基二极管及其制作方法 |
| CN109004035B (zh) * | 2017-06-07 | 2024-02-13 | 华润微电子（重庆）有限公司 | 肖特基器件结构及其制造方法 |
| US10522549B2 (en) * | 2018-02-17 | 2019-12-31 | Varian Semiconductor Equipment Associates, Inc. | Uniform gate dielectric for DRAM device |
| US10593760B2 (en) | 2018-08-02 | 2020-03-17 | Semiconductor Components Industries, Llc | Method for forming trench semiconductor device having Schottky barrier structure |
| CN108807554B (zh) * | 2018-08-03 | 2021-09-21 | 深圳市晶相技术有限公司 | 肖特基二极管及其制作方法 |
| JP2023079551A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ショットキーバリアダイオード |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US5888880A (en) * | 1996-10-30 | 1999-03-30 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through selectively grown oxide layer |
| US6437386B1 (en) * | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
| US6709930B2 (en) * | 2002-06-21 | 2004-03-23 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
| CN1520615A (zh) * | 2001-06-01 | 2004-08-11 | ͨ�ð뵼�幫˾ | 沟槽肖特基整流器 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3363153A (en) | 1965-06-01 | 1968-01-09 | Gen Telephone & Elect | Solid state triode having gate electrode therein subtending a portion of the source electrode |
| US4129835A (en) * | 1976-11-26 | 1978-12-12 | Calspan Corporation | Method and apparatus for the continuous generation of metal vapor |
| US4219835A (en) | 1978-02-17 | 1980-08-26 | Siliconix, Inc. | VMOS Mesa structure and manufacturing process |
| US4647957A (en) | 1983-10-11 | 1987-03-03 | At&T Bell Laboratories | Latchup-preventing CMOS device |
| GB2151844A (en) | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| US4888880A (en) * | 1989-01-10 | 1989-12-26 | Parker Michael A | Electrician's level |
| US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| US4994883A (en) | 1989-10-02 | 1991-02-19 | General Electric Company | Field controlled diode (FCD) having MOS trench gates |
| JPH05283518A (ja) | 1992-04-06 | 1993-10-29 | Toshiba Corp | 半導体装置の製造方法 |
| US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US6236099B1 (en) | 1996-04-22 | 2001-05-22 | International Rectifier Corp. | Trench MOS device and process for radhard device |
| US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6262453B1 (en) * | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
| US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| JP2001068688A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| GB9929613D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Manufacture of semiconductor material and devices using that material |
| GB0002235D0 (en) * | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
| DE10007847A1 (de) | 2000-02-21 | 2001-08-23 | Zahnradfabrik Friedrichshafen | Elektromagnetische Schalteinrichtung |
| US6580123B2 (en) * | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| EP1178539A3 (en) * | 2000-06-29 | 2002-11-27 | SILICONIX Incorporated | Schottky field-effect transistor |
| JP3691736B2 (ja) | 2000-07-31 | 2005-09-07 | 新電元工業株式会社 | 半導体装置 |
| US6541312B2 (en) | 2000-12-22 | 2003-04-01 | Matrix Semiconductor, Inc. | Formation of antifuse structure in a three dimensional memory |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| US6855593B2 (en) * | 2002-07-11 | 2005-02-15 | International Rectifier Corporation | Trench Schottky barrier diode |
| US6921699B2 (en) * | 2002-09-30 | 2005-07-26 | International Rectifier Corporation | Method for manufacturing a semiconductor device with a trench termination |
| US6710418B1 (en) * | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
-
2005
- 2005-01-14 US US11/035,582 patent/US7323402B2/en not_active Expired - Lifetime
-
2006
- 2006-01-10 JP JP2007551311A patent/JP2008533696A/ja active Pending
- 2006-01-10 DE DE112006000175.2T patent/DE112006000175B4/de active Active
- 2006-01-10 WO PCT/US2006/000704 patent/WO2006076298A2/en active Application Filing
- 2006-01-10 CN CN200680002150.XA patent/CN101371337B/zh not_active Expired - Fee Related
- 2006-01-13 TW TW095101441A patent/TWI308395B/zh active
-
2007
- 2007-10-11 US US11/974,103 patent/US8143655B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US5888880A (en) * | 1996-10-30 | 1999-03-30 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through selectively grown oxide layer |
| US6437386B1 (en) * | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
| CN1520615A (zh) * | 2001-06-01 | 2004-08-11 | ͨ�ð뵼�幫˾ | 沟槽肖特基整流器 |
| US6709930B2 (en) * | 2002-06-21 | 2004-03-23 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI308395B (en) | 2009-04-01 |
| DE112006000175B4 (de) | 2015-08-13 |
| US7323402B2 (en) | 2008-01-29 |
| DE112006000175T5 (de) | 2007-11-29 |
| WO2006076298A3 (en) | 2008-08-28 |
| JP2008533696A (ja) | 2008-08-21 |
| US20080087896A1 (en) | 2008-04-17 |
| CN101371337A (zh) | 2009-02-18 |
| US20050127465A1 (en) | 2005-06-16 |
| TW200631186A (en) | 2006-09-01 |
| WO2006076298A2 (en) | 2006-07-20 |
| US8143655B2 (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101371337B (zh) | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 | |
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US6855593B2 (en) | Trench Schottky barrier diode | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN102290350B (zh) | 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器 | |
| US10361266B2 (en) | Semiconductor device | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| US6921699B2 (en) | Method for manufacturing a semiconductor device with a trench termination | |
| US8981465B2 (en) | Trench schottky diode and manufacturing method thereof | |
| US8993427B2 (en) | Method for manufacturing rectifier with vertical MOS structure | |
| US11063123B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US8753963B2 (en) | Manufacturing method of multi-trench termination structure for semiconductor device | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| US11881512B2 (en) | Method of manufacturing semiconductor device with silicon carbide body | |
| JPH0382043A (ja) | ゲート面積抵抗およオーム接触抵抗の低い電力用電界効果デバイスとその製造方法 | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| JP7113985B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
| US20070293028A1 (en) | Method of forming low forward voltage Shottky barrier diode with LOCOS structure therein | |
| JP5991629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000058874A (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20120110 |