JP2008533696A - 差異的酸化膜厚さを有するトレンチショットキーバリアダイオード - Google Patents
差異的酸化膜厚さを有するトレンチショットキーバリアダイオード Download PDFInfo
- Publication number
- JP2008533696A JP2008533696A JP2007551311A JP2007551311A JP2008533696A JP 2008533696 A JP2008533696 A JP 2008533696A JP 2007551311 A JP2007551311 A JP 2007551311A JP 2007551311 A JP2007551311 A JP 2007551311A JP 2008533696 A JP2008533696 A JP 2008533696A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide layer
- trenches
- layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 5
- 239000004071 soot Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000010936 titanium Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
トレンチ内の酸化膜が差異的厚さを有するトレンチショットキーダイオード用の製造プロセスは、第１窒化層を基板表面に形成する工程と、その後に、場合により終端トレンチを含む、複数のトレンチを基板に形成する工程とを含む。犠牲酸化層の形成および除去に続いて、トレンチの側壁および底面が酸化される。次に、第２窒化層が基板に施され、第２窒化層がトレンチ側壁の酸化層を覆うが、トレンチ底面の酸化層を露出させるようにエッチングされる。次に、トレンチ底面は再び酸化され、次に、残りの第２窒化層は側壁から除去されて、厚さが変化する酸化層が各トレンチの側壁および底面に形成される。次に、トレンチはＰ型多結晶シリコンで充填され、第１窒化層は除去され、ショットキーバリア金属が、基板表面に施される。
【選択図】 図１
【選択図】 図１
Description
本出願は、アンドウコウジ（Ｋｏｈｊｉ Ａｎｄｏｈ）およびダビデチオラ（Ｄａｖｉｄｅ Ｃｈｉｏｌａ）による「トレンチショットキーバリアダイオード」という発明の名称の２００２年７月１１日に提出の米国特許出願第１０／１９３７８３号に関連するものである。
本発明は、半導体デバイス、より詳細には、差異的酸化膜厚さを有するトレンチショットキーダイオード、およびこのようなデバイスを製造する方法に関する。
ショットキーダイオードは周知であり、バントバル・バリガ（Ｂａｎｔｖａｌ Ｂａｌｉｇａ）による特許文献１ほかに示されているようなトレンチトポロジーを含む、様々なトポロジーを用いて製作される。トレンチショットキーダイオードを製造するプロセスには、多数のマスク層および製造工程を必要とする。しかしながら、本発明者による米国特許出願第１０／１９３７８３号は、少ない数の工程およびより少ないマスク層で済む、トレンチショットキーダイオードを製造する発明を提示している。
添付の図において、同じ符号は同じ要素を示し図１は、前記米国特許出願の発明によって製造されるトレンチショットキーダイオードの例を示し、前記出願の図１１を写したものである。
図１のデバイスは、終端トレンチ領域６０を含む、複数のトレンチ３０を分離する複数のメサ５４を有するシリコンウエーハ１０を備えている。薄い均一な酸化層（ＳｉＯ2）４４は、各トレンチ３０および終端領域６０の側壁、および底面の内側を覆って、ゲート酸化膜および終端酸化膜を、それぞれ形成している。Ｐ型多結晶シリコン４８は、トレンチ３０を充填し、それによって、複数の電極を形成し、この電極は、逆バイアスの下で、逆バイアスリーク電流を減少させ、逆バイアス耐圧を増大させる。
ショットキーバリア金属５０は、能動領域を覆って、メサ領域５４の上端に広がるショットキーコンタクト５２を形成する。最後に、アノード電極５６およびカソード電極（図示せず）は、それぞれ、デバイスの上端および底面に広がる。
米国特許第５６１２５６７号公報
米国特許第６２３６０９９号公報
米国特許第６５８０１２３号公報
図１の例に示すようなトレンチショットキーダイオードでは、酸化層は、各トレンチ３０および終端領域６０の側壁および底面に沿って同時に形成され、従って全体に同じ均一な厚さを有する。また一方、トレンチおよび終端領域の側壁および底面に沿った酸化層は、様々な目的を達成する。これらの領域の各々における酸化層の厚さに応じて生じるデバイスの電気的および構造上の特性は、さまざまに影響を受ける。
例えば、各トレンチ３０の底面のゲート酸化膜は、トレンチ底の隅に位置する高電界領域を遮蔽する。通常、このクリティカルな領域の酸化膜の厚さが大きいほど、デバイスが耐えることができる逆耐圧は大きい。従って、トレンチの底面に沿った、より厚いゲート酸化膜が望ましい。
一方、各トレンチ３０の側壁に成長させられたゲート酸化膜は、主に、逆バイアスリーク電流のピンチオフ特性に影響を及ぼす。逆バイアス中に、トレンチの側壁の酸化膜は、アノード電圧をトレンチ電極からメサ領域５４へ伝える。しかし、負のアノード電圧の一部は、酸化膜で降下し、電圧の均衡はメサ導通領域のピンチオフ電圧として作用する。
従って、酸化膜で降下する電圧を最小にし、逆バイアスリークピンチオフ電圧を低下させるために、トレンチ側壁に沿う薄いゲート酸化膜厚さが望ましい。さらに、トレンチ側壁に沿う薄い酸化膜厚さは、酸化プロセス中に消費されるシリコンは少なく、従って、メサ領域５４の導通部分を増大させることを意味する。周知のように、増大したメサ領域は、より大きい能動領域を意味し、これは、順方向導通中のデバイスの順方向電圧降下を低下させるのに効果がある。
終端領域６０の終端酸化膜は、いくつかの目的を果たす。電気的観点から、領域の底面に沿う酸化膜は、フィールドプレート終端のフィールド酸化膜としての機能を果たす。通常、金属フィールドプレートの端５８の下の酸化膜で起こり、かつ耐圧低下の原因である電界集中を最小にするのに十分である、フィールド酸化膜厚さを有することが望ましい。
機械的観点から、金属フィールドプレートの端の下のフィールド酸化膜のこの部分は、パッケージ化されたデバイスの温度サイクル信頼性試験中に高い応力を受ける。この場合も、先と同様に、より厚いフィールド酸化膜が、これらの試験中に、フィールドプレートの端の下の酸化膜の破断を回避するために望ましい。
トレンチショットキーデバイスの全ての領域にわたって、同じ酸化膜厚さを用いるのは不都合である。トレンチの底面の内側を覆う酸化層よりも薄い、トレンチ、および終端領域の側壁の内側を覆う酸化層を有することが望ましい。
とはいえ、他の特許が、厚さが変化するゲート酸化膜を使用するトレンチ型デバイスを開示していることにも留意すべきである。すなわち、ミルトン・ボーデン（Ｍｉｌｔｏｎ Ｂｏｄｅｎ）による特許文献２、およびナレシュ・サーパー（Ｎａｒｅｓｈ Ｔｈａｐａｒ）による特許文献３は、このようなデバイスを開示している。しかし、両特許とも、ＭＯＳＦＥＴおよびＩＧＢＴＳなどのＭＯＳゲートデバイスが適用対象であり、トレンチショットキーデバイスではない。その上、これらの特許は厚さが変化するゲート酸化膜の使用を教えるだけであり、厚さが変化する終端酸化膜の使用を教えていない。
サーパーによる、厚さが変化するゲート酸化膜を形成するプロセスについても留意すべきである。このプロセスは、窒化シリコンをトレンチ側壁および底面に最初に堆積する工程を含んでいる。次に、底面の窒化層は、エッチングされて除去され、酸化層が、その上に所望の厚さに成長させられる。次に、トレンチ側壁の窒化層は除去され、次の酸化層が、所望の厚さに成長させられる。
米国特許第５６１２５６７号公報
米国特許第６２３６０９９号公報
米国特許第６５８０１２３号公報
従って、デバイスの様々な領域に、差異的または変化する酸化膜厚さを有し、それによって、先行技術の上述および他の欠点を克服するトレンチショットキーダイオードを製作することが望ましい。本発明による、新規な製造プロセスは、差異的酸化膜厚さを有し、トレンチ底面に沿った酸化層よりも薄い各トレンチの側壁に沿った酸化層を有する、トレンチショットキーダイオードを製作するために採用しうる。
本発明によると、先ず第１窒化シリコンは、シリコン基板の表面に直接堆積される。トレンチマスクおよびエッチング工程中に、複数のメサおよびトレンチは、基板の表面に形成される。この工程は、また終端トレンチの形成も含むことがある。
トレンチおよび終端トレンチが形成されると、次に、犠牲酸化膜は、これらのトレンチの側壁および底面に成長させられる。次に、この犠牲酸化膜は、剥離される。次に、ゲート／終端酸化膜厚さに対する犠牲酸化膜厚さの比が好ましくは２：１であるように、ゲートおよび終端酸化膜は、トレンチおよび終端トレンチの側壁および底面に、それぞれ成長させられる。次に第２窒化層は、これらのトレンチの側壁および底面を覆って、および基板表面上にある第１窒化層を覆って堆積される。次にこの第２窒化層は、ドライエッチングされて、再度第１窒化層を露出させ、そしてより重要なことには、トレンチ底面に沿った酸化層を露出させる。
しかし、トレンチの側壁に沿った酸化層は、覆われたままである。従って、次にトレンチ底面は再度酸化される。この第２酸化に続いて、次に第２窒化層は、ウェットエッチング中にトレンチ側壁から剥離される。その結果、本発明に従って、トレンチ底面に形成される酸化層よりも薄い酸化層が、トレンチおよび終端トレンチの各々の側壁に形成される。
第２窒化層が除去されると、次に、トレンチは、Ｐ型多結晶シリコンで充填される。次に、残りの第１窒化層は、ウェットエッチングで剥離される。次に、ショットキー金属層は、基板の能動面を覆って堆積されて、複数のメサを有するショットキー整流コンタクトを形成する。最後に、アノード電極およびカソード電極は、基板の両面に形成される。
このように、本発明によると、差異的酸化膜厚さを有する新規トレンチショットキーダイオードが形成され、トレンチおよび終端トレンチの側壁の酸化層は、トレンチ底面に沿う酸化層よりも薄い。
図２〜図１４（図は、一定の縮尺で描かれていないことに留意）には、トレンチ側壁および底面に沿って、差異的または変化する酸化膜厚さを有するトレンチショットキーダイオード用の製造プロセス、および結果として生じるデバイス構造が示されている。
このプロセスは、米国特許出願第１０／１９３７８３号に提示の２マスクプロセスの変更態様である。しかしながら、本発明によって、トレンチ側壁および底面に沿う酸化層の厚さを変えることによって、改善された逆耐圧を有し、かつ温度サイクルの影響を受けないデバイスが形成される。
ここに述べるプロセスは、定格１５〜４５Ｖの低電圧ショットキーデバイス用である。しかし、当業技術者であれば、適切な変更によって、上記のプロセスを、どんなデバイス定格にも適用できることはわかると思う。
図２は、Ｎ−型のエピタキシャル成長した上面１０２（エピ層）付きのＮ＋型基板１０４を有する最初のシリコンウエーハ１００を示している。例として、ウエーハ１００では、厚さは２．５ミクロン〜約４ミクロンであり、抵抗率は０．３〜０．５オームｃｍである。また一方、他の厚さ、および抵抗率のシリコンも使用できる。ウエーハ１００は、最初に例えばフッ化水素（ＨＦ）酸を用いて清浄にされ、熱酸化物および自然酸化物は除去される。
清浄にされると、次に、除去できる表面窒化層（Ｓｉ3Ｎｉ4）１０６が、低圧化学気相成長技術（ＬＰＣＶＤ）を用いて、エピ層１０２の表面１０８に約６００〜８００Åの厚さで直接堆積される。窒化層１０６は、パッド酸化層を最初に形成しないで堆積される。
次に、相隔たるトレンチを形成するために、フォトレジスト層、および所望トレンチパターンのマスクが、窒化層１０６の表面に施される（工程は図示せず）。結果として生じる構造に、適切な写真蝕刻プロセスを用いて、パターンを焼き付ける。
次に、プラズマエッチングのような適切なエッチングプロセスを用いて、窒化層１０６およびエピ層１０２はエッチングされ、図３に示すように、複数のトレンチ１１０およびメサ１２２を形成する。トレンチは、窒化層１０６を貫いて延び、エピ層１０２の表面１０８からエピ層中へ下に延びる。
一例として、トレンチは平行な相隔たる細片で構成されることが可能であり、約０．５ミクロンの幅、約０．５ミクロンの間隔、および１．５ミクロンの深さを有することができる。それでもなお、他のトレンチの構造および寸法を利用できる。
図３に示すように、トレンチ１１０を形成するこのプロセス中に、終端トレンチ１１１もまた形成することが可能であり、それによって、矢印１１２によって示すように、終端トレンチ領域が形成される。それでもなお、当業技術者には、本発明は、終端トレンチ領域を含まないトレンチショットキーデバイスにも適用できることがわかると思う（説明のために、終端領域の形成を仮定する）。
トレンチ１１０および１１１が形成されると、次に、フォトレジストマスクの残りの部分は剥離され、トレンチの露出面は、拡散前の清浄工程にかけられる。
次に、図４に示すように、約１０００〜１５００Åの厚さを有する犠牲酸化層（ＳｉО2）１１４が、各トレンチ１１０および１１１の側壁および底面に同時に成長させられる。次に、約１５００〜２０００Åの目標深さにおける犠牲酸化膜エッチングを実行して、図５に示すように、この酸化層を完全に除去する。
次に、図６に示すように、均一な酸化層１１６が、ウェットまたはドライプロセスを用いて、トレンチ１１０および１１１の側壁および底面に約５００〜７５０Åの厚さに同時に成長させられ、それによって、ゲート酸化膜および終端酸化膜がそれぞれ形成される。この工程で成長させられる、ゲート酸化膜厚さに対する犠牲酸化膜厚さの好ましい比は２：１である。この比は、次式のようにして計算される。
次に、図７に示すように、除去できるトレンチ窒化層１１８が、例えば低圧化学気相成長技術（ＬＰＣＶＤ）を用いて、表面窒化層１０６を覆って、かつトレンチ１１０および１１１の側壁および底面に沿った酸化層１１６を覆って、約１５０〜２００Åの厚さに堆積される。
次に、ドライ窒素エッチングを用いて、トレンチ窒化層１１８は、表面窒化層１０６、トレンチ１１０の底面１１０ａ、および終端トレンチ１１１の底面、またはフィールド領域１１１ａから除去され、それによって、図８に示すように、トレンチ窒化層を各トレンチの側壁だけに効果的に施す。このようにして、酸化層１１６は、トレンチ１１０および１１１の底面１１０ａおよび１１１ａに沿ってだけ、それぞれ露出される。
従って、トレンチ底面１１０ａおよび１１１ａに沿う露出酸化層１１６は、図９に示すように、ウェットまたはドライプロセスを用いて、約１０００〜５０００Åの厚さに成長させられる。
ウェット窒素エッチング、例えば１５０℃のリン酸、および対象における２００〜２５０Åの窒素除去が実行され、トレンチ１１０および１１１の側壁を覆う残りのトレンチ窒化層１１８を剥離する。
このように、本発明によれば、図１０に示すように、トレンチ１１０および１１１の内側を覆う酸化層１１６は、差異的または変化する厚さを有し、トレンチ１１０および１１１の側壁１１０ｂおよび１１１ｂの内側を覆う酸化層は、それぞれ、底面１１０ａおよび１１１ａの内側を覆う酸化層よりも薄い。
この場合も、先と同様に、上の酸化膜厚さは、例示だけのためであり、当業技術者には、他の酸化膜厚さも、様々な定格を有するデバイスを、本発明から逸脱せずに製作するために用いることができることはわかると思う。
次に、図１１に示すように、ドーピングされていない多結晶シリコン層１２０が、トレンチ１１０および１１１を充填するために、上の構造の表面に、約７５００Åの厚さに堆積される。次に、硼素を打ち込み、例えば８０ｋｅＶにおいて、１Ｅ１４／ｃｍ2が構造の表面に施される。しかし、当業技術者には、Ｐ型ドーパントとして作用するどんな打ち込み種も使用できることがわかると思う。これらのドーパントのうちで、硼素またはＢＦ2が最も一般的である。
次に、さらに別の拡散前清浄の後、打ち込まれた種は、１０５０℃で１時間活性化され、ドライブされて、トレンチ内の多結晶シリコンをＰ型導電性にする。その結果、複数の電極がトレンチ内に、そしてメサの間に形成される。
次に、ブランケットポリエッチングが、デバイス表面の多結晶シリコンを除去するのに必要であるよりも、少なくとも５秒長く続く期間に、適切なプラズマエッチャーによって実行される。次に、適切なマスクが適用され、終端トレンチ１１１の底面１１１ａ、またはフィールド領域に沿った多結晶シリコンの一部が除去される。
これらの工程に続いて、メサ領域１２２を覆う残りの表面窒化層１０６は、１５０℃のリン酸のウェットエッチングによって剥離される。その結果生じる構造を、図１２に示す。
次に、図１３に示すように、表面１０８が、所望の金属被覆前洗剤を用いて清浄にされる。次に、バリア金属１２６、例えばチタニウム（Ｔｉ）またはチタニウムタングステン（ＴｉＷ）などが表面１０８にスパッターされる。通常、チタニウム層は、任意の厚さで施され得るが、チタニウム層は、続くケイ化層の厚さを最大にし、そして、無反応チタニウムの厚さを最小にするために、約６００Åの厚さであることが好ましい。
任意の技術をチタニウム堆積のために使用することが可能である。スパッタリングおよび電子ビーム蒸着が最も一般的な技術である。
次に、チタニウム層は不活性雰囲気中で、高温でアニールされる。その結果、薄いチタニウム層は、能動デバイス領域を覆うケイ化チタン層を形成するために、能動デバイス領域と反応して、メサ領域１２２の上部に広がるショットキーコンタクト１２４を形成する。
次に、終端トレンチ１１１に沿って延びる無反応チタニウム層が、既知の水酸化アンモニウムおよび過酸化水素をベースとする溶液を用いて構造をエッチングすることにより除去される。通常、エッチング時間は、変えることができるが、エッチング温度は、Ｈ2Ｏ2の過度に速い分解を避けるために８０℃を超えてはならない。その結果生じる構造を、図１３に示す。
図１４に示すように、次に、アルミニウム層または他の導電性金属層であるアノードコンタクト金属層１３０が、上端に堆積される。次に、金属マスク（図示せず）が施され、コンタクト金属層１３０は、終端トレンチ１１１内で部分的にエッチングされ、それによって、この領域の金属の周辺部１２８だけを残す。
最後に、ウエーハ全体が、接着テープによって研削装置（図示せず）のフレームに装着され、裏面研削が実行されて、ウエーハを８ミルの薄さとし、その後、加工中の製品はテープから剥がされ、エッチングされて、研削によって粗くなった表面を滑らかにする。
次に、裏面金属、例えばトライメタル（Ｔｉ／Ｎｉ／Ａｇ）などがウエーハの底面１３２にスパッターされて、カソード電極をショットキー整流器の底面に形成する。次に、ウエーハはスクライブラインに沿ってダイシングされて、複数の同一ダイオードに分離する。
以上本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途が、当業技術者には明らかである。従って本発明は、本明細書の特定の開示によって限定されるものではない。
１０ シリコンウエーハ
３０ トレンチ
４４ 酸化層
４８ Ｐ型多結晶シリコン
５０ ショットキーバリア金属
５２ ショットキーコンタクト
５４ メサ
５６ アノード電極
５８ 金属フィールドプレートの端
６０ 終端トレンチ領域
１００ シリコンウエーハ
１０２ Ｎ―エピタキシャル層
１０４ Ｎ＋基板
１０６ 窒化層
１０８ エピタキシャル層表面
１１０ トレンチ
１１０ａ トレンチ底面
１１０ｂ トレンチ側壁
１１１ 終端トレンチ
１１１ａ 終端トレンチ底面
１１１ｂ 終端トレンチ側壁
１１２ 矢印
１１４ 犠牲酸化層
１１６ 酸化層
１１８ トレンチ窒化層
１２０ 多結晶シリコン
１２２ メサ
１２４ ショットキーコンタクト
１２６ バリア金属
１２８ 金属の周辺部
１３０ アノードコンタクト金属層
１３２ ウエーハ底面
３０ トレンチ
４４ 酸化層
４８ Ｐ型多結晶シリコン
５０ ショットキーバリア金属
５２ ショットキーコンタクト
５４ メサ
５６ アノード電極
５８ 金属フィールドプレートの端
６０ 終端トレンチ領域
１００ シリコンウエーハ
１０２ Ｎ―エピタキシャル層
１０４ Ｎ＋基板
１０６ 窒化層
１０８ エピタキシャル層表面
１１０ トレンチ
１１０ａ トレンチ底面
１１０ｂ トレンチ側壁
１１１ 終端トレンチ
１１１ａ 終端トレンチ底面
１１１ｂ 終端トレンチ側壁
１１２ 矢印
１１４ 犠牲酸化層
１１６ 酸化層
１１８ トレンチ窒化層
１２０ 多結晶シリコン
１２２ メサ
１２４ ショットキーコンタクト
１２６ バリア金属
１２８ 金属の周辺部
１３０ アノードコンタクト金属層
１３２ ウエーハ底面
Claims (26)
- 第１導電型の半導体基板と、
前記半導体基板の第１面に沿い、かつ複数のメサによって隔てられた複数のトレンチであって、前記トレンチの底面および側壁面の内側をそれぞれ覆う、異なる厚さの酸化層を有するトレンチと、
前記半導体基板の第１面上にあり、前記複数のメサとともに、ショットキー整流コンタクトを形成しているショットキー金属層
とを備えるショットキー整流器。 - 複数のトレンチの各々の中にあり、酸化層に隣接する第２導電型の導電材料と、
ショットキー金属層全体にわたって、それと接触しているアノード電極と、
半導体基板の反対側の第２面全体にわたるカソード電極
とをさらに備える請求項１に記載のショットキー整流器。 - 半導体基板の第１面に沿い、かつショットキー金属層の先にある終端トレンチであって、前記終端トレンチの底面および側壁面の内側をそれぞれ覆う、異なる厚さの酸化層を有する終端トレンチを、さらに備える請求項１に記載のショットキー整流器。
- 複数のトレンチの各々の中にあり、前記複数のトレンチの各々の中で、酸化層に隣接する第２導電型の導電材料と、
ショットキー金属層全体にわたってそれと接触し、終端トレンチの底面の内側を覆う前記酸化層の一部を覆うように、前記終端トレンチにまで及ぶアノード電極と、
半導体基板の反対側の第２面全体にわたるカソード電極
とをさらに備える請求項３に記載のショットキー整流器。 - 終端トレンチの側壁面の内側を覆う酸化層が約５００〜７５０Åであり、前記終端トレンチの底面の内側を覆う酸化層が約１０００〜５０００Åである請求項３に記載のショットキー整流器。
- 複数のトレンチの各々に関して、側壁面の内側を覆う酸化層が、底面の内側を覆う酸化層よりも薄い請求項１に記載のショットキー整流器。
- 複数のトレンチの各々に関して、側壁面および底面の内側を覆う酸化層を形成する前に、犠牲酸化層を成長させ、除去し、前記犠牲酸化層は、前記複数のトレンチの各々に関して、前記側壁面の内側を覆う前記酸化層の２倍の厚さである請求項１に記載のショットキー整流器。
- 複数のトレンチの各々に関して、側壁面の内側を覆う酸化層は、約５００〜７５０Åである請求項１に記載のショットキー整流器。
- 複数のトレンチの各々に関して、底面の内側を覆う酸化層は、約１０００〜５０００Åである請求項８に記載のショットキー整流器。
- 厚さが変化する酸化膜を有するトレンチショットキー整流器を製造する方法であって、
第１導電型のシリコン基板の面をエッチングして、前記面から前記シリコン基板中へ、下方に延びる複数の相隔たるトレンチを形成する工程と、
前記複数のトレンチの各々の側壁面および底面に酸化層を成長させる工程と、
少なくとも前記複数のトレンチの各々の前記側壁面および前記底面の内側を覆う前記酸化層を覆って、トレンチ窒化層を堆積する工程と、
前記トレンチ窒化層をエッチングして、前記複数のトレンチの各々に関して、少なくとも前記トレンチの底面の内側を覆う酸化層を露出させる工程と、
前記複数のトレンチの各々に関して、前記トレンチの底面の内側を覆う酸化層を成長させ続ける工程と、
前記トレンチ窒化層を剥離して、前記複数のトレンチの各々に関して、側壁面の内側を覆う酸化層を露出させ、それによって、各トレンチの側壁面および底面に沿って、それぞれ厚さが変化する酸化層を形成する工程
とを含む方法。 - シリコン基板エッチング工程に先立って、
表面窒化層を前記シリコン基板面に直接堆積する工程と、
前記表面窒化層にパターンを焼き付けて、トレンチパターンを形成する工程と、
複数の相隔たるトレンチをエッチングするために、前記パターンを使用する工程
とをさらに含む請求項１０に記載の方法。 - トレンチ窒化層堆積工程において、トレンチ窒化層を表面窒化層を覆って堆積し、かつトレンチ窒化層エッチング工程で、前記表面窒化層から前記トレンチ窒化層を除去する請求項１１に記載の方法。
- 終端トレンチが複数のトレンチのエッチングと同時に、シリコン基板面内にエッチングし、前記終端トレンチの側壁面および底面に沿う厚さがそれぞれに変化する酸化層が、前記複数のトレンチの側壁面および底面に沿った厚さが変化する酸化層を形成するのと同時に形成される請求項１０に記載の方法。
- 第１酸化層成長工程において、複数のトレンチの側壁面および底面に、約５００〜７５０Åの酸化層を成長させる請求項１０に記載の方法。
- 第２酸化層成長工程において、複数のトレンチの各々の底面に、厚さが約１０００〜５０００Åである酸化層を成長させる請求項１４に記載の方法。
- 第１酸化層成長工程において、複数のトレンチの各々の側壁面および底面に、そして終端トレンチの側壁面および底面に、約５００〜７５０Åの酸化層を成長させ、かつ第２酸化層成長工程において、複数のトレンチの各々の底面に、そして終端トレンチの底面に、全厚さが約１０００〜５０００Åである酸化層を成長させる請求項１３に記載の方法。
- 表面窒化層堆積工程において、表面窒化層を約６００〜８００Åの厚さに堆積し、かつトレンチ窒化層堆積工程において、トレンチ窒化層を約１５０〜２５０Åの厚さに堆積させる請求項１１に記載の方法。
- トレンチ窒化層剥離工程で、対象窒化膜を約２００〜２５０Å除去する請求項１７に記載の方法。
- 第１酸化層成長工程に先立って、
複数のトレンチの各々の側壁面および底面に、犠牲酸化層を成長させる工程と、
前記複数のトレンチの各々の側壁面および底面から、前記犠牲酸化層を剥離する工程
とをさらに含む請求項１０に記載の方法。 - 犠牲酸化層成長工程で、犠牲酸化層を、第１酸化層成長工程で酸化層が複数のトレンチの各々の側壁面および底面に成長する厚さの２倍の厚さに成長させる請求項１９に記載の方法。
- 犠牲酸化層の厚さが、約１０００〜１５００Åである請求項２０に記載の方法。
- 犠牲酸化層剥離工程で、対象酸化膜を約１５００〜２０００Å除去する請求項２１に記載の方法。
- 剥離工程後に、
複数のトレンチを第２導電型の導電材料で充填する工程と、
ショットキー金属層が、ショットキー整流コンタクトを前記複数のトレンチの間のメサ領域に形成するように、前記ショットキー金属層をシリコン基板面上に形成する工程
とをさらに含む請求項１０に記載の方法。 - 剥離工程後に、
複数のトレンチを第２導電型の導電材料で充填する工程と、
ショットキー金属層がショットキー整流コンタクトをメサ領域に形成するように、前記ショットキー金属層を、前記複数のトレンチの上に、かつ前記複数のトレンチの間の前記メサ領域上に形成する工程と、
アノードコンタクト金属が、終端トレンチの底面の酸化層の一部を覆うように、前記ショットキー金属層を覆い、かつ前記終端トレンチにまで及ぶ前記アノードコンタクト金属を堆積する工程
とをさらに含む請求項１３に記載の方法。 - トレンチショットキーバリアデバイスを形成する方法であって、
第１導電型を有する半導体基板の対面の１つに第１窒化層を形成する工程と、
前記第１窒化層にパターンを焼き付けて、トレンチパターンを形成する工程と、
前記トレンチパターンを使用して、前記第１窒化層を貫通して、かつ前記半導体基板の前記１つの面の領域を貫通して、エッチングして、トレンチおよびメサを交互に前記半導体基板に形成する工程と、
各トレンチの底面および側壁面に酸化層を形成する工程と、
各トレンチの少なくとも前記底面および前記側壁面を覆って、第２窒化層を形成する工程と、
前記第２窒化層をエッチングして、少なくとも各トレンチの前記底面の内側を覆う前記酸化層を露出させる工程と、
各トレンチに関して、前記底面酸化層が前記側壁面酸化層と厚さが異なるように、各トレンチの前記底面の内側を覆う前記酸化層を形成し続ける工程と、
各トレンチの前記側壁面の前記第２窒化層を剥離して、前記側壁面の内側を覆う前記酸化層を露出させる工程と、
前記トレンチを第２導電型の導電材料で充填する工程と、
前記メサを覆う前記第１窒化層を剥離して、前記半導体基板を露出させる工程と、
前記１つの面を覆って連続バリア層を施して、前記メサの前記半導体基板の前記露出部分と前記バリア層との間に、ショットキーコンタクトを形成する工程
とを含む方法。 - 終端領域の底面と側壁面との間で厚さが変化する酸化層を有する前記終端領域が、トレンチと同時に形成される請求項２５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/035,582 US7323402B2 (en) | 2002-07-11 | 2005-01-14 | Trench Schottky barrier diode with differential oxide thickness |
| PCT/US2006/000704 WO2006076298A2 (en) | 2005-01-14 | 2006-01-10 | Trench schottky barrier diode with differential oxide thickness |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008533696A true JP2008533696A (ja) | 2008-08-21 |
Family
ID=36678114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007551311A Pending JP2008533696A (ja) | 2005-01-14 | 2006-01-10 | 差異的酸化膜厚さを有するトレンチショットキーバリアダイオード |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7323402B2 (ja) |
| JP (1) | JP2008533696A (ja) |
| CN (1) | CN101371337B (ja) |
| DE (1) | DE112006000175B4 (ja) |
| TW (1) | TWI308395B (ja) |
| WO (1) | WO2006076298A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109368A (ja) * | 2010-11-17 | 2012-06-07 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2013522909A (ja) * | 2010-03-16 | 2013-06-13 | ビシャイ・ジェネラル・セミコンダクター・エルエルシー | 高電圧印加のための改善された終端構造を備えるトレンチｄｍｏｓデバイス |
| JP2013545296A (ja) * | 2010-10-21 | 2013-12-19 | ヴィシェイ ジェネラル セミコンダクター，エルエルシー | 改善された終端構造を備えた高電圧用途のためのトレンチｄｍｏｓデバイス |
| KR20160094962A (ko) * | 2013-12-05 | 2016-08-10 | 비쉐이-실리코닉스 | 개선된 이중 트렌치 구조물 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977208B2 (en) * | 2004-01-27 | 2005-12-20 | International Rectifier Corporation | Schottky with thick trench bottom and termination oxide and process for manufacture |
| US7084475B2 (en) * | 2004-02-17 | 2006-08-01 | Velox Semiconductor Corporation | Lateral conduction Schottky diode with plural mesas |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| EP1809283A2 (en) * | 2004-10-01 | 2007-07-25 | The Research Foundation Of State University Of New York | Morphine and morphine precursors |
| FR2879024A1 (fr) * | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | Peripherie de composant unipolaire vertical |
| US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US7741172B2 (en) * | 2005-08-10 | 2010-06-22 | Icemos Technology Ltd. | Positive-intrinsic-negative (PIN)/negative-intrinsic-positive (NIP) diode |
| US7524726B2 (en) * | 2005-08-17 | 2009-04-28 | International Rectifier Corporation | Method for fabricating a semiconductor device |
| US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| US7488673B2 (en) * | 2006-02-24 | 2009-02-10 | International Rectifier Corporation | Trench MOS Schottky barrier rectifier with high k gate dielectric and reduced mask process for the manufacture thereof |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| US7932536B2 (en) * | 2007-03-09 | 2011-04-26 | Diodes Incorporated | Power rectifiers and method of making same |
| US7939853B2 (en) * | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
| US7858506B2 (en) * | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Diodes, and methods of forming diodes |
| JP2010251422A (ja) * | 2009-04-13 | 2010-11-04 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| TWI469221B (zh) * | 2009-06-26 | 2015-01-11 | Pfc Device Co | 溝渠式蕭基二極體及其製作方法 |
| US8125056B2 (en) * | 2009-09-23 | 2012-02-28 | Vishay General Semiconductor, Llc | Double trench rectifier |
| US20110084332A1 (en) * | 2009-10-08 | 2011-04-14 | Vishay General Semiconductor, Llc. | Trench termination structure |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| CN102254944A (zh) | 2010-05-21 | 2011-11-23 | 上海新进半导体制造有限公司 | 一种沟槽mosfet功率整流器件及制造方法 |
| DE102011122092A1 (de) * | 2010-12-23 | 2012-06-28 | Diotec Semiconductor Ag | Lithographiefreier Schottky-Halbleiterprozess mit Möglichkeit der Integration einer Schutzdiode |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| US8803251B2 (en) * | 2011-07-19 | 2014-08-12 | Alpha And Omega Semiconductor Incorporated | Termination of high voltage (HV) devices with new configurations and methods |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| TWI503891B (zh) * | 2011-12-06 | 2015-10-11 | Tzu Hsiung Chen | 溝渠式蕭基二極體及其製作方法 |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US20130168765A1 (en) * | 2012-01-04 | 2013-07-04 | Vishay General Semiconductor Llc | Trench dmos device with improved termination structure for high voltage applications |
| TWI492310B (zh) * | 2012-01-17 | 2015-07-11 | Richtek Technology Corp | 溝槽蕭特基位障二極體及其製造方法 |
| CN103383969B (zh) * | 2012-05-06 | 2017-04-26 | 朱江 | 一种肖特基器件及其制备方法 |
| US9437440B2 (en) | 2012-11-21 | 2016-09-06 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
| US9054123B2 (en) | 2012-11-21 | 2015-06-09 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
| TWI521693B (zh) * | 2012-11-27 | 2016-02-11 | 財團法人工業技術研究院 | 蕭基能障二極體及其製造方法 |
| TWI469341B (zh) | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
| CN103000668A (zh) * | 2012-12-27 | 2013-03-27 | 淄博美林电子有限公司 | 一种高耐压肖特基芯片 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| CN103474348B (zh) * | 2013-08-28 | 2016-08-10 | 中航（重庆）微电子有限公司 | 一种穿通型沟槽肖特基器件结构及其制造方法 |
| CN103456796B (zh) * | 2013-08-28 | 2016-06-15 | 中航（重庆）微电子有限公司 | 一种沟槽型肖特基功率器件结构及其制造方法 |
| CN103632959B (zh) * | 2013-11-15 | 2017-01-11 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
| WO2015084155A1 (en) * | 2013-12-04 | 2015-06-11 | Mimos Berhad | A method for producing a reduced reverse leakage current trenched schottky diode |
| US9478426B2 (en) | 2014-02-27 | 2016-10-25 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US9673314B2 (en) | 2015-07-08 | 2017-06-06 | Vishay-Siliconix | Semiconductor device with non-uniform trench oxide layer |
| JP2017034156A (ja) * | 2015-08-04 | 2017-02-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6845397B2 (ja) * | 2016-04-28 | 2021-03-17 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| CN107195692B (zh) * | 2017-05-09 | 2020-12-04 | 华润微电子（重庆）有限公司 | 沟槽肖特基二极管及其制作方法 |
| CN109004035B (zh) * | 2017-06-07 | 2024-02-13 | 华润微电子（重庆）有限公司 | 肖特基器件结构及其制造方法 |
| US10522549B2 (en) * | 2018-02-17 | 2019-12-31 | Varian Semiconductor Equipment Associates, Inc. | Uniform gate dielectric for DRAM device |
| US10593760B2 (en) | 2018-08-02 | 2020-03-17 | Semiconductor Components Industries, Llc | Method for forming trench semiconductor device having Schottky barrier structure |
| CN108807554B (zh) * | 2018-08-03 | 2021-09-21 | 深圳市晶相技术有限公司 | 肖特基二极管及其制作方法 |
| JP2023079551A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ショットキーバリアダイオード |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068688A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| JP2002064210A (ja) * | 2000-06-29 | 2002-02-28 | Siliconix Inc | ショットキー電界効果トランジスタ |
| WO2004008529A1 (en) * | 2002-07-11 | 2004-01-22 | International Rectifier Corporation | Trench schottky barrier diode |
| JP2004507092A (ja) * | 2000-08-16 | 2004-03-04 | フェアチャイルド セミコンダクター コーポレイション | シリコンにおけるトレンチ構造底部の厚い酸化層 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3363153A (en) | 1965-06-01 | 1968-01-09 | Gen Telephone & Elect | Solid state triode having gate electrode therein subtending a portion of the source electrode |
| US4129835A (en) * | 1976-11-26 | 1978-12-12 | Calspan Corporation | Method and apparatus for the continuous generation of metal vapor |
| US4219835A (en) | 1978-02-17 | 1980-08-26 | Siliconix, Inc. | VMOS Mesa structure and manufacturing process |
| US4647957A (en) | 1983-10-11 | 1987-03-03 | At&T Bell Laboratories | Latchup-preventing CMOS device |
| GB2151844A (en) | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| US4888880A (en) * | 1989-01-10 | 1989-12-26 | Parker Michael A | Electrician's level |
| US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| US4994883A (en) | 1989-10-02 | 1991-02-19 | General Electric Company | Field controlled diode (FCD) having MOS trench gates |
| JPH05283518A (ja) | 1992-04-06 | 1993-10-29 | Toshiba Corp | 半導体装置の製造方法 |
| US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US6236099B1 (en) | 1996-04-22 | 2001-05-22 | International Rectifier Corp. | Trench MOS device and process for radhard device |
| US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US5888880A (en) * | 1996-10-30 | 1999-03-30 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through selectively grown oxide layer |
| US6262453B1 (en) * | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
| US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| GB9929613D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Manufacture of semiconductor material and devices using that material |
| GB0002235D0 (en) | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
| DE10007847A1 (de) | 2000-02-21 | 2001-08-23 | Zahnradfabrik Friedrichshafen | Elektromagnetische Schalteinrichtung |
| US6580123B2 (en) * | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| JP3691736B2 (ja) | 2000-07-31 | 2005-09-07 | 新電元工業株式会社 | 半導体装置 |
| US6541312B2 (en) | 2000-12-22 | 2003-04-01 | Matrix Semiconductor, Inc. | Formation of antifuse structure in a three dimensional memory |
| US6580141B2 (en) * | 2001-06-01 | 2003-06-17 | General Semiconductor, Inc. | Trench schottky rectifier |
| US6709930B2 (en) * | 2002-06-21 | 2004-03-23 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| US6921699B2 (en) * | 2002-09-30 | 2005-07-26 | International Rectifier Corporation | Method for manufacturing a semiconductor device with a trench termination |
| US6710418B1 (en) * | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
-
2005
- 2005-01-14 US US11/035,582 patent/US7323402B2/en not_active Expired - Lifetime
-
2006
- 2006-01-10 CN CN200680002150.XA patent/CN101371337B/zh not_active Expired - Fee Related
- 2006-01-10 JP JP2007551311A patent/JP2008533696A/ja active Pending
- 2006-01-10 DE DE112006000175.2T patent/DE112006000175B4/de active Active
- 2006-01-10 WO PCT/US2006/000704 patent/WO2006076298A2/en active Application Filing
- 2006-01-13 TW TW095101441A patent/TWI308395B/zh active
-
2007
- 2007-10-11 US US11/974,103 patent/US8143655B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068688A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| JP2002064210A (ja) * | 2000-06-29 | 2002-02-28 | Siliconix Inc | ショットキー電界効果トランジスタ |
| JP2004507092A (ja) * | 2000-08-16 | 2004-03-04 | フェアチャイルド セミコンダクター コーポレイション | シリコンにおけるトレンチ構造底部の厚い酸化層 |
| WO2004008529A1 (en) * | 2002-07-11 | 2004-01-22 | International Rectifier Corporation | Trench schottky barrier diode |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013522909A (ja) * | 2010-03-16 | 2013-06-13 | ビシャイ・ジェネラル・セミコンダクター・エルエルシー | 高電圧印加のための改善された終端構造を備えるトレンチｄｍｏｓデバイス |
| JP2013545296A (ja) * | 2010-10-21 | 2013-12-19 | ヴィシェイ ジェネラル セミコンダクター，エルエルシー | 改善された終端構造を備えた高電圧用途のためのトレンチｄｍｏｓデバイス |
| JP2012109368A (ja) * | 2010-11-17 | 2012-06-07 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US8492254B2 (en) | 2010-11-17 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor devices |
| US8841697B2 (en) | 2010-11-17 | 2014-09-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor devices |
| KR20160094962A (ko) * | 2013-12-05 | 2016-08-10 | 비쉐이-실리코닉스 | 개선된 이중 트렌치 구조물 |
| KR102076390B1 (ko) * | 2013-12-05 | 2020-02-11 | 비쉐이-실리코닉스 | 개선된 이중 트렌치 구조물 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI308395B (en) | 2009-04-01 |
| US7323402B2 (en) | 2008-01-29 |
| WO2006076298A2 (en) | 2006-07-20 |
| US8143655B2 (en) | 2012-03-27 |
| CN101371337B (zh) | 2010-08-11 |
| US20050127465A1 (en) | 2005-06-16 |
| US20080087896A1 (en) | 2008-04-17 |
| DE112006000175T5 (de) | 2007-11-29 |
| WO2006076298A3 (en) | 2008-08-28 |
| TW200631186A (en) | 2006-09-01 |
| DE112006000175B4 (de) | 2015-08-13 |
| CN101371337A (zh) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008533696A (ja) | 差異的酸化膜厚さを有するトレンチショットキーバリアダイオード | |
| US6855593B2 (en) | Trench Schottky barrier diode | |
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6977208B2 (en) | Schottky with thick trench bottom and termination oxide and process for manufacture | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| JP2005532698A5 (ja) | ||
| US8993427B2 (en) | Method for manufacturing rectifier with vertical MOS structure | |
| US8728878B2 (en) | MOS P-N junction diode device and method for manufacturing the same | |
| US20080227269A1 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| TW201937728A (zh) | 溝槽式金氧半型肖特基二極體及其製造方法 | |
| JP4100071B2 (ja) | 半導体装置 | |
| JP4826036B2 (ja) | 半導体装置の製造方法 | |
| TWI578403B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| JPH01196134A (ja) | 半導体装置の製造方法 | |
| JP2000058874A (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091204 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110510 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110517 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110811 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |