JP2004507092A - シリコンにおけるトレンチ構造底部の厚い酸化層 - Google Patents
シリコンにおけるトレンチ構造底部の厚い酸化層 Download PDFInfo
- Publication number
- JP2004507092A JP2004507092A JP2002520310A JP2002520310A JP2004507092A JP 2004507092 A JP2004507092 A JP 2004507092A JP 2002520310 A JP2002520310 A JP 2002520310A JP 2002520310 A JP2002520310 A JP 2002520310A JP 2004507092 A JP2004507092 A JP 2004507092A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- thickness
- oxide layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 24
- 239000010703 silicon Substances 0.000 title claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 52
- 230000003647 oxidation Effects 0.000 claims description 39
- 238000007254 oxidation reaction Methods 0.000 claims description 39
- 230000005669 field effect Effects 0.000 claims description 21
- 239000003989 dielectric material Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000003112 inhibitor Substances 0.000 claims 6
- 230000000873 masking effect Effects 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000009271 trench method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 21
- 210000000746 body region Anatomy 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
半導体デバイスのゲート絶縁構造およびそれを製造する方法において、シリコン基板にトレンチ（１０）が備えられ、そのトレンチの側壁（１１）および底部（１７）上に誘電体層が形成され、その誘電体層は、その側壁上の第１の厚みおよびその第１の厚みよりも大きなその底部での第２の厚みを有する。
Description
【０００１】
（関連出願の相互参照）
第１の関連出願は、アイザック・ベンキューヤ（Ｉｚａｋ Ｂｅｎｃｕｙａ）らの名前で出願され「超低抵抗で低ゲート電荷の垂直ＭＯＳＦＥＴ」という名称で本譲受人に譲渡された、米国特許出願第 号として本出願と同時に出願された代理人ドケット番号第０１６８８６５−００３３００ＵＳである。第２の関連出願は、ジェームズＪ・マーフィの名前で出願され「トレンチ底部における選択的な酸化物の蒸着」という名称で本譲受人に譲渡された、米国特許出願第 号として本出願と同時に出願された代理人ドケット番号第０１６８８６５−００４８００ＵＳである。これらの出願は双方とも、あらゆる目的のために参照することによってここに組み入れられる。
（発明の背景）
本発明は、一般には電界効果トランジスタに関し、より詳しくはトレンチ型トランジスタおよびその製造方法に関する。
【０００２】
図１は、従来のトレンチ型パワー金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一部の簡略断面図である。トレンチ１０は、側壁１１および底部１７を有し、ゲート誘電体として作用する電気絶縁材１２で裏打ちされ、ポリシリコンのような導電材１５で充填されており、それによってトランジスタのゲートが形成されている。トレンチ、およびそれ故にゲートは、シリコンの表面から本体領域２２を通ってドレイン領域１６へと下方に基板中に延びる。図１に示されている例において、本体領域（ｂｏｄｙ ｒｅｇｉｏｎ）２２はＰ型領域であり、ドレイン領域１６はＮ型領域である。ドレイン領域１６は、デバイスの基板を通して電気的にコンタクトされる。トレンチ１０に隣接してその向かい合った側面にあるＮ型領域１４は、トランジスタのソース電極１８を形成する。そうして、能動チャンネル領域２０が、ソース電極１８のＮ型領域１４とドレイン領域１６との間でトレンチに沿って形成される。
【０００３】
トレンチ型パワーＭＯＳＦＥＴにおける重要なパラメータは、トータルのゲート電荷である。ＤＣ−ＤＣ変換器のような従来のトレンチ型パワーＭＯＳＦＥＴのいくつかのアプリケーションにおいては、ゲート電荷が低ければ低いほど全体の設計の効率は良くなる。トータルのゲート電荷の一つの主要な要素は、ミラー容量として知られるゲートとドレインとの間に形成される寄生容量に供給するのに必要な電荷である。ミラー容量は、ＭＯＳＦＥＴの活性状態において立ち上がるドレイン電流によって有効に増大するゲートとドレインの容量効果である。結果として、トータルのゲート電荷のより高い割合がゲート−ドレイン容量を流れ、そしてゲート−ドレイン電圧の立ち上がり速度が低減され、ドレイン回路からゲート回路への負のフィードバックが引き起こされる。それ故、ゲート電荷を低下させる有効な方法はミラー容量を低減することである。ミラー容量を低減するひとつの方法は、ゲート誘電体の厚みを増すことである。しかしながら、ゲート誘電体層を均一に厚くするには、より高いゲート電荷が必要となり、結果として効率が低下する。
【０００４】
（発明の概要）
本発明により、トランジスタのチャンネルが形成されるトレンチの側壁上の誘電体層に比べ、トレンチ底部でより厚くなっている誘電体層を有するトレンチ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）が提供される。
【０００５】
したがって、ひとつの実施例において、本発明により、トレンチの側壁および底部に形成される誘電体層を含むゲート絶縁構造を生成するためのトレンチ構造の底部においてシリコンの自己整合局部酸化（ＬＯＣＯＳ）が提供され、ここで、その誘電体層は、その側壁上に第一の厚みを有し、その底部にその第一の厚みよりも大きな第二の厚みを有している。
【０００６】
別の実施例において、本発明により、シリコン基板上に形成されるトレンチ型電界効果トランジスタが提供されており、そのトレンチ型トランジスタには、シリコン基板におけるトレンチと、そのトレンチの側壁および底部に形成される誘電体層であって、その側壁上に第一の厚みを、そしてその底部にその第一の厚みよりも大きな第二の厚みを有する誘電体層と、そのトレンチを実質的に充填するゲート導電材とが含まれている。
【０００７】
さらに別の実施例において、本発明により、シリコン基板中に延びるトレンチを形成し、そのトレンチの側壁および底部に沿って誘電体材の第一の層を形成し、そしてそのトレンチ底部にその誘電体材の第二の層を形成し、それによって、そのトレンチ底部が、そのトレンチ側壁よりも厚みの大きな誘電体材で裏打ちされるステップを含む、トレンチ型電界効果トランジスタのゲート誘電体層を形成する方法が提供される。ある実施例においては、その誘電体層は、シリコン基板のトレンチの特定の幾何学構造（トレンチの深さ、側壁のアスペクト比等）に合わせて調整された自己整合ＬＯＣＯＳプロセスで形成される。代わりの実施例においては、誘電体層は、トレンチに隣接したシリコン基板上に備えられるハードマスクで形成される。
【０００８】
以下の詳細な説明および添付された図面によって、トレンチの底面に厚い酸化物を備えるトレンチ型トランジスタの性質および利点がより良く理解される。
【０００９】
（特定の実施例の説明）
図２は、本発明の実施例による優れたゲート絶縁構造を備える代表的なｎ型トレンチ型トランジスタを示す。側壁１１および底部１７を備えるトレンチ１０がシリコン基板本体領域２２中に延びている。トレンチ１０に隣接してその向かい合った側面にある２つのＮ型領域１４として、ソース電極が図２に示されている。ドレイン電極が、Ｐ型本体領域２２の下のＮ型領域１６として示されている。ｐ型トランジスタの場合には、ドレイン、ソースおよび本体領域の各々の導電型は反転されるということが理解される。導電材がそのトレンチ型トランジスタのゲート１５を形成する。ゲート１５は、シリコン基板本体領域２２の最表面の上、下またはそれと同レベルに延びている。動作において、ドレイン領域１６はそのデバイスの基板を通して電気的にコンタクトされ、ゲート１５はトランジスタ（図示されていない）の上の導電層（例えばアルミニウム）を介して電気的にコンタクトされ、能動チャンネル領域２０がソース１８とドレイン１６との間でトレンチに沿って形成される。
【００１０】
好ましい実施例において、ゲート誘電体層２１は、トレンチの側壁で実質的に均一な厚みを有しており、底面層２７は、側面層２１よりも大きな厚みを有している。トレンチ型ＭＯＳＦＥＴにおいてトレンチ底部にゲート−ドレイン・ミラー容量が形成されるので、トレンチ底部のより厚い誘電体層によって、直接ゲート−ドレイン・ミラー容量が、そしてそれ故にトータルのゲート電荷が低減される。トレンチの側壁に沿ったより薄い誘電体層のおかげで、トレンチ型ＭＯＳＦＥＴの全体の効率および性能は間違いなく劣化していない。
【００１１】
本発明のこの実施例による、ゲート誘電体の厚さが変えられているトレンチ型ＭＯＳＦＥＴには、その他にも数多くの利点が備わる。底部により厚い絶縁層が備わるので、トレンチ底部で誘電体材に交差する電場が低減される。低減された電場が、今度は誘電体層にかかるストレスを低減する。トレンチ底部におけるエッチング欠陥は、トレンチ底部のより厚い絶縁層によってより有効に絶縁することができる。さらにはトレンチ底部の丸まった角部でのより高い電界の影響は、トレンチ底部のより厚い誘電体層によって埋め合わされる。
【００１２】
図３は、本発明の実施例による、半導体基板２９における溝構造３０の誘電体層３１、３３および３５を例示する。ひとつの実施例において、誘電体層は熱的に成長された酸化シリコンＳｉＯ２である。トレンチ構造３０は、基板２９の本体部分２２に形成される。トレンチ３０は、２つの側壁３２と底部３４とを有する。底部は、使用されるトレンチの形成プロセスによって、側壁との境が角張るか、丸くなるかする。
【００１３】
誘電体（または酸化物）層３１、３３および３５は、トレンチ３０および基板２９の本体部分２２の上に形成される。本体部分の上の酸化物層３１およびトレンチの側壁上の酸化物層３３は、好ましくは実質的に均一な厚みを有する。側壁酸化物の厚みは、例えば３００Åである。トレンチ底部の酸化物層３５は、側面酸化物層３３の厚みよりも大きな厚みを有する。底部酸化物層は、代表的な厚みとして１１００Åを有する。
【００１４】
前述の通り、トレンチ型ＭＯＳＦＥＴのトレンチ構造にゲート誘電体層を形成することは、平坦な表面上に誘電体層を形成するときには存在しない難しさがある。ゲート酸化物は、トレンチ構造の底部に存在するような角よりも平坦な表面で速く成長する。ゲート誘電体層を形成するゲート酸化物はまた、トレンチ内でのエッチング欠陥をより受けやすい。したがってまた、トレンチ底部に厚い誘電体層を作成する方法は、上記困難を避けるか緩和することが望ましい。
【００１５】
図４乃至図９は、本発明によるゲート誘電体層を形成する方法の一例を示す。図４を参照すると、トレンチ構造４０が、基板２９においてシリコン中に定義される。トレンチは底部４２および二つの側壁４１を有する。次に、トレンチは酸化プロセスを受け、それによって図５に示されるようなトレンチ構造の形の上に正角の（ｃｏｎｆｏｒｍａｌ）酸化物層５０が形成される。酸化物膜の形成は、好ましくは熱酸化プロセスによって行われる。代表的な好ましい実施例において、酸化物５０は、トレンチおよびその周辺において露呈されたシリコン表面上に２００Åと１０００Åとの間の深さにまで成長される「パッド酸化物（ｐａｄ ｏｘｉｄｅ）」である。
【００１６】
図６を参照すると、次に酸化バリアの層６０が、正角の酸化物層５０上に蒸着される。図５のパッド酸化物の厚さによって、酸化バリア層６０の端部下での成長の侵食量が決まる。好ましい実施例において、酸化バリアには窒化シリコンが用いられるが、同様の酸化防止特性を呈する他の材料もまた適切に使用される。好ましい方法において、窒化シリコンは、プラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスを用いてパッド酸化物の上に蒸着される。酸化バリア層６０の正確な特性は、ＣＶＤチャンバー中のガス比、温度、圧力および構成部品の空間的配置を変えることによって修正され、それら全てがトレンチ構造の特定のアプリケーションに合わせて調整される。ＰＥＣＶＤプロセスもまた、深さまたは側壁のアスペクト比のようなトレンチの特定の幾何構造に合わせて調整される。そのプロセスによって、酸化バリア層６０の不均一な厚み、最表面上の最も厚い層４３、側壁４１上の最も薄い層４５およびトレンチ底部４２上の中間の厚さの層４７が作られる。好ましくは、窒化シリコンの反応の乏しさが利用されて、酸化バリア層６０の不均一な厚みが達成されるが、それは以下で説明されるＬＯＣＯＳプロセスの自己整合への一つの手がかりである。
【００１７】
次に、図７を参照すると、酸化バリア層６０の一部７０が、酸化物５０の上のトレンチ構造の底部４２において除去される。本発明の実施例において、窒化シリコンの一部７０は、指向性の高い異方性エッチバック・プロセスを用いて除去され、トレンチ構造の側壁４１の窒化シリコンの層は残される。図６に示される、それぞれの頂部と底部４２における最も厚い層４３と中間の厚さの層４７とがほぼ同じ速さでエッチングされる。側壁４１上の最も薄い層４５は殆どエッチングされない。トレンチ底部４２から酸化バリア層６０を完全に除去し、他の全ての表面が覆われたままとするために、エッチング時間が調整される。代わりの実施例においては、様々なエッチャント材およびエッチング環境を用いてエッチバック・プロセスが可能である。エッチング・プロセスの温度、圧力およびＲＦパワーのようなエッチング変数を調整して、異方性エッチング・プロセスが達成される。
【００１８】
代わりの実施例において、異なる窒化膜の組み合わせによって、窒化物のカバレッジが最も薄い、トレンチ底部近くの側壁窒化物を幾分取り除くことが可能となる。エッチバック・プロセスの終わりに短い等方性エッチング・ステップを用いることによって、トレンチ底部近くの窒化膜をターゲットとして除去することができ、それによって、本発明の他のステップによって酸化することのできる領域を増大する。
【００１９】
次に、図８を参照すると、図５で備えられた既に存在する層５０の上で、トレンチ４２の露呈された底部領域にシリコンの局部酸化（ＬＯＣＯＳ）酸化手法を用いて、第２の酸化層８０が形成される。エッチバックされておらず、トレンチの残りの表面を覆う酸化バリア層６０によって、側壁４１およびシリコンの頂部の更なる酸化が抑制される。トレンチ４２の底部上の第２の酸化物層８０は、結果としてトレンチ４１の側壁よりも厚い底部酸化物層となる。好ましくは、第２の酸化物層は、例えば摂氏８００度乃至１２５０度の温度範囲での酸化プロセスで備えられる。そのプロセスは、「ウェット」か「ドライ」かの酸化であり、各々当業者に周知である。
【００２０】
ここで図９を参照すると、本発明によるパワーＭＯＳＦＥＴトレンチ構造の底部表面を形成する最後のステップが示されている。図８に示されている酸化バリア層６０の残りの部分が、図９に例示されるように除去される。好ましい実施例において、残りの酸化バリア層６０を備える窒化シリコンが、熱燐酸浴のような、成長した酸化物５１、５２および８２を殆ど除去しない選択エッチング・プロセスを用いて除去される。こうして、図９に示されるのがその結果であって、トレンチ構造の底部４２が、トレンチ構造の側壁および最表面上の酸化物層５２の厚みよりも大きな厚みを有している。
【００２１】
図１０乃至図１３は、本発明によるゲート絶縁層を形成する図５乃至図８に示されるものに代わるプロセスを例示する。代わりの方法においては、シリコン基板本体領域２２にトレンチ３０をエッチングした後「ハードマスク」が用いられる。ここで図１０を参照すると、従来のリソグラフィ手法によってシリコン基板表面にハードマスク１０１がパターン化される。ハードマスク材は、好ましくは熱酸化物または窒化物、もしくは蒸着酸化物または窒化物である。
【００２２】
次に、図１１に示されるように、トレンチ３０が、前記同様の熱酸化プロセスを受けるが、しかし、ハードマスクの下の酸化層１０３が幾分低減しており、トレンチ底部および側壁に沿って実質的に均一である。そしてハードマスクの上であってトレンチの中に酸化バリア層１０５が蒸着される。好ましくは、その酸化バリアは、上で詳しく説明されたようなＰＥＣＶＤを用いて蒸着された窒化シリコンである。代わりに、減圧蒸着（ＬＰＣＶＤ）を用いて酸化バリアが蒸着されてもよい。ＬＰＣＶＤ蒸着窒化物はＰＥＣＶＤ窒化物よりも密度が高くより均一に蒸着され、ここで層１０５の厚さはトレンチ３０の全表面で実質的に等しい。窒化シリコンが好ましい酸化物バリアである一方で、当業者は、酸化抑制特性を呈する他の材料が用いられてもよいことを認識する。
【００２３】
ＬＰＣＶＤ酸化バリアが用いられる場合、正角の酸化物バリア層１０５の等方性エッチバックによって、シリコン表面（１０６）およびトレンチ底部（１０８）上の層の部分が除去されるが、それは頂部１０６と底部１０８の厚さが実質的に同じであって、図１３に示されるようなトレンチ３０の側壁上の酸化バリア層１０５を生じるからである。酸化層の除去を防止するために、エッチバック・プロセスは酸化物に対し選択的であることが好ましい。
【００２４】
次に、図１４を参照すると、既に存在する層１１０の上の、トレンチ３０の露呈された底部領域において、ＬＯＣＯＳ手法を用いて第２の酸化物層１２０が形成される。エッチバックされておらずかつ、トレンチの残りの表面を被覆する酸化バリア層１０５は、側壁およびシリコンの頂部の更なる酸化を抑制する。トレンチ３０の底部上の第２の酸化物層１２０は結果として、トレンチの側壁よりも厚い底部酸化物層となる。好ましくは、第２の酸化物層は、例えば摂氏８００度乃至１２５０度の温度範囲での酸化プロセスにおいて提供される。そのプロセスは、「ウェット」か「ドライ」かの酸化であり、各々当業者に周知である。
【００２５】
図１５は、本発明によるパワーＭＯＳＦＥＴトレンチ構造の底面を形成する最後のステップを示す。図１４に示されている酸化バリア層の残りの部分が取り除かれる。好ましい実施例において、残りの酸化バリア層１０５を備える窒化シリコンが、熱燐酸浴のような、成長した酸化物１０３および１２５を殆ど除去しない選択エッチング・プロセスを用いて除去される。こうして、図１５に示されるのがその結果であって、トレンチ構造の底部１２５は、トレンチ構造の側壁および最表面上の酸化物層１０３の厚みよりも大きな厚みを有する。
【００２６】
本発明の特定の実施例が上で完全に説明されているが、種々の変形、バリエーションおよび代替が使用されてもよい。例えば、代わりのリソグラフィや蒸着プロセスによっても同じ構造が生成される。代わりに、パッド酸化物か酸化抑制層かについて充分な特性を呈する材料をここで記述された方法に従って使用して、本発明の原理によるゲート絶縁層を生成してもよい。したがって、この発明の範囲は記述された実施例に限定されるべきではなく、代わりに特許請求の範囲で定義されるべきである。
【図面の簡単な説明】
【図１】代表的な従来のトレンチ型トランジスタの簡略断面図である。
【図２】本発明の実施例によるトレンチ型トランジスタの簡略断面図である。
【図３】本発明の実施例による、トレンチ構造を有するシリコン・ウェーハの一部上の熱酸化物層の簡略断面図である。
【図４】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図５】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図６】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図７】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図８】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図９】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図１０】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１１】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１２】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１３】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１４】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１５】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
（関連出願の相互参照）
第１の関連出願は、アイザック・ベンキューヤ（Ｉｚａｋ Ｂｅｎｃｕｙａ）らの名前で出願され「超低抵抗で低ゲート電荷の垂直ＭＯＳＦＥＴ」という名称で本譲受人に譲渡された、米国特許出願第 号として本出願と同時に出願された代理人ドケット番号第０１６８８６５−００３３００ＵＳである。第２の関連出願は、ジェームズＪ・マーフィの名前で出願され「トレンチ底部における選択的な酸化物の蒸着」という名称で本譲受人に譲渡された、米国特許出願第 号として本出願と同時に出願された代理人ドケット番号第０１６８８６５−００４８００ＵＳである。これらの出願は双方とも、あらゆる目的のために参照することによってここに組み入れられる。
（発明の背景）
本発明は、一般には電界効果トランジスタに関し、より詳しくはトレンチ型トランジスタおよびその製造方法に関する。
【０００２】
図１は、従来のトレンチ型パワー金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一部の簡略断面図である。トレンチ１０は、側壁１１および底部１７を有し、ゲート誘電体として作用する電気絶縁材１２で裏打ちされ、ポリシリコンのような導電材１５で充填されており、それによってトランジスタのゲートが形成されている。トレンチ、およびそれ故にゲートは、シリコンの表面から本体領域２２を通ってドレイン領域１６へと下方に基板中に延びる。図１に示されている例において、本体領域（ｂｏｄｙ ｒｅｇｉｏｎ）２２はＰ型領域であり、ドレイン領域１６はＮ型領域である。ドレイン領域１６は、デバイスの基板を通して電気的にコンタクトされる。トレンチ１０に隣接してその向かい合った側面にあるＮ型領域１４は、トランジスタのソース電極１８を形成する。そうして、能動チャンネル領域２０が、ソース電極１８のＮ型領域１４とドレイン領域１６との間でトレンチに沿って形成される。
【０００３】
トレンチ型パワーＭＯＳＦＥＴにおける重要なパラメータは、トータルのゲート電荷である。ＤＣ−ＤＣ変換器のような従来のトレンチ型パワーＭＯＳＦＥＴのいくつかのアプリケーションにおいては、ゲート電荷が低ければ低いほど全体の設計の効率は良くなる。トータルのゲート電荷の一つの主要な要素は、ミラー容量として知られるゲートとドレインとの間に形成される寄生容量に供給するのに必要な電荷である。ミラー容量は、ＭＯＳＦＥＴの活性状態において立ち上がるドレイン電流によって有効に増大するゲートとドレインの容量効果である。結果として、トータルのゲート電荷のより高い割合がゲート−ドレイン容量を流れ、そしてゲート−ドレイン電圧の立ち上がり速度が低減され、ドレイン回路からゲート回路への負のフィードバックが引き起こされる。それ故、ゲート電荷を低下させる有効な方法はミラー容量を低減することである。ミラー容量を低減するひとつの方法は、ゲート誘電体の厚みを増すことである。しかしながら、ゲート誘電体層を均一に厚くするには、より高いゲート電荷が必要となり、結果として効率が低下する。
【０００４】
（発明の概要）
本発明により、トランジスタのチャンネルが形成されるトレンチの側壁上の誘電体層に比べ、トレンチ底部でより厚くなっている誘電体層を有するトレンチ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）が提供される。
【０００５】
したがって、ひとつの実施例において、本発明により、トレンチの側壁および底部に形成される誘電体層を含むゲート絶縁構造を生成するためのトレンチ構造の底部においてシリコンの自己整合局部酸化（ＬＯＣＯＳ）が提供され、ここで、その誘電体層は、その側壁上に第一の厚みを有し、その底部にその第一の厚みよりも大きな第二の厚みを有している。
【０００６】
別の実施例において、本発明により、シリコン基板上に形成されるトレンチ型電界効果トランジスタが提供されており、そのトレンチ型トランジスタには、シリコン基板におけるトレンチと、そのトレンチの側壁および底部に形成される誘電体層であって、その側壁上に第一の厚みを、そしてその底部にその第一の厚みよりも大きな第二の厚みを有する誘電体層と、そのトレンチを実質的に充填するゲート導電材とが含まれている。
【０００７】
さらに別の実施例において、本発明により、シリコン基板中に延びるトレンチを形成し、そのトレンチの側壁および底部に沿って誘電体材の第一の層を形成し、そしてそのトレンチ底部にその誘電体材の第二の層を形成し、それによって、そのトレンチ底部が、そのトレンチ側壁よりも厚みの大きな誘電体材で裏打ちされるステップを含む、トレンチ型電界効果トランジスタのゲート誘電体層を形成する方法が提供される。ある実施例においては、その誘電体層は、シリコン基板のトレンチの特定の幾何学構造（トレンチの深さ、側壁のアスペクト比等）に合わせて調整された自己整合ＬＯＣＯＳプロセスで形成される。代わりの実施例においては、誘電体層は、トレンチに隣接したシリコン基板上に備えられるハードマスクで形成される。
【０００８】
以下の詳細な説明および添付された図面によって、トレンチの底面に厚い酸化物を備えるトレンチ型トランジスタの性質および利点がより良く理解される。
【０００９】
（特定の実施例の説明）
図２は、本発明の実施例による優れたゲート絶縁構造を備える代表的なｎ型トレンチ型トランジスタを示す。側壁１１および底部１７を備えるトレンチ１０がシリコン基板本体領域２２中に延びている。トレンチ１０に隣接してその向かい合った側面にある２つのＮ型領域１４として、ソース電極が図２に示されている。ドレイン電極が、Ｐ型本体領域２２の下のＮ型領域１６として示されている。ｐ型トランジスタの場合には、ドレイン、ソースおよび本体領域の各々の導電型は反転されるということが理解される。導電材がそのトレンチ型トランジスタのゲート１５を形成する。ゲート１５は、シリコン基板本体領域２２の最表面の上、下またはそれと同レベルに延びている。動作において、ドレイン領域１６はそのデバイスの基板を通して電気的にコンタクトされ、ゲート１５はトランジスタ（図示されていない）の上の導電層（例えばアルミニウム）を介して電気的にコンタクトされ、能動チャンネル領域２０がソース１８とドレイン１６との間でトレンチに沿って形成される。
【００１０】
好ましい実施例において、ゲート誘電体層２１は、トレンチの側壁で実質的に均一な厚みを有しており、底面層２７は、側面層２１よりも大きな厚みを有している。トレンチ型ＭＯＳＦＥＴにおいてトレンチ底部にゲート−ドレイン・ミラー容量が形成されるので、トレンチ底部のより厚い誘電体層によって、直接ゲート−ドレイン・ミラー容量が、そしてそれ故にトータルのゲート電荷が低減される。トレンチの側壁に沿ったより薄い誘電体層のおかげで、トレンチ型ＭＯＳＦＥＴの全体の効率および性能は間違いなく劣化していない。
【００１１】
本発明のこの実施例による、ゲート誘電体の厚さが変えられているトレンチ型ＭＯＳＦＥＴには、その他にも数多くの利点が備わる。底部により厚い絶縁層が備わるので、トレンチ底部で誘電体材に交差する電場が低減される。低減された電場が、今度は誘電体層にかかるストレスを低減する。トレンチ底部におけるエッチング欠陥は、トレンチ底部のより厚い絶縁層によってより有効に絶縁することができる。さらにはトレンチ底部の丸まった角部でのより高い電界の影響は、トレンチ底部のより厚い誘電体層によって埋め合わされる。
【００１２】
図３は、本発明の実施例による、半導体基板２９における溝構造３０の誘電体層３１、３３および３５を例示する。ひとつの実施例において、誘電体層は熱的に成長された酸化シリコンＳｉＯ２である。トレンチ構造３０は、基板２９の本体部分２２に形成される。トレンチ３０は、２つの側壁３２と底部３４とを有する。底部は、使用されるトレンチの形成プロセスによって、側壁との境が角張るか、丸くなるかする。
【００１３】
誘電体（または酸化物）層３１、３３および３５は、トレンチ３０および基板２９の本体部分２２の上に形成される。本体部分の上の酸化物層３１およびトレンチの側壁上の酸化物層３３は、好ましくは実質的に均一な厚みを有する。側壁酸化物の厚みは、例えば３００Åである。トレンチ底部の酸化物層３５は、側面酸化物層３３の厚みよりも大きな厚みを有する。底部酸化物層は、代表的な厚みとして１１００Åを有する。
【００１４】
前述の通り、トレンチ型ＭＯＳＦＥＴのトレンチ構造にゲート誘電体層を形成することは、平坦な表面上に誘電体層を形成するときには存在しない難しさがある。ゲート酸化物は、トレンチ構造の底部に存在するような角よりも平坦な表面で速く成長する。ゲート誘電体層を形成するゲート酸化物はまた、トレンチ内でのエッチング欠陥をより受けやすい。したがってまた、トレンチ底部に厚い誘電体層を作成する方法は、上記困難を避けるか緩和することが望ましい。
【００１５】
図４乃至図９は、本発明によるゲート誘電体層を形成する方法の一例を示す。図４を参照すると、トレンチ構造４０が、基板２９においてシリコン中に定義される。トレンチは底部４２および二つの側壁４１を有する。次に、トレンチは酸化プロセスを受け、それによって図５に示されるようなトレンチ構造の形の上に正角の（ｃｏｎｆｏｒｍａｌ）酸化物層５０が形成される。酸化物膜の形成は、好ましくは熱酸化プロセスによって行われる。代表的な好ましい実施例において、酸化物５０は、トレンチおよびその周辺において露呈されたシリコン表面上に２００Åと１０００Åとの間の深さにまで成長される「パッド酸化物（ｐａｄ ｏｘｉｄｅ）」である。
【００１６】
図６を参照すると、次に酸化バリアの層６０が、正角の酸化物層５０上に蒸着される。図５のパッド酸化物の厚さによって、酸化バリア層６０の端部下での成長の侵食量が決まる。好ましい実施例において、酸化バリアには窒化シリコンが用いられるが、同様の酸化防止特性を呈する他の材料もまた適切に使用される。好ましい方法において、窒化シリコンは、プラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスを用いてパッド酸化物の上に蒸着される。酸化バリア層６０の正確な特性は、ＣＶＤチャンバー中のガス比、温度、圧力および構成部品の空間的配置を変えることによって修正され、それら全てがトレンチ構造の特定のアプリケーションに合わせて調整される。ＰＥＣＶＤプロセスもまた、深さまたは側壁のアスペクト比のようなトレンチの特定の幾何構造に合わせて調整される。そのプロセスによって、酸化バリア層６０の不均一な厚み、最表面上の最も厚い層４３、側壁４１上の最も薄い層４５およびトレンチ底部４２上の中間の厚さの層４７が作られる。好ましくは、窒化シリコンの反応の乏しさが利用されて、酸化バリア層６０の不均一な厚みが達成されるが、それは以下で説明されるＬＯＣＯＳプロセスの自己整合への一つの手がかりである。
【００１７】
次に、図７を参照すると、酸化バリア層６０の一部７０が、酸化物５０の上のトレンチ構造の底部４２において除去される。本発明の実施例において、窒化シリコンの一部７０は、指向性の高い異方性エッチバック・プロセスを用いて除去され、トレンチ構造の側壁４１の窒化シリコンの層は残される。図６に示される、それぞれの頂部と底部４２における最も厚い層４３と中間の厚さの層４７とがほぼ同じ速さでエッチングされる。側壁４１上の最も薄い層４５は殆どエッチングされない。トレンチ底部４２から酸化バリア層６０を完全に除去し、他の全ての表面が覆われたままとするために、エッチング時間が調整される。代わりの実施例においては、様々なエッチャント材およびエッチング環境を用いてエッチバック・プロセスが可能である。エッチング・プロセスの温度、圧力およびＲＦパワーのようなエッチング変数を調整して、異方性エッチング・プロセスが達成される。
【００１８】
代わりの実施例において、異なる窒化膜の組み合わせによって、窒化物のカバレッジが最も薄い、トレンチ底部近くの側壁窒化物を幾分取り除くことが可能となる。エッチバック・プロセスの終わりに短い等方性エッチング・ステップを用いることによって、トレンチ底部近くの窒化膜をターゲットとして除去することができ、それによって、本発明の他のステップによって酸化することのできる領域を増大する。
【００１９】
次に、図８を参照すると、図５で備えられた既に存在する層５０の上で、トレンチ４２の露呈された底部領域にシリコンの局部酸化（ＬＯＣＯＳ）酸化手法を用いて、第２の酸化層８０が形成される。エッチバックされておらず、トレンチの残りの表面を覆う酸化バリア層６０によって、側壁４１およびシリコンの頂部の更なる酸化が抑制される。トレンチ４２の底部上の第２の酸化物層８０は、結果としてトレンチ４１の側壁よりも厚い底部酸化物層となる。好ましくは、第２の酸化物層は、例えば摂氏８００度乃至１２５０度の温度範囲での酸化プロセスで備えられる。そのプロセスは、「ウェット」か「ドライ」かの酸化であり、各々当業者に周知である。
【００２０】
ここで図９を参照すると、本発明によるパワーＭＯＳＦＥＴトレンチ構造の底部表面を形成する最後のステップが示されている。図８に示されている酸化バリア層６０の残りの部分が、図９に例示されるように除去される。好ましい実施例において、残りの酸化バリア層６０を備える窒化シリコンが、熱燐酸浴のような、成長した酸化物５１、５２および８２を殆ど除去しない選択エッチング・プロセスを用いて除去される。こうして、図９に示されるのがその結果であって、トレンチ構造の底部４２が、トレンチ構造の側壁および最表面上の酸化物層５２の厚みよりも大きな厚みを有している。
【００２１】
図１０乃至図１３は、本発明によるゲート絶縁層を形成する図５乃至図８に示されるものに代わるプロセスを例示する。代わりの方法においては、シリコン基板本体領域２２にトレンチ３０をエッチングした後「ハードマスク」が用いられる。ここで図１０を参照すると、従来のリソグラフィ手法によってシリコン基板表面にハードマスク１０１がパターン化される。ハードマスク材は、好ましくは熱酸化物または窒化物、もしくは蒸着酸化物または窒化物である。
【００２２】
次に、図１１に示されるように、トレンチ３０が、前記同様の熱酸化プロセスを受けるが、しかし、ハードマスクの下の酸化層１０３が幾分低減しており、トレンチ底部および側壁に沿って実質的に均一である。そしてハードマスクの上であってトレンチの中に酸化バリア層１０５が蒸着される。好ましくは、その酸化バリアは、上で詳しく説明されたようなＰＥＣＶＤを用いて蒸着された窒化シリコンである。代わりに、減圧蒸着（ＬＰＣＶＤ）を用いて酸化バリアが蒸着されてもよい。ＬＰＣＶＤ蒸着窒化物はＰＥＣＶＤ窒化物よりも密度が高くより均一に蒸着され、ここで層１０５の厚さはトレンチ３０の全表面で実質的に等しい。窒化シリコンが好ましい酸化物バリアである一方で、当業者は、酸化抑制特性を呈する他の材料が用いられてもよいことを認識する。
【００２３】
ＬＰＣＶＤ酸化バリアが用いられる場合、正角の酸化物バリア層１０５の等方性エッチバックによって、シリコン表面（１０６）およびトレンチ底部（１０８）上の層の部分が除去されるが、それは頂部１０６と底部１０８の厚さが実質的に同じであって、図１３に示されるようなトレンチ３０の側壁上の酸化バリア層１０５を生じるからである。酸化層の除去を防止するために、エッチバック・プロセスは酸化物に対し選択的であることが好ましい。
【００２４】
次に、図１４を参照すると、既に存在する層１１０の上の、トレンチ３０の露呈された底部領域において、ＬＯＣＯＳ手法を用いて第２の酸化物層１２０が形成される。エッチバックされておらずかつ、トレンチの残りの表面を被覆する酸化バリア層１０５は、側壁およびシリコンの頂部の更なる酸化を抑制する。トレンチ３０の底部上の第２の酸化物層１２０は結果として、トレンチの側壁よりも厚い底部酸化物層となる。好ましくは、第２の酸化物層は、例えば摂氏８００度乃至１２５０度の温度範囲での酸化プロセスにおいて提供される。そのプロセスは、「ウェット」か「ドライ」かの酸化であり、各々当業者に周知である。
【００２５】
図１５は、本発明によるパワーＭＯＳＦＥＴトレンチ構造の底面を形成する最後のステップを示す。図１４に示されている酸化バリア層の残りの部分が取り除かれる。好ましい実施例において、残りの酸化バリア層１０５を備える窒化シリコンが、熱燐酸浴のような、成長した酸化物１０３および１２５を殆ど除去しない選択エッチング・プロセスを用いて除去される。こうして、図１５に示されるのがその結果であって、トレンチ構造の底部１２５は、トレンチ構造の側壁および最表面上の酸化物層１０３の厚みよりも大きな厚みを有する。
【００２６】
本発明の特定の実施例が上で完全に説明されているが、種々の変形、バリエーションおよび代替が使用されてもよい。例えば、代わりのリソグラフィや蒸着プロセスによっても同じ構造が生成される。代わりに、パッド酸化物か酸化抑制層かについて充分な特性を呈する材料をここで記述された方法に従って使用して、本発明の原理によるゲート絶縁層を生成してもよい。したがって、この発明の範囲は記述された実施例に限定されるべきではなく、代わりに特許請求の範囲で定義されるべきである。
【図面の簡単な説明】
【図１】代表的な従来のトレンチ型トランジスタの簡略断面図である。
【図２】本発明の実施例によるトレンチ型トランジスタの簡略断面図である。
【図３】本発明の実施例による、トレンチ構造を有するシリコン・ウェーハの一部上の熱酸化物層の簡略断面図である。
【図４】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図５】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図６】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図７】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図８】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図９】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成するプロセスを示す。
【図１０】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１１】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１２】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１３】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１４】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
【図１５】本発明によるトレンチ型電界効果トランジスタのゲート絶縁層を形成する代わりのプロセスを示す。
Claims (18)
- シリコン基板中のトレンチと、
前記トレンチの側壁および底部上に形成される誘電体層であって、前記側壁上の第１の厚みおよび前記第１の厚みよりも大きな前記底部における第２の厚みを有する誘電体層と
を備える半導体デバイスのゲート絶縁構造。 - 前記誘電体層がさらにゲート酸化物層を備える請求項１に記載の構造。
- 前記誘電体層がさらに
前記側壁および前記底部上に蒸着され、実質的に均一な厚みを有する第１の酸化物層と、
前記第１の酸化物層に加えて前記底部に蒸着される第２の酸化物層と
を備える請求項２に記載の構造。 - 前記底部が湾曲する請求項１に記載の構造。
- 前記第２の酸化物層が実質的に前記底部と一致する請求項４に記載の構造。
- シリコン基板上に形成されるトレンチ型電界効果トランジスタであって、
シリコン基板中のトレンチと、
前記トレンチの側壁および底部上に形成される誘電体層であって、前記側壁上の第１の厚みおよび前記第１の厚みよりも大きな前記底部における第２の厚みを有する誘電体層と、
前記トレンチを実質的に充填するゲート導電材と
を備えるトレンチ型トランジスタ。 - 前記誘電体層がさらにゲート酸化物層を備える請求項６に記載のトランジスタ。
- 前記トレンチに隣接してその向かい合った側面に配置され、前記電界効果トランジスタのソース電極を形成する一対のドープされたソース領域と、前記電界効果トランジスタのドレイン電極を形成する前記基板とをさらに備える請求項６に記載のトランジスタ。
- 前記底部が湾曲する請求項６に記載のトランジスタ。
- 前記誘電体層がさらに
前記側壁および前記底部上に蒸着され、実質的に均一な厚みを有する第１の酸化物層と、
前記底部で前記第１の酸化物層に加えられる第２の酸化物層と
を備える請求項６に記載のトランジスタ。 - トレンチ型電界効果トランジスタのゲート誘電体層を形成する方法であって、
基板中に延びるトレンチを形成し、
前記トレンチの側壁および底部に沿って誘電体材の第１の層を形成し、
前記トレンチの底部に誘電体材の第２の層を形成し、それによって前記トレンチの底部が前記トレンチの側壁上の前記誘電体材よりも大きな厚みを持つ誘電体材で裏打ちされる
ステップを備える方法。 - 前記誘電体材の第１の層上に酸化抑制材の層を形成し、
前記酸化抑制材の一部を前記トレンチの底部から除去する
ステップをさらに備える請求項１１に記載の方法。 - 前記誘電体材が二酸化シリコンである請求項１１に記載の方法。
- 前記酸化抑制材の残りの部分を除去するステップをさらに備える請求項１２に記載の方法。
- 前記酸化抑制材が窒化シリコンである請求項１２に記載の方法。
- ハードマスクで前記トレンチ近隣の前記シリコンをマスクして前記誘電体材の第１の層の形成範囲を定めるステップをさらに備える請求項１１に記載の方法。
- 前記誘電体材の第１の層および前記ハードマスクの上に酸化抑制材の層を形成し、
前記トレンチの底部およびハードマスクから前記ハードマスクの一部をエッチングする
ステップをさらに備える請求項１６に記載の方法。 - 前記酸化抑制材が窒化シリコンである請求項１７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/640,954 US6437386B1 (en) | 2000-08-16 | 2000-08-16 | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
| PCT/US2001/025698 WO2002015280A1 (en) | 2000-08-16 | 2001-08-15 | Thick oxide layer on bottom of trench structure in silicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004507092A true JP2004507092A (ja) | 2004-03-04 |
Family
ID=24570347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002520310A Pending JP2004507092A (ja) | 2000-08-16 | 2001-08-15 | シリコンにおけるトレンチ構造底部の厚い酸化層 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6437386B1 (ja) |
| JP (1) | JP2004507092A (ja) |
| CN (1) | CN100429785C (ja) |
| AU (1) | AU2001284993A1 (ja) |
| DE (1) | DE10196527B3 (ja) |
| WO (1) | WO2002015280A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533696A (ja) * | 2005-01-14 | 2008-08-21 | インターナショナル レクティファイアー コーポレイション | 差異的酸化膜厚さを有するトレンチショットキーバリアダイオード |
| JP2008547225A (ja) * | 2005-06-24 | 2008-12-25 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法 |
| WO2012132229A1 (ja) * | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | トレンチ型ＳｉＣ半導体装置の製造方法 |
| US8410546B2 (en) | 2008-03-28 | 2013-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and DC-DC converter |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US6882000B2 (en) | 2001-08-10 | 2005-04-19 | Siliconix Incorporated | Trench MIS device with reduced gate-to-drain capacitance |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| US6888214B2 (en) * | 2002-11-12 | 2005-05-03 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| TWI241012B (en) * | 2004-06-25 | 2005-10-01 | Mosel Vitelic Inc | Method of manufacturing power device |
| US7402487B2 (en) * | 2004-10-18 | 2008-07-22 | Infineon Technologies Richmond, Lp | Process for fabricating a semiconductor device having deep trench structures |
| US7382019B2 (en) * | 2005-04-26 | 2008-06-03 | Fairchild Semiconductor Corporation | Trench gate FETs with reduced gate to drain charge |
| US7393749B2 (en) | 2005-06-10 | 2008-07-01 | Fairchild Semiconductor Corporation | Charge balance field effect transistor |
| TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
| US7462550B2 (en) * | 2005-10-24 | 2008-12-09 | Semiconductor Components Industries, L.L.C. | Method of forming a trench semiconductor device and structure therefor |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US8642441B1 (en) | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| US8497549B2 (en) * | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
| CN101452957B (zh) * | 2007-11-30 | 2011-05-04 | 南亚科技股份有限公司 | 凹入式栅极晶体管元件结构及制作方法 |
| US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
| US7872305B2 (en) * | 2008-06-26 | 2011-01-18 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein |
| US8829624B2 (en) * | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
| CN101620996B (zh) * | 2008-07-03 | 2012-10-10 | 和舰科技(苏州)有限公司 | 一种栅氧化层的制造方法 |
| US8138036B2 (en) * | 2008-08-08 | 2012-03-20 | International Business Machines Corporation | Through silicon via and method of fabricating same |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| KR20100106017A (ko) * | 2009-03-23 | 2010-10-01 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 이의 제조 방법 |
| CN101866849B (zh) * | 2009-04-16 | 2012-06-27 | 上海华虹Nec电子有限公司 | 在沟槽底部制备氧化膜的方法 |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| CN102005373B (zh) * | 2009-08-28 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 栅极及功率场效应管的制造方法 |
| US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
| US8642425B2 (en) | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
| CN109326595B (zh) * | 2017-07-31 | 2021-03-09 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US20200176452A1 (en) * | 2018-12-04 | 2020-06-04 | Nanya Technology Corporation | Memory device and method of forming the same |
| CN111489961A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
| CN111489963B (zh) * | 2020-04-17 | 2023-04-18 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN116487419B (zh) * | 2023-06-20 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155768A (ja) * | 1986-12-05 | 1988-06-28 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスの製造方法 |
| JPH01192174A (ja) * | 1988-01-27 | 1989-08-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH01192175A (ja) * | 1988-01-27 | 1989-08-02 | Hitachi Ltd | 半導体装置 |
| JPH03211885A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH1131815A (ja) * | 1997-07-11 | 1999-02-02 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941026A (en) | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| JPH0192174A (ja) * | 1987-10-02 | 1989-04-11 | Sharp Corp | 画像形成装置 |
| US5164325A (en) | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| US4914058A (en) | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
| US4967245A (en) | 1988-03-14 | 1990-10-30 | Siliconix Incorporated | Trench power MOSFET device |
| US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US4992390A (en) | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| KR950006483B1 (ko) * | 1990-06-13 | 1995-06-15 | 가부시끼가이샤 도시바 | 종형 mos트랜지스터와 그 제조방법 |
| US5242845A (en) * | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
| US5558313A (en) * | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
| DE69534888T2 (de) * | 1994-04-06 | 2006-11-02 | Denso Corp., Kariya | Herstellungsverfahren für Halbleiterbauelement mit Graben |
| US5770878A (en) | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
| US5808340A (en) * | 1996-09-18 | 1998-09-15 | Advanced Micro Devices, Inc. | Short channel self aligned VMOS field effect transistor |
| US5879994A (en) | 1997-04-15 | 1999-03-09 | National Semiconductor Corporation | Self-aligned method of fabricating terrace gate DMOS transistor |
| US6262453B1 (en) * | 1998-04-24 | 2001-07-17 | Magepower Semiconductor Corp. | Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate |
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
-
2000
- 2000-08-16 US US09/640,954 patent/US6437386B1/en not_active Expired - Lifetime
-
2001
- 2001-08-15 WO PCT/US2001/025698 patent/WO2002015280A1/en active Application Filing
- 2001-08-15 DE DE10196527T patent/DE10196527B3/de not_active Expired - Lifetime
- 2001-08-15 CN CNB018142168A patent/CN100429785C/zh not_active Expired - Lifetime
- 2001-08-15 AU AU2001284993A patent/AU2001284993A1/en not_active Abandoned
- 2001-08-15 JP JP2002520310A patent/JP2004507092A/ja active Pending
-
2002
- 2002-06-19 US US10/177,783 patent/US6861296B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155768A (ja) * | 1986-12-05 | 1988-06-28 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスの製造方法 |
| JPH01192174A (ja) * | 1988-01-27 | 1989-08-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH01192175A (ja) * | 1988-01-27 | 1989-08-02 | Hitachi Ltd | 半導体装置 |
| JPH03211885A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH1131815A (ja) * | 1997-07-11 | 1999-02-02 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008533696A (ja) * | 2005-01-14 | 2008-08-21 | インターナショナル レクティファイアー コーポレイション | 差異的酸化膜厚さを有するトレンチショットキーバリアダイオード |
| JP2008547225A (ja) * | 2005-06-24 | 2008-12-25 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法 |
| US8410546B2 (en) | 2008-03-28 | 2013-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and DC-DC converter |
| USRE46204E1 (en) | 2008-03-28 | 2016-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device and DC-DC converter |
| WO2012132229A1 (ja) * | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | トレンチ型ＳｉＣ半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002015280B1 (en) | 2002-07-11 |
| US6437386B1 (en) | 2002-08-20 |
| CN1447986A (zh) | 2003-10-08 |
| DE10196527T1 (de) | 2003-08-07 |
| US20020153557A1 (en) | 2002-10-24 |
| US6861296B2 (en) | 2005-03-01 |
| CN100429785C (zh) | 2008-10-29 |
| AU2001284993A1 (en) | 2002-02-25 |
| WO2002015280A1 (en) | 2002-02-21 |
| DE10196527B3 (de) | 2011-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004507092A (ja) | シリコンにおけるトレンチ構造底部の厚い酸化層 | |
| US6444528B1 (en) | Selective oxide deposition in the bottom of a trench | |
| JP5075823B2 (ja) | シールドゲート電界効果トランジスタにおけるインターポリ絶縁膜の構造および製造方法。 | |
| JP3998893B2 (ja) | Ｔ型素子分離膜の形成方法 | |
| US7777273B2 (en) | MOSFET having recessed channel | |
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| KR101311673B1 (ko) | 트랜치-게이트 전계 효과 트랜지스터 내에서 측방향으로연장되는 유전체층을 형성하는 구조 및 방법 | |
| TWI292954B (en) | Tri-gate devices and methods of fabrication | |
| JP4632639B2 (ja) | 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成 | |
| US6921699B2 (en) | Method for manufacturing a semiconductor device with a trench termination | |
| JP2004538648A (ja) | トレンチゲート電極を有するｍｉｓデバイス及びその製造方法 | |
| KR20040054248A (ko) | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 | |
| KR100970282B1 (ko) | 트렌치 ｍｏｓｆｅｔ 및 그 제조방법 | |
| KR20050085607A (ko) | 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ | |
| JP2004533728A (ja) | 電界効果トランジスタおよびこれを製造する方法 | |
| TW202139459A (zh) | 積體晶片及形成電晶體裝置的方法 | |
| KR100592740B1 (ko) | 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법 | |
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| CN110993690A (zh) | 沟槽型mosfet器件及其制造方法 | |
| WO2014131239A1 (zh) | 半导体器件及其制造方法 | |
| TWI773605B (zh) | 製造溝槽型ｍｏｓｆｅｔ的方法 | |
| JP4022989B2 (ja) | 半導体装置及びその製造方法 | |
| JP3937894B2 (ja) | 半導体装置 | |
| TW201937607A (zh) | 溝槽式閘極金氧半場效電晶體 | |
| TW202338938A (zh) | 半導體結構以及閘極結構的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120229 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120328 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120404 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120501 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120803 |