KR20050085607A - 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ - Google Patents

트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ Download PDF

Info

Publication number
KR20050085607A
KR20050085607A KR1020057010758A KR20057010758A KR20050085607A KR 20050085607 A KR20050085607 A KR 20050085607A KR 1020057010758 A KR1020057010758 A KR 1020057010758A KR 20057010758 A KR20057010758 A KR 20057010758A KR 20050085607 A KR20050085607 A KR 20050085607A
Authority
KR
South Korea
Prior art keywords
trench
gate
polysilicon
semiconductor device
manufacturing
Prior art date
Application number
KR1020057010758A
Other languages
English (en)
Inventor
에르빈 에이 히즈젠
레이몬드 제이 이 후에팅
미카엘 에이 에이 인찬트
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050085607A publication Critical patent/KR20050085607A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

트렌치 MOSFET 제조 방법은 트렌치의 측벽(28) 상에 질화물 라이너(50)를 형성하고 트렌치 하부에 도핑된 폴리실리콘(26)의 플러그를 형성하는 단계를 포함한다. 그 다음에, 폴리실리콘(26)의 플러그가 산화되어 트렌치 하부에 두꺼운 산화물 플러그(30)를 형성하며, 이 때 질화물 라이너(50)는 측벽(28)이 산화되지 않도록 보호한다. 이것은 트렌치 하부에 두꺼운 산화물 플러그를 형성하며, 이로 인해 게이트와 드레인 사이의 캐패시턴스가 감소한다.

Description

트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치 ＭＯＳＦＥＴ{METHOD OF MANUFACTORING A TRENCH-GATE SEMICONDUCTOR DEVICE}
본 발명은 트렌치를 포함하는 반도체 디바이스, 특히 트렌치 MOSFET(metal oxide semiconductor field effect transistor)의 제조 방법에 관한 것이다.
종래의 트렌치 반도체 구조의 일례가 도 2에 도시되어 있다. n형 드레인층(4)이 N+ 기판(2) 상에 제공되고, p형 본체층(6)이 드레인층(4) 상에 제공된다. 트렌치(8)는 본체층(6)을 통해 드레인층(4)까지 연장되고, 게이트 절연체(12)에 의해 본체로부터 절연된다. N+ 소스 확산부(14)가 트렌치에 인접하게 제공된다.
사용 중에, 게이트 전극에 전압이 인가되어 소스(14)와 드레인(4) 사이의 트렌치(8)에 인접한 본체층(6)에서 연장되는 채널(16)을 제어한다.
종래의 트렌치는 Brown 등에 의해 발명되어 US Philips Corporation에 양도된 US-A-6,331,467에 보다 상세하게 개시되어 있으며, 이 문헌은 본 명세서에 참조로서 포함된다.
이 구조에 있어서의 문제점은 트렌치 하부의 게이트가 드레인에 매우 인접하여 발생하는 게이트와 드레인 사이의 캐패시턴스이다. 이 캐패시턴스는 문제를 발생하는데, 특히 밀러 효과(Miller effect)를 일으킨다. 따라서 이 캐패시턴스는 제거되어야 한다.
이 캐패시턴스를 줄이기 위한 공지되어 있는 방법은 Murphy의 US-A-6,444,528에 개시되어 있는데, 이것은 트렌치 하부에 두꺼운 절연체를 제공하는 것을 제안하고 있다. US-A-6,444,528은 트렌치 하부에 제 2 트렌치를 형성하고, 이 제 2 트렌치에 선택적으로 산화물을 성장시켜 두꺼운 절연체를 형성하는 것을 개시하고 있다.
그러나, 이 방법은 제조가 복잡하며, 따라서 그러한 구조물을 제조하기 위한 보다 간단한 방법이 요구된다.
도 1a 내지 1e는 본 발명에 따른 반도체 디바이스 제조 방법의 연속적인 단계를 도시한 도면.
도 2는 종래의 반도체 제조 방법을 도시한 도면.
본 발명에 따르면, 트렌치 게이트 반도체 디바이스 제조 방법에 있어서, 제 1 주 표면을 갖는 실리콘 디바이스 본체를 제공하는 단계 -상기 실리콘 디바이스 본체는 제 1 도전형의 드레인 영역과 상기 드레인 영역 상의 본체 영역을 포함함- 와, 제 1 주 표면으로부터 실리콘 디바이스 본체로 아래쪽으로 연장되는 트렌치를 형성하는 단계 -상기 트렌치는 측벽 및 베이스를 포함함- 와, 측벽을 보호하기 위해 트렌치 내에 질화물 라이너를 증착하는 단계와, 트렌치의 베이스에 폴리실리콘 플러그를 형성하는 단계와, 디바이스를 열산화시켜 트렌치 하부의 폴리실리콘을 산화시켜서 트렌치의 베이스에 산화물 플러그를 형성하는 단계와, 트렌치 내에 도전 재료를 증착시켜 게이트를 형성하는 단계를 포함하는 트렌치 게이트 반도체 디바이스 제조 방법이 제공된다.
두꺼운 산화물 영역 또는 트렌치 하부의 플러그는 게이트-드레인 캐패시턴스를 크게 감소시킬 수 있으며 따라서 완성된 디바이스의 밀러 효과를 크게 감소시킬 수 있다. 본 발명에 따른 방법은 제조하기가 비교적 간단하다.
질화물 라이너는 본질적으로 측벽에 산화물이 형성되지 않도록 한다. 반면에, 산화물층은 일반적으로 산화를 방지할 수 없으며 따라서 산화물층은 간단히 더 두꺼워질 수 있다. 폴리머 또는 폴리이미드는 일반적으로 폴리실리콘을 산화시키는데 사용되는 산화 공정에 적합하지 않고 산화 조건에서 타버릴 수도 있기 때문에, 양호하지 못하다.
측벽이 산화되지 않으면, 트렌치는 프로세스의 이 단계에서 산화된 측벽을 위한 공간을 제공하기 위해 필요한 최소 공간보다 더 넓게 될 필요가 없게 된다. 따라서, 트렌치는 산화물 라이너가 질화물 대신에 사용되는 경우보다 더 협소해질 수 있다.
실시예에서, 트렌치의 하부를 형성하는 폴리실리콘은 도핑된다. 트렌치의 하부에 도핑된 폴리실리콘을 형성한 후에 이것을 산화시켜 트렌치의 하부에 두꺼운 영역을 쉽게 형성할 수 있다. 도핑된 폴리실리콘은 비교적 산화하기 쉽다.
폴리실리콘은 도핑되어 형성될 수도 있고 또는 폴리실리콘은 증착된 후에 예를 들어 POCl3 소스와 같은 적절한 소스로부터 확산에 의해 도핑될 수도 있다.
트렌치의 베이스에 폴리실리콘을 증착하는 단계는 트렌치를 포함하는 제 1 주 표면 상에 폴리실리콘을 증착한 후에, 트렌치의 베이스에 폴리실리콘을 남겨두고 폴리실리콘을 에칭하여 제 1 주 표면으로부터 폴리실리콘을 제거하는 단계를 포함한다.
실시예에서, 이 방법은 질화물 라이너를 증착하기 전에 트렌치의 측벽을 열적으로 산화시켜 산화물을 형성하는 단계와, 트렌치 내에 도전성 재료를 증착하여 게이트를 형성하기 전에 질화물 라이너를 에칭하여 게이트 산화물을 노출시키는 단계를 더 포함한다.
이와 달리, 산화물 플러그를 형성하는 단계 후에 게이트 산화물이 형성될 수도 있다. 덜 바람직한 방법에서는, 질화물 라이너가 게이트 산화물을 형성할 수도 있다.
폴리실리콘을 산화시키는데 이용된 산화 단계는 650℃ 내지 850℃, 바람직하게는 700℃ 내지 800℃에서의 저온 습식 산화를 이용할 수도 있다. 이 저온 프로세스는 제조 동안 구조물에 대한 스트레스를 최소화한다. 도핑된 폴리실리콘을 사용하는 특별한 이점은 이것이 이러한 프로세스에 의해 쉽게 산화된다는 것이다.
트렌치 하부의 산화물 및 게이트 산화물을 형성하는 단계 후에, 트렌치는 도핑된 폴리실리콘으로 채워져서 게이트를 형성할 수도 있다.
다른 측면에서는, 트렌치 MOSFET에 있어서, 제 1 도전형의 드레인 영역과, 드레인 영역 상의 본체 영역과, 본체 영역을 통해 제 1 주 표면으로부터 연장되는 트렌치와, 제 1 주 표면에서 트렌치와 측면으로 인접한 소스 영역과, 트렌치의 측벽 상의 열적 게이트 산화물과, 게이트 산화물에 의해 본체 영역으로부터 절연된 트렌치 내의 게이트 전극과, 드레인 영역으로 연장되는 트렌치의 베이스에서 산화된 도핑된 폴리실리콘으로 형성된 두꺼운 산화물 플러그를 포함하는 트렌치 MOSFET이 제공된다.
전술한 바와 같이, 이러한 구조물은 제조가 비교적 간단하고 밀러 효과를 감소시킨다.
본 발명을 보다 잘 이해하기 위해, 이하에서는 첨부한 도면을 참조하여 예를 통해 실시예를 설명한다.
도면은 개략적인 것으로, 실제 축척한 것은 아니다.
도 1a를 참조하면, n형 에피층(4)이 n+ 형 반도체 기판(2) 상에 성장한다. 그 다음에 이온 주입 등에 의해 약하게 도핑된 p형 본체층(6)이 에피층(4) 상에 형성된다. 이와 달리, 트렌치 형성 후에 층(6)을 형성하기 위한 이온 주입 단계가 행해질 수도 있고 또는 층(6)이 에피택셜 성장할 수도 있다. 이 구조물은 이하에서 "실리콘 디바이스 본체"(1)라고도 하는데, 이 용어는 단지 본체층(6)을 지칭하기 위한 것만은 아니다. 실리콘 디바이스 본체(1)는 대향하는 제 1 주 표면(22)과 제 2 주 표면(23)을 포함한다.
"상(on)", "위(over)", "아래쪽(downwards)"과 같은 공간적인 용어가 본 명세서에서 사용되는 경우에, 이들은 디바이스를 기준으로 하는 공간을 나타내는 것으로 공간적으로 다른 특별한 디바이스의 방향을 의미하는 것은 아니다.
그 다음에 실리콘 디바이스 본체(1)의 제 1 주 표면(22) 상에 산화물층(20)을 증착시켜 하드 마스크(20)를 형성하고 산화물층(20)을 패터닝하여 개구(24)를 형성한다. 그 다음에 개구를 통해 n 층(4)으로 에칭하여 트렌치(8)를 형성한다. 이 트렌치 에칭은 임의의 공지된 공정에 의해 수행될 수도 있다. 도 1a에 도시된 바와 같이, 트렌치는 측벽(28) 및 베이스(29)를 포함한다.
그 다음에 열 산화 공정에 의해 트렌치의 측벽(28) 및 베이스(29) 상에 열산화물(32)을 형성한다.
그 다음에, 질화물로 이루어진 유전체 라이너(50)가 트렌치의 측벽(28) 및 베이스(29) 상에 증착된다.
그 다음에, 전체 제 1 주 표면 위에 폴리실리콘(52)이 증착된다. 그 다음에 POCl3 소스로부터의 확산을 이용하여 폴리실리콘(52)이 도핑되어 도 1b에 도시된 구조물이 형성된다.
그 다음에, 에치백에 의해 제 1 주 표면으로부터 트렌치의 베이스(29)의 플러그(26)를 제외한 도핑된 폴리실리콘(52)이 제거된다. 이 결과의 구조물이 도 1c에 도시되어 있다.
그 다음에 700℃ 내지 800℃에서 저온 습식 산화 공정에 의해 폴리실리콘 플러그가 산화되어 트렌치의 베이스에 산화물 플러그(30)가 형성된다. 질화물 라이너(50)는 트렌치의 측벽(28)에 산화물이 형성되는 것을 막는다. 도핑된 폴리실리콘의 산화가 용이해져서 상당한 두께의 산화물이 합리적인 시간 프레임에서 형성될 수 있기 때문에, 트렌치 하부의 산화물 플러그(30)는 두꺼울 수 있다.
그 다음에, 플러그(30) 위의 영역 내의 질화물 라이너(50) 및 열 산화물(32)이 에칭에 의해 제거되고, 열 산화가 행해져서 플러그(30) 위의 측벽 상에 게이트 산화물(12)이 형성된다. 다른 방법에서는 열 산화물(32)이 에칭되지 않고 그 자체가 게이트 산화물로서 사용될 수도 있다.
그 다음에, 게이트로 작용하는 폴리실리콘(34)으로 트렌치를 채워 도 1d에 도시된 구조물을 형성한다.
나머지 공정은 당업자에게 잘 알려져 있는 종래의 방식대로 행해질 수 있으며, 그 결과 도 1e에 개략적으로 도시된 디바이스가 형성된다. 소스 확산부(14)는 트렌치의 측면 에지부의 제 1 주 표면에서 주입된다.
소스(36), 게이트(38) 및 드레인(40) 컨택트가 형성된다. 이들은 도 1e에 개략적으로 도시되어 있으며, 드레인 컨택트(40)는 이 예에서 제 2 주 표면(23) 상의 백 컨택트이다. 소스 컨택트(36)는 n+ 소스 확산부(14)와 접촉한다.
그 다음에 반도체가 패키지되고 컨택트되어 완성된 반도체 디바이스를 형성한다.
이 프로세스는 게이트(10)와 드레인(2) 사이의 캐패시턴스를 줄이기 위해 트렌치 하부에 두꺼운 플러그를 구비하는 트렌치 MOSFET을 제조하는 용이한 수단을 제공한다.
이상 개시된 내용으로부터 당업자들에게 자명한 다른 변형 및 변경이 이루어질 수도 있을 것이다. 그러한 변형 및 변경은, 트렌치 반도체 디바이스의 설계, 제조 및 사용에 있어서 이미 알려져 있으며 본 명세서에 기재된 특징들 대신에 또는 추가로 사용될 수 있는 유사한 특징들 및 다른 특징들을 포함할 수도 있다. 청구범위는 이들 특징들의 특정 조합으로 공식화되었지만, 그 범위는 본 발명에서와 같이 동일한 기술적 문제들 중 어느 하나 또는 전부를 완화시키는 지의 여부에 관계없이, 임의의 신규한 특징 또는 본 명세서에서 명시적으로 또는 암시적으로 기재된 특징들의 신규한 조합 또는 그 일반화를 포함한다는 점에 유의하라. 또한, 본 출원 또는 이로부터 도출된 임의의 다른 출원의 진행 중에 그러한 특징 및/또는 그러한 특징들의 조합으로 공식화될 수도 있다.
예를 들면, 전술한 실시예에서 트렌치(8) 형성 후에 소스 확산부(14)가 형성된다. 그러나, 당업자라면 알 수 있듯이, 소스 확산부(14)를 형성한 후에 소스 확산부를 통해 트렌치를 에칭하는 것도 가능하다. 트렌치 에칭 제조에 있어서의 다른 변형은 당업자들에게 알려져 있으며 그러한 변형들이 이용될 수도 있다.
당업자는 본 발명인 다양한 반도체 구조물에 이용될 수 있음을 알 수 있을 것이다. 예를 들면, 에피층(4)은 n 에피층으로 설명되었고, 본체층(6)은 p형 층으로, 소스 확산부(14)는 n 도핑층으로 설명되었지만, 이들 층 중 어느 하나 또는 전부가 p형 또는 n형일 수도 있다. 도시된 바와 같이, 드리프트 영역, 즉 드레인 에피층(4)의 약하게 도핑된 부분이 이용될 수도 있다. 필요하다면, 확산부 및 컨택트부와 같은 다른 층들이 포함될 수도 있다.

Claims (10)

  1. 트렌치 게이트 반도체 디바이스 제조 방법에 있어서,
    제 1 주 표면(22)을 갖는 실리콘 디바이스 본체(1)를 제공하는 단계 -상기 실리콘 디바이스 본체는 제 1 도전형의 드레인 영역(2, 4)과 상기 드레인 영역 상의 본체 영역(6)을 포함함- 와,
    상기 제 1 주 표면(22)으로부터 상기 실리콘 디바이스 본체(1)로 아래쪽으로 연장되는 트렌치(8)를 형성하는 단계 -상기 트렌치는 측벽(28) 및 베이스(29)를 포함함- 와,
    상기 측벽을 보호하기 위해 상기 트렌치 내에 질화물 라이너(50)를 증착하는 단계와,
    상기 트렌치(8)의 상기 베이스(29)에 폴리실리콘 플러그(26)를 형성하는 단계와,
    상기 디바이스를 열산화시켜 상기 트렌치 하부의 상기 폴리실리콘을 산화시켜서 상기 트렌치의 베이스에 산화물 플러그(30)를 형성하는 단계와,
    상기 트렌치 내에 도전 재료를 증착시켜 게이트를 형성하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 트렌치(8)의 상기 베이스(29)에 폴리실리콘 플러그(26)를 형성하는 단계는 상기 트렌치의 상기 베이스에 도핑된 폴리실리콘 플러그를 형성하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  3. 제 2 항에 있어서,
    상기 트렌치(8)의 상기 베이스(29)에 도핑된 폴리실리콘 플러그(26)를 증착하는 단계는 상기 트렌치(8)를 포함하는 상기 제 1 주 표면 상에 폴리실리콘(52)을 증착한 후에 상기 도핑된 폴리실리콘(52)을 에칭하여 상기 제 1 주 표면(22)으로부터 상기 트렌치의 상기 베이스(29)의 상기 폴리실리콘을 제외한 상기 도핑된 폴리실리콘을 제거하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  4. 제 2 항에 있어서,
    상기 도핑된 폴리실리콘을을 증착하는 단계는 도핑되지 않은 폴리실리콘(52)을 증착한 후에 확산 공정을 수행하여 상기 도핑되지 않은 폴리실리콘을 도핑하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  5. 제 1 항 내지 4 항 중 어느 한 항에 있어서,
    상기 산화물층 상에 상기 질화물 라이너(50)를 증착하기 전에 상기 트렌치의 상기 측벽을 열산화시켜 산화물층(32)을 형성하는 단계와,
    상기 폴리실리콘을 산화한 후에 상기 질화물 라이너(50) 및 상기 산화물층(32)을 에칭하는 단계와,
    상기 트렌치 내에 도전성 재료를 증착하여 게이트를 형성하기 전에 상기 측벽을 열산화시켜 열산화 게이트 절연체(12)를 형성하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  6. 제 1 항 내지 5 항 중 어느 한 항에 있어서,
    상기 트렌치(8)를 형성하는 단계는 개구(24)를 규정하는 상기 제 1 주 표면 상에 마스크(20)를 제공하는 단계와, 상기 개구(24)를 통해 에칭하여 상기 제 1 주 표면(22)으로부터 아래쪽으로 연장되는 트렌치(8)를 형성하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  7. 제 6 항에 있어서,
    상기 마스크(20)는 산화물 하드 마스크인
    트렌치 게이트 반도체 디바이스 제조 방법.
  8. 제 1 항 내지 7 항 중 어느 한 항에 있어서,
    상기 도전성 재료를 증착하여 게이트를 형성하는 단계는 상기 트렌치(8)를 폴리실리콘으로 채워 게이트(34)를 형성하는 단계를 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  9. 제 1 항 내지 8 항 중 어느 한 항에 있어서,
    상기 트렌치에 인접한 상기 제 1 주 표면에 제 1 도전형의 소스 주입부(14)를 형성하는 단계와, 상기 소스 주입부(14), 상기 게이트(34) 및 상기 드레인 영역(2, 4)에 각각 부착된 소스(36), 게이트(38) 및 드레인(40) 전극을 형성하여 상기 트렌치 게이트 반도체 디바이스를 완성하는 단계를 더 포함하는
    트렌치 게이트 반도체 디바이스 제조 방법.
  10. 트렌치 MOSFET에 있어서,
    제 1 도전형의 드레인(2, 4) 영역과,
    상기 드레인 영역 상의 본체(6) 영역과,
    상기 본체 영역을 통해 제 1 주 표면으로부터 연장되는 트렌치(8)와,
    상기 제 1 주 표면에서 상기 트렌치와 측면으로 인접한 소스 영역(14)과,
    상기 트렌치의 상기 측벽 상의 열적 게이트 산화물(12)과,
    상기 게이트 산화물에 의해 상기 본체 영역으로부터 절연된 상기 트렌치 내의 게이트 전극(34)과,
    상기 드레인 영역으로 연장되는 상기 트렌치의 베이스에서 산화된 도핑된 폴리실리콘으로 형성된 두꺼운 산화물 플러그(34)를 포함하는
    트렌치 MOSFET.
KR1020057010758A 2002-12-14 2003-12-08 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ KR20050085607A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0229210.0 2002-12-14
GBGB0229210.0A GB0229210D0 (en) 2002-12-14 2002-12-14 Method of manufacture of a trench semiconductor device

Publications (1)

Publication Number Publication Date
KR20050085607A true KR20050085607A (ko) 2005-08-29

Family

ID=9949709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010758A KR20050085607A (ko) 2002-12-14 2003-12-08 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ

Country Status (8)

Country Link
US (1) US7199010B2 (ko)
EP (1) EP1697982A1 (ko)
JP (1) JP2006510214A (ko)
KR (1) KR20050085607A (ko)
CN (2) CN100442461C (ko)
AU (1) AU2003303012A1 (ko)
GB (2) GB0229210D0 (ko)
WO (1) WO2004055882A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827515B1 (ko) * 2007-03-19 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8012828B2 (en) 2008-01-07 2011-09-06 Samsung Electronics Co., Ltd. Recess gate transistor
US9269746B2 (en) 2013-11-12 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609524B1 (ko) * 2005-03-23 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 형성방법
JP4857827B2 (ja) * 2006-03-09 2012-01-18 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
KR100741919B1 (ko) * 2006-09-12 2007-07-24 동부일렉트로닉스 주식회사 Ｐｎ 접합 게이트 전극을 포함하는 트렌치형 모스트랜지스터 및 그 제조 방법
KR100791773B1 (ko) * 2006-12-27 2008-01-04 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 제조 방법
JP2009088186A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
KR100951740B1 (ko) * 2007-12-21 2010-04-08 주식회사 동부하이텍 반도체 소자의 제조 방법
KR100940642B1 (ko) * 2007-12-28 2010-02-05 주식회사 동부하이텍 반도체 소자의 제조방법
US8878292B2 (en) * 2008-03-02 2014-11-04 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method
US7902075B2 (en) * 2008-09-08 2011-03-08 Semiconductor Components Industries, L.L.C. Semiconductor trench structure having a sealing plug and method
CN101847603B (zh) * 2009-03-26 2013-06-05 尼克森微电子股份有限公司 低栅极电荷的沟槽式功率半导体的制造方法及其结构
US20170125531A9 (en) * 2009-08-31 2017-05-04 Yeeheng Lee Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet)
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
JP2011134837A (ja) * 2009-12-24 2011-07-07 Sanyo Electric Co Ltd 半導体装置の製造方法
CN101834142B (zh) * 2010-05-21 2012-11-14 香港商莫斯飞特半导体有限公司 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法
CN102263019B (zh) * 2010-05-25 2014-03-12 科轩微电子股份有限公司 自对准沟槽式功率半导体结构的制造方法
CN102005379B (zh) * 2010-10-25 2015-08-19 上海华虹宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法
CN102456561B (zh) * 2010-11-02 2013-09-11 上海华虹Nec电子有限公司 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
JP2012124344A (ja) * 2010-12-09 2012-06-28 Sanken Electric Co Ltd 半導体装置の製造方法
CN102222614B (zh) * 2011-06-23 2015-11-25 上海华虹宏力半导体制造有限公司 功率金属氧化物场效应管的形成方法
CN103247529B (zh) * 2012-02-10 2016-08-03 无锡华润上华半导体有限公司 一种沟槽场效应器件及其制作方法
CN103367150A (zh) * 2012-03-30 2013-10-23 上海华虹Nec电子有限公司 双层多晶栅沟槽型mos晶体管的制备方法
CN103367435A (zh) * 2012-04-03 2013-10-23 朱江 一种肖特基沟槽mos半导体装置及其制造方法
KR102015866B1 (ko) * 2012-06-29 2019-08-30 에스케이하이닉스 주식회사 리세스게이트를 구비한 트랜지스터 및 그 제조 방법
KR101431915B1 (ko) * 2012-12-21 2014-08-26 삼성전기주식회사 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
KR101452091B1 (ko) 2013-02-26 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
US9390939B2 (en) * 2014-05-29 2016-07-12 Globalfoundries Inc. Methods of forming MIS contact structures for semiconductor devices and the resulting devices
CN104517834B (zh) * 2014-07-31 2017-12-05 上海华虹宏力半导体制造有限公司 兼容cmos制程的肖特基二极管的制造方法
CN106158631A (zh) * 2015-03-25 2016-11-23 北大方正集团有限公司 带埋层沟槽功率器件及其制作方法
ITUB20154024A1 (it) * 2015-09-30 2017-03-30 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale protetto contro il latch-up e relativo processo di fabbricazione

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
GB9907184D0 (en) 1999-03-30 1999-05-26 Philips Electronics Nv A method of manufacturing a semiconductor device
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
US6326261B1 (en) * 2001-01-05 2001-12-04 United Microelectronics Corp. Method of fabricating a deep trench capacitor
US6709912B1 (en) * 2002-10-08 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Dual Si-Ge polysilicon gate with different Ge concentrations for CMOS device optimization

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827515B1 (ko) * 2007-03-19 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8012828B2 (en) 2008-01-07 2011-09-06 Samsung Electronics Co., Ltd. Recess gate transistor
US9269746B2 (en) 2013-11-12 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9431458B2 (en) 2013-11-12 2016-08-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
CN1726585A (zh) 2006-01-25
GB0324099D0 (en) 2003-11-19
AU2003303012A8 (en) 2004-07-09
US7199010B2 (en) 2007-04-03
AU2003303012A1 (en) 2004-07-09
CN100442461C (zh) 2008-12-10
EP1697982A1 (en) 2006-09-06
JP2006510214A (ja) 2006-03-23
CN1726587A (zh) 2006-01-25
WO2004055882A8 (en) 2005-07-14
WO2004055882A1 (en) 2004-07-01
GB0229210D0 (en) 2003-01-22
US20060017097A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
KR20050085607A (ko) 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
JP5081367B2 (ja) ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイス及びその製造方法。
KR100415490B1 (ko) 파워 모스 소자 및 그 제조 방법
US6602768B2 (en) MOS-gated power device with doped polysilicon body and process for forming same
US7524726B2 (en) Method for fabricating a semiconductor device
US6875665B2 (en) Method of manufacturing a semiconductor device
US20110049618A1 (en) Fabrication of trench dmos device having thick bottom shielding oxide
JP2008547225A (ja) トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法
KR100850689B1 (ko) 파워 ｍｏｓｆｅｔ 및 이러한 파워 ｍｏｓｆｅｔ을 제조하는 방법
JP2000332246A (ja) 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス
JP2005502204A (ja) エッジ構造を備えた半導体装置の製造方法
KR20050085608A (ko) 종형 절연 게이트 트랜지스터의 제조 방법 및 반도체 장치
JP2004507088A (ja) トレンチゲート半導体装置の製造方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
US7413954B2 (en) Insulated gate semiconductor device and manufacturing method of the same
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
JPH07249770A (ja) 半導体装置及びその製造方法
US7485534B2 (en) Method of manufacture of a trench-gate semiconductor device
KR100367049B1 (ko) 반도체 장치의 제조방법
JP2002270837A (ja) 炭化珪素半導体装置及びその製造方法
JPH10335660A (ja) 半導体装置およびその製造方法
JPH01194362A (ja) 埋め込みゲート型ｍｏｓｆｅｔの製造方法
JPH08255902A (ja) 絶縁ゲート型半導体装置とその製造方法
JPS63227059A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application