CN103367150A - 双层多晶栅沟槽型mos晶体管的制备方法 - Google Patents

双层多晶栅沟槽型mos晶体管的制备方法 Download PDF

Info

Publication number
CN103367150A
CN103367150A CN2012100892103A CN201210089210A CN103367150A CN 103367150 A CN103367150 A CN 103367150A CN 2012100892103 A CN2012100892103 A CN 2012100892103A CN 201210089210 A CN201210089210 A CN 201210089210A CN 103367150 A CN103367150 A CN 103367150A
Authority
CN
China
Prior art keywords
layers
oxide layer
ground floor
layer
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100892103A
Other languages
English (en)
Inventor
邵向荣
王永成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2012100892103A priority Critical patent/CN103367150A/zh
Publication of CN103367150A publication Critical patent/CN103367150A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种双层多晶栅沟槽型MOS晶体管的制备方法，该方法在生长完第一层氧化层后，生长栅极氧化层前，进行以下步骤：1)淀积氮化硅；2)沉积第一层多晶硅；3)回刻第一层多晶硅，并在回刻至第一层氧化层表面后上光刻胶，挡住第一层多晶硅引出区域，然后继续回刻，直至超过垂直沟道区域；4)去光阻，在第一层多晶硅表面生长第二层氧化层；5)刻蚀沟槽侧壁位于第二层氧化层上方的氮化硅及第一层氧化层。该方法借助氮化硅的隔离作用，阻挡沟槽侧壁及表面氧化层的生长，使两层多晶硅间能够生长足够厚的热氧化层，从而提升了双层多晶栅沟槽型MOS晶体管的栅极耐压能力。

Description

双层多晶栅沟槽型MOS晶体管的制备方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双层多晶栅沟槽型MOS(MetalOxide Semiconductor，金属-氧化物-半导体)晶体管的制备方法。
背景技术
目前，在半导体集成电路中，比较典型的双层多晶栅沟槽型MOS晶体管的结构如图1所示，包含有两层多晶硅结构，其中，第一层多晶硅(即底部多晶硅)与源极等电位，第二层多晶硅(即顶部多晶硅)控制栅极开启与关闭。这种结构的优点是Qgd(栅漏电荷)和导通电阻低，缺点是在两层多晶硅中间生长的氧化层的膜质不够致密，且厚度也因侧壁栅氧的生长而无法进一步加厚，导致在栅极耐压测试时容易从两层多晶栅间击穿，从而影响到器件的栅极耐压能力。
通过HDP(High Density Plasma，高密度电浆法)沉积回刻工艺虽可以解决两层多晶硅间氧化层厚度不够的问题，但是该工艺存在沟槽线宽不能太小等限制。
发明内容
本发明要解决的技术问题是提供一种双层多晶栅沟槽型MOS晶体管的制备方法，它可以提升双层多晶栅沟槽型MOS晶体管器件的栅极耐压能力。
为解决上述技术问题，本发明的双层多晶栅沟槽型MOS晶体管的制备方法，在沟槽内生长第一层氧化层后，生长栅极氧化层前，包括有以下工艺步骤：
1)淀积氮化硅；
2)沉积第一层多晶硅；
3)回刻第一层多晶硅，并在回刻至第一层氧化层表面后上光刻胶，挡住第一层多晶硅引出区域，然后继续回刻，直至超过垂直沟道区域；
4)去光阻，在第一层多晶硅表面生长第二层氧化层；
5)刻蚀掉沟槽侧壁位于第二层氧化层上方的氮化硅和第一层氧化层。
本发明借助氮化硅的隔离作用，阻挡沟槽侧壁及表面氧化层的生长，使沟槽第一层多晶硅与第二层多晶硅中间能够生长足够厚的热氧化层，从而提升了双层多晶栅沟槽型MOS晶体管的栅极耐压能力。
附图说明
图1是现有双层多晶栅沟槽型MOS晶体管的截面结构示意图。
图2是本发明的双层多晶栅沟槽型MOS晶体管制备工艺流程示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的双层多晶栅沟槽型MOS晶体管的具体制备工艺流程为：
步骤1，在硅基板上刻蚀出沟槽，然后在沟槽内用干法或湿法氧化生长一层1000～
Figure BDA0000148567390000021
厚的氧化层(第一层氧化层)，如图2(a)所示。
步骤2，用CVD(Chemical Vapor Deposition，化学气相沉积)方法淀积一层厚约200～的SiN(氮化硅)，然后沉积第一层多晶硅，如图2(b)所示。
步骤3，回刻第一层多晶硅，并在回刻至第一层氧化层表面后，上光刻胶挡住第一层多晶硅引出区域；然后继续回刻一定深度，回刻深度应以超过垂直沟道区域为准，一般为0.8～1.2μm，如图2(c)所示。
步骤4，去光刻胶，然后通过湿法氧化，在沟槽内的第一层多晶硅表面生长一层4000～
Figure BDA0000148567390000023
的热氧化层(第二层氧化层)，如图2(d)所示。此时由于SiN的保护，沟槽侧壁及晶圆表面不会生长氧化层。
步骤5，湿法刻蚀，将沟槽侧壁位于第二层氧化层上方的SiN和第一层氧化层完全去除，需控制过刻蚀量小于30％，如图2(e)所示。
步骤6，干法生长栅极氧化层(厚度为200～
Figure BDA0000148567390000024
根据器件设计而不同)，沉积第二层多晶硅，并回刻至栅极氧化层，如图2(f)所示。后续工艺流程与现有的双层多晶栅沟槽型MOS晶体管器件的制备工艺流程完全一致，最终得到如图2(g)所示的双层多晶栅沟槽型MOS晶体管结构。
比较图1与图2(g)可以明显地看到，用本发明的方法制备的双层多晶栅沟槽型MOS晶体管结构与原有结构相比，两层多晶硅之间的氧化层厚度可以做到非常厚，因此，器件栅极的耐压能力重新由侧壁的栅氧来决定，从而可以做到与正常沟槽型MOS晶体管一样的栅极耐压能力，解决了双层多晶栅MOS晶体管栅极耐压能力低于普通沟槽型MOS晶体管的缺点。

Claims (9)

1.双层多晶栅沟槽型MOS晶体管的制备方法，其特征在于，在沟槽内生长第一层氧化层后，生长栅极氧化层前，包括有以下工艺步骤：
1)淀积氮化硅；
2)沉积第一层多晶硅；
3)回刻第一层多晶硅，并在回刻至第一层氧化层表面后上光刻胶，挡住第一层多晶硅引出区域，然后继续回刻，直至超过垂直沟道区域；
4)去光阻，在第一层多晶硅表面生长第二层氧化层；
5)刻蚀掉沟槽侧壁位于第二层氧化层上方的氮化硅和第一层氧化层。
2.根据权利要求1所述的方法，其特征在于，所述第一层氧化层的厚度为1000～
3.根据权利要求1所述的方法，其特征在于，步骤1)，采用化学气相沉积方法淀积氮化硅。
4.根据权利要求3所述的方法，其特征在于，所述氮化硅的厚度为200～
Figure FDA0000148567380000012
5.根据权利要求1所述的方法，其特征在于，步骤3)，上光刻胶后的回刻深度为0.8～1.2μm。
6.根据权利要求1所述的方法，其特征在于，步骤4)，通过湿法氧化生长第二层氧化层。
7.根据权利要求6所述的方法，其特征在于，所述第二层氧化层的厚度为4000～
Figure FDA0000148567380000013
8.根据权利要求1所述的方法，其特征在于，步骤5)，采用湿法刻蚀方法。
9.根据权利要求8所述的方法，其特征在于，步骤5)，氮化硅和第一层氧化层的过刻蚀量小于30％。
CN2012100892103A 2012-03-30 2012-03-30 双层多晶栅沟槽型mos晶体管的制备方法 Pending CN103367150A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100892103A CN103367150A (zh) 2012-03-30 2012-03-30 双层多晶栅沟槽型mos晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100892103A CN103367150A (zh) 2012-03-30 2012-03-30 双层多晶栅沟槽型mos晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN103367150A true CN103367150A (zh) 2013-10-23

Family

ID=49368243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100892103A Pending CN103367150A (zh) 2012-03-30 2012-03-30 双层多晶栅沟槽型mos晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN103367150A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332401A (zh) * 2014-09-23 2015-02-04 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间热氧介质层的制造方法
CN104517824A (zh) * 2014-08-01 2015-04-15 上海华虹宏力半导体制造有限公司 沟槽型双层栅的制造方法
CN113690299A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 沟槽栅vdmos器件及其制备方法
CN113690301A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794710B2 (en) * 2002-06-12 2004-09-21 Powerchip Semiconductor Corp. Split-gate flash memory structure and method of manufacture
CN1726585A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅极半导体器件的制造方法
CN101315895A (zh) * 2007-05-30 2008-12-03 上海华虹Nec电子有限公司 双层栅功率mos结构实现方法
CN101320753A (zh) * 2007-05-29 2008-12-10 万国半导体股份有限公司 利用硅的局部氧化技术制造的双栅极结构
US20090140329A1 (en) * 2007-11-14 2009-06-04 Rohm Co. Ltd. Semiconductor Device
CN102130000A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅mos器件的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794710B2 (en) * 2002-06-12 2004-09-21 Powerchip Semiconductor Corp. Split-gate flash memory structure and method of manufacture
CN1726585A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅极半导体器件的制造方法
CN101320753A (zh) * 2007-05-29 2008-12-10 万国半导体股份有限公司 利用硅的局部氧化技术制造的双栅极结构
CN101315895A (zh) * 2007-05-30 2008-12-03 上海华虹Nec电子有限公司 双层栅功率mos结构实现方法
US20090140329A1 (en) * 2007-11-14 2009-06-04 Rohm Co. Ltd. Semiconductor Device
CN102130000A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅mos器件的制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517824A (zh) * 2014-08-01 2015-04-15 上海华虹宏力半导体制造有限公司 沟槽型双层栅的制造方法
CN104517824B (zh) * 2014-08-01 2017-08-08 上海华虹宏力半导体制造有限公司 沟槽型双层栅的制造方法
CN104332401A (zh) * 2014-09-23 2015-02-04 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间热氧介质层的制造方法
CN104332401B (zh) * 2014-09-23 2017-08-08 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间热氧介质层的制造方法
CN113690299A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 沟槽栅vdmos器件及其制备方法
CN113690301A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
WO2021232792A1 (zh) * 2020-05-18 2021-11-25 华润微电子（重庆）有限公司 沟槽栅vdmos器件及其制备方法
CN113690299B (zh) * 2020-05-18 2024-02-09 华润微电子（重庆）有限公司 沟槽栅vdmos器件及其制备方法

Similar Documents

Publication Publication Date Title
TWI481030B (zh) 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法
US20170148881A1 (en) Semiconductor devices and methods for manufacturing the same
CN105448990B (zh) Ldmos晶体管及其形成方法
CN104681448B (zh) 肖特基晶体管的结构及制造方法
US9748141B2 (en) Semiconductor device and method for manufacturing the same
TW201511182A (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
CN105914234A (zh) 分离栅功率mos管结构及制作方法
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
TWI251310B (en) Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN102347227A (zh) 一种金属栅极的形成方法
CN103325682A (zh) 双层多晶栅沟槽型mos晶体管的制备方法
CN103367150A (zh) 双层多晶栅沟槽型mos晶体管的制备方法
CN103855161A (zh) 一种sonos闪存存储器及其制造方法
CN102074478B (zh) 一种沟槽式mos的制造工艺方法
WO2014008230A1 (en) Sinker with reduced width
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103855018A (zh) 沟槽底部进行离子注入调节bv和改善导通电阻的方法
CN108807392A (zh) 快闪存储器及其制造方法
CN105097528A (zh) 一种finfet制造方法
CN102456561B (zh) 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023