CN103325682A - 双层多晶栅沟槽型mos晶体管的制备方法 - Google Patents

双层多晶栅沟槽型mos晶体管的制备方法 Download PDF

Info

Publication number
CN103325682A
CN103325682A CN2012100747364A CN201210074736A CN103325682A CN 103325682 A CN103325682 A CN 103325682A CN 2012100747364 A CN2012100747364 A CN 2012100747364A CN 201210074736 A CN201210074736 A CN 201210074736A CN 103325682 A CN103325682 A CN 103325682A
Authority
CN
China
Prior art keywords
etching
silicon nitride
groove
mos transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100747364A
Other languages
English (en)
Inventor
邵向荣
张朝阳
王永成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2012100747364A priority Critical patent/CN103325682A/zh
Publication of CN103325682A publication Critical patent/CN103325682A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种双层多晶栅沟槽型MOS晶体管的制备方法，包括步骤：1)沟槽刻蚀；2)淀积氮化硅；3)回刻，除去沟槽侧壁以外区域的氮化硅；4)刻蚀形成底部沟槽区域；5)第一次局部硅氧化，在底部沟槽区域生长热氧化层；6)沉积第一层多晶硅并回刻；7)第二次局部硅氧化，在第一层多晶硅表面生长热氧化层；8)刻蚀掉沟槽侧壁的氮化硅，按照常规工艺完成双层多晶栅沟槽型MOS晶体管的制备。本发明利用SiN阻挡沟槽侧壁及表面氧化层的生长，使两层多晶硅间可以生长足够厚度的热氧化层，同时，通过LOCOS调节底部沟槽尺寸，从而使器件的栅极耐压能力得以提升。

Description

双层多晶栅沟槽型MOS晶体管的制备方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双层多晶栅沟槽型MOS晶体管的制备方法。
背景技术
目前，在半导体集成电路中，比较典型的双层多晶栅沟槽型MOS晶体管的结构如图1所示，这种MOS晶体管包含两层多晶硅结构，其中第一层多晶硅(即底部多晶硅)与源极等电位；第二层多晶硅(即顶部多晶硅)控制栅极开启与关闭。这种结构的优点是低Qg(栅极电荷)、低导通电阻，缺点是两层多晶硅间生长的氧化层膜质不够致密，厚度也由侧壁的栅氧决定而无法进一步加厚，影响到器件的栅极耐压能力。
发明内容
本发明要解决的技术问题是提供一种双层多晶栅沟槽型MOS晶体管的制备方法，它可以提高器件的栅极耐压能力。
为解决上述技术问题，本发明的双层多晶栅沟槽型MOS晶体管的制备方法，包括以下步骤：
1)在硅基板上刻蚀沟槽，刻蚀完成后，保留沟槽顶部的刻蚀阻挡层；
2)淀积氮化硅；
3)回刻氮化硅，除去沟槽侧壁以外区域的氮化硅；
4)刻蚀形成底部沟槽区域；
5)第一次局部硅氧化，在底部沟槽区域生长热氧化层；
6)沉积第一层多晶硅并回刻；
7)第二次局部硅氧化，在第一层多晶硅表面生长热氧化层；
8)刻蚀掉沟槽侧壁的氮化硅，按照常规工艺完成双层多晶栅沟槽型MOS晶体管的制备。
本发明在制备双层多晶栅沟槽型MOS晶体管时，先在沟槽侧壁形成SiN，借助SiN阻挡沟槽侧壁及表面氧化层的生长，然后利用LOCOS工艺在两层多晶硅间生长热氧化层，这样生长的热氧化层的厚度可以做到足够厚，从而使栅极耐压能力重新由侧壁的栅氧来决定，解决了两层多晶硅间耐压能力弱的问题；同时，本发明还可以通过LOCOS来调节底部沟槽尺寸，使器件的栅极耐压能力进一步得到提升。
附图说明
图1是现有典型的双层多晶栅沟槽型MOS晶体管的结构示意图。
图2是本发明实施例的双层多晶栅沟槽型MOS晶体管的制备工艺流程示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本发明的双层多晶栅沟槽型MOS晶体管的制备方法，其具体工艺步骤如下：
步骤1，以二氧化硅作为刻蚀阻挡层，在硅基板上进行沟槽的刻蚀；沟槽刻蚀完成后，保留顶部作为刻蚀阻挡层的二氧化硅，如图2(a)所示。
步骤2，用CVD(Chemical Vapor Deposition，化学气相沉积)工艺淀积一层厚约
Figure BDA0000145061650000021
Figure BDA0000145061650000022
的SiN(氮化硅)，如图2(b)所示。
步骤3，干法回刻SiN，此时仅沟槽侧壁的SiN得以保留。回刻后，继续进行硅刻蚀，形成底部沟槽区域，底部沟槽深度为1～2μm，如图2(c)所示。
步骤4，进行第一次LOCOS(Local oxidation of silicon，硅的局部氧化)工艺，在底部沟槽区域生长较厚的热氧化层(根据器件设计要求，该热氧化层的厚度可选择至
Figure BDA0000145061650000024
)，如图2(d)所示。这步LOCOS工艺不会影响顶部沟道所在沟槽的尺寸。
步骤5，沉积第一层多晶硅，然后回刻至一定深度(回刻深度以步骤1的沟槽刻蚀深度为标准)如图2(e)所示。
步骤6，进行第二次LOCOS工艺，在第一层多晶硅表面生长一层较厚的热氧化层(二氧化硅)，该热氧化层厚度根据器件设计要求可选择1500至6000埃，如图2(f)所示。
步骤7，湿法刻蚀掉沟槽侧壁的SiN，生长栅极氧化层，然后沉积第二层多晶硅并回刻至硅片表面的二氧化硅阻挡层，如图2(g)所示。
后续工艺与普通沟槽型功率MOS晶体管的工艺一致，最终得到如图2(h)所示的双层多晶栅沟槽型MOS晶体管。
比较图1与图2(h)可以明显地看到，本发明的双层多晶栅MOS晶体管的结构与原有结构相比，两层多晶硅之间的氧化层厚度可以做到非常厚，而且底部的LOCOS工艺并不影响顶部沟道区域的沟槽尺寸，LOCOS可以做到比原来更厚，这样的结构有利于降低Qg和Vg(栅极电压)。

Claims (9)

1.双层多晶栅沟槽型MOS晶体管的制备方法，其特征在于，包括以下步骤：
1)在硅基板上刻蚀沟槽，刻蚀完成后，保留沟槽顶部的刻蚀阻挡层；
2)淀积氮化硅；
3)回刻氮化硅，除去沟槽侧壁以外区域的氮化硅；
4)刻蚀形成底部沟槽区域；
5)第一次局部硅氧化，在底部沟槽区域生长热氧化层；
6)沉积第一层多晶硅并回刻；
7)第二次局部硅氧化，在第一层多晶硅表面生长热氧化层；
8)刻蚀掉沟槽侧壁的氮化硅，按照常规工艺完成双层多晶栅沟槽型MOS晶体管的制备。
2.根据权利要求1所述的方法，其特征在于，步骤1)，所述刻蚀阻挡层为二氧化硅。
3.根据权利要求1所述的方法，其特征在于，步骤2)，采用化学气相沉积方法淀积氮化硅。
4.根据权利要求3所述的方法，其特征在于，步骤2)，所述氮化硅的厚度为
Figure FDA0000145061640000011
5.根据权利要求1所述的方法，其特征在于，步骤3)，采用干法刻蚀方法回刻氮化硅。
6.根据权利要求1所述的方法，其特征在于，步骤4)，所述底部沟槽区域的深度为1～2μm。
7.根据权利要求1所述的方法，其特征在于，所述热氧化层的厚度为
8.根据权利要求1所述的方法，其特征在于，步骤6)，回刻深度为步骤1)的沟槽刻蚀深度。
9.根据权利要求1所述的方法，其特征在于，步骤8)，采用湿法刻蚀方法刻蚀沟槽侧壁的氮化硅。
CN2012100747364A 2012-03-20 2012-03-20 双层多晶栅沟槽型mos晶体管的制备方法 Pending CN103325682A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100747364A CN103325682A (zh) 2012-03-20 2012-03-20 双层多晶栅沟槽型mos晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100747364A CN103325682A (zh) 2012-03-20 2012-03-20 双层多晶栅沟槽型mos晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN103325682A true CN103325682A (zh) 2013-09-25

Family

ID=49194358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100747364A Pending CN103325682A (zh) 2012-03-20 2012-03-20 双层多晶栅沟槽型mos晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN103325682A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282573A (zh) * 2014-05-30 2015-01-14 上海华虹宏力半导体制造有限公司 沟槽型双层栅功率mos器件的制造方法
CN104332401A (zh) * 2014-09-23 2015-02-04 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间热氧介质层的制造方法
CN104485286A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 包含中压sgt结构的mosfet及其制作方法
CN105742373A (zh) * 2014-12-24 2016-07-06 格罗方德半导体公司 电容器带体连接结构及制作方法
CN105870207A (zh) * 2016-06-20 2016-08-17 淄博汉林半导体有限公司 一种厚底氧化层的沟槽式肖特基芯片及制作方法
CN109216173A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
EP1170803A2 (en) * 2000-06-08 2002-01-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
US20020030237A1 (en) * 2000-06-30 2002-03-14 Ichiro Omura Power semiconductor switching element
CN101002330A (zh) * 2004-04-30 2007-07-18 西利康尼克斯股份有限公司 包括掩埋源电极的沟槽金属氧化物硅场效应晶体管及其制造方法
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN102097322A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
CN102097323A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
CN102130006A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅功率mos晶体管的制备方法
CN102129999A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅mos结构的制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
EP1170803A2 (en) * 2000-06-08 2002-01-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
US20020030237A1 (en) * 2000-06-30 2002-03-14 Ichiro Omura Power semiconductor switching element
CN101002330A (zh) * 2004-04-30 2007-07-18 西利康尼克斯股份有限公司 包括掩埋源电极的沟槽金属氧化物硅场效应晶体管及其制造方法
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN102097322A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
CN102097323A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
CN102130006A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅功率mos晶体管的制备方法
CN102129999A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 沟槽型双层栅mos结构的制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282573A (zh) * 2014-05-30 2015-01-14 上海华虹宏力半导体制造有限公司 沟槽型双层栅功率mos器件的制造方法
CN104332401A (zh) * 2014-09-23 2015-02-04 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间热氧介质层的制造方法
CN104332401B (zh) * 2014-09-23 2017-08-08 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间热氧介质层的制造方法
CN105742373A (zh) * 2014-12-24 2016-07-06 格罗方德半导体公司 电容器带体连接结构及制作方法
CN105742373B (zh) * 2014-12-24 2019-09-06 格罗方德半导体公司 电容器带体连接结构及制作方法
CN104485286A (zh) * 2014-12-29 2015-04-01 上海华虹宏力半导体制造有限公司 包含中压sgt结构的mosfet及其制作方法
CN105870207A (zh) * 2016-06-20 2016-08-17 淄博汉林半导体有限公司 一种厚底氧化层的沟槽式肖特基芯片及制作方法
CN109216173A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN109216173B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法

Similar Documents

Publication Publication Date Title
US9293581B2 (en) FinFET with bottom SiGe layer in source/drain
CN103325682A (zh) 双层多晶栅沟槽型mos晶体管的制备方法
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN102222687B (zh) 一种锗基nmos器件及其制备方法
US9601336B2 (en) Trench field-effect device and method of fabricating same
CN104992979A (zh) 具有自对准外延源和漏的多栅半导体器件
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
CN104103694A (zh) 一种沟槽型绝缘栅场效应晶体管及其制造方法
CN106158797A (zh) 用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN101764155A (zh) 沟槽式场效应管及其制备方法
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
CN104681448A (zh) 肖特基晶体管的结构及制造方法
TW201539667A (zh) 通過矽磊晶提升性能
CN102074478B (zh) 一种沟槽式mos的制造工艺方法
CN104167393B (zh) 半导体器件制造方法
CN103367150A (zh) 双层多晶栅沟槽型mos晶体管的制备方法
CN104718626A (zh) 具有减小的栅极到源极与栅极到漏极重叠电容的金属栅极mos晶体管
CN104347409A (zh) 半导体结构的形成方法
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN104733319A (zh) 一种mos晶体管结构及其制造方法
CN102569079B (zh) 具有自对准金属硅化工艺的双栅ldmos的制备方法
CN102655092B (zh) 晶体管的制备方法
CN108054091B (zh) 一种提升mos器件栅控能力的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140113

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140113

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925