CN109216173A - 半导体器件的栅极结构及其制造方法 - Google Patents
半导体器件的栅极结构及其制造方法 Download PDFInfo
- Publication number
- CN109216173A CN109216173A CN201710534152.3A CN201710534152A CN109216173A CN 109216173 A CN109216173 A CN 109216173A CN 201710534152 A CN201710534152 A CN 201710534152A CN 109216173 A CN109216173 A CN 109216173A
- Authority
- CN
- China
- Prior art keywords
- groove
- polysilicon
- gate
- etching
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 40
- -1 Nitrogenous compound Chemical class 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000003795 chemical substances by application Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- HEDRZPFGACZZDS-UHFFFAOYSA-N CHCl3 Substances ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
本发明涉及一种半导体器件的栅极结构及其制造方法，所述栅极结构包括：平面多晶硅栅；沟槽多晶硅栅，从所述平面多晶硅栅的边缘向下延伸形成环状结构；栅氧化层，设于所述沟槽多晶硅栅的周围；底部场氧，设于所述平面多晶硅栅下方，被环状的所述沟槽多晶硅栅包围。本发明的沟槽多晶硅栅为包围底部场氧的环状结构，提高了栅密度，并优化了栅极下方的电场。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件的栅极结构，还涉及一种半导体器件的栅极结构的制造方法。
背景技术
如今的开关电源工作频率已提升至1MHz以上的高频。降低开关器件栅-漏之间的反馈电容(以下简称CGD)是一个主要的研究方向。近几年获得关注的方案是在buck-converter(降压转换器)中，将低压VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)器件的单一槽栅(trench-gate)优化为带有Shield-Plate(屏蔽板)的分裂栅(split-gate)结构，其可以从器件结构和电学角度，显著改善器件的可靠性和开关特性。
对于分裂栅，如何改善工艺流程、加厚分裂栅处氧化层厚度、降低反馈电容，是槽栅VDMOS器件持续改善、优化的方向。氧化层厚度加厚，可以调整该处电场形貌，增加漂移区浓度、降低导通电阻；而反馈电容的降低则有助于降低器件开关损耗。
图1是一种传统的分裂栅结构，硅片10表面形成有沟槽，沟槽内填充有氧化硅20和分裂栅。传统的制造分裂栅结构的方法，沟槽底部的氧化硅20是用较高温度、较长时间的氧化过程生长而成的，若在此基础上需要形成更厚的氧化层，则需要更长时间氧化，由此增加了工艺时间，降低了生产效率。
发明内容
基于此，有必要提供一种新型的半导体器件的栅极结构。
一种半导体器件的栅极结构，包括：平面多晶硅栅；沟槽多晶硅栅，从所述平面多晶硅栅的边缘向下延伸形成环状结构；栅氧化层，设于所述沟槽多晶硅栅的周围；底部场氧，设于所述平面多晶硅栅下方，被环状的所述沟槽多晶硅栅包围。
上述半导体器件的栅极结构，沟槽多晶硅栅为包围底部场氧的环状结构，提高了栅密度，并优化了栅极下方的电场。
还有必要提供一种半导体器件的栅极结构的制造方法。
一种半导体器件的栅极结构的制造方法，包括：在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀所述硬掩膜露出沟槽窗口；刻蚀沟槽窗口下方的晶圆，形成上宽下窄的第一沟槽；向所述第一沟槽的内表面淀积含氮化合物；干法刻蚀第一沟槽内表面的含氮化合物，将第一沟槽底部和靠近底部的含氮化合物去除，第一沟槽顶部形成向下方延伸的含氮化合物侧壁残留；以所述含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽；向所述第二沟槽内填充多晶硅；通过各向异性腐蚀去除所述含氮化合物侧壁残留，且保留所述硬掩膜；将所述多晶硅氧化成氧化硅作为底部厚场氧，并在第一沟槽的侧壁形成氧化硅薄层；以所述硬掩膜和底部厚场氧为掩膜进行刻蚀，刻穿所述氧化硅薄层后继续向下刻蚀晶圆，从而环绕所述底部厚场氧侧面形成第三沟槽；在所述第三沟槽的内表面形成栅氧化层；向所述第三沟槽内填充多晶硅。
在一个实施例中，所述硬掩膜为氮化硅，所述向所述第一沟槽的内表面淀积含氮化合物是淀积氮化硅。
在一个实施例中，所述向所述第一沟槽的内表面淀积含氮化合物是化学气相淀积200埃～400埃厚的氮化硅。
在一个实施例中，所述干法刻蚀第一沟槽内表面的含氮化合物的步骤中，刻蚀剂包括CHCl3和/或CH2Cl2。
在一个实施例中，所述将所述多晶硅氧化成氧化硅作为底部厚场氧的步骤，是形成厚度为5000埃～10000埃的底部厚场氧。
在一个实施例中，所述以所述硬掩膜和底部厚场氧为掩膜进行刻蚀的步骤中，刻蚀剂包括SF6和O2。
在一个实施例中，所述刻蚀沟槽窗口下方的晶圆形成上宽下窄的第一沟槽的步骤中，刻蚀剂包括含氟气体，所述第一沟槽的倾斜度为60度～70度，所述第一沟槽的深度为1微米～2微米。
在一个实施例中，所述将所述多晶硅氧化成氧化硅作为底部厚场氧是采用湿氧氧化。
在一个实施例中，所述在所述第三沟槽的内表面形成栅氧化层是采用干氧氧化。
上述半导体器件的栅极结构的制造方法，底部氧化层厚度可调，进一步增大了降低反馈电容的空间。
附图说明
图1是一种传统的分裂栅结构的示意图；
图2是一实施例中半导体器件的栅极结构的制造方法的流程图；
图3至图9是一实施例中采用半导体器件的栅极结构的制造方法制造的器件在制造过程中的剖视图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图2是一实施例中半导体器件的栅极结构的制造方法的流程图，包括下列步骤：
S110，在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀硬掩膜露出沟槽窗口。
含氮化合物可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考虑到普适性，可以采用本领域常用的氮化硅。参见图3，在本实施例中，是在硅片表面淀积氮化硅作为硬掩膜，并通过光刻使氮化硅层302上的光刻胶露出作为沟槽窗口的图案，再刻蚀氮化硅层302形成沟槽窗口301。在一个实施例中，刻蚀氮化硅层302是采用CHCl3和/或CH2Cl2作为刻蚀剂进行干法刻蚀，在其他实施例中也可以采用其他本领域习知的沟槽刻蚀工艺进行刻蚀。
在一个实施例中，通过外延工艺在高掺杂浓度的衬底上外延出低掺杂浓度的外延层102，硬掩膜是形成于外延层102上。
S120，刻蚀沟槽窗口下方的晶圆形成上宽下窄的第一沟槽。
刻蚀穿氮化硅膜后往刻蚀气体中添加含氟气体，例如SF6，以加大横向腐蚀，形成第一沟槽101。在一个实施例中，刻蚀出的第一沟槽101的斜面的倾角为60～70度，深度为1微米～2微米。
S130，向第一沟槽内表面淀积含氮化合物。
含氮化合物可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考虑到普适性，可以采用本领域常用的氮化硅。在一个实施例中，是采用化学气相淀积(CVD)工艺向第一沟槽的内表面淀积200埃～400埃厚的氮化硅。
S140，干法刻蚀第一沟槽内表面的含氮化合物，形成含氮化合物侧壁残留。
将第一沟槽101底部和靠近底部的含氮化合物去除，留下从第一沟槽101顶部向下方延伸的含氮化合物侧壁残留304，如图4所示。在一个实施例中，是采用CHCl3和/或CH2Cl2作为刻蚀剂进行干法刻蚀，靠近氮化硅层302的氮化硅会形成残留，即含氮化合物侧壁残留304。
S150，以含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽。
以含氮化合物侧壁残留304为掩膜，继续向下刻蚀晶圆形成第二沟槽201，如图5所示。在一个实施例中，是采用高密度等离子刻蚀(HDP)工艺向下刻蚀2微米～3微米形成第二沟槽201。
S160，向第二沟槽内填充多晶硅。
参见图6，在本实施例中，是低温淀积多晶硅，并回刻至含氮化合物侧壁残留304的深度以下，形成多晶硅402。
S170，通过各向异性腐蚀去除含氮化合物侧壁残留，且保留硬掩膜。
调整各向异性腐蚀菜单，去除侧壁较薄的含氮化合物侧壁残留304，由于硅片表面的氮化硅层302较厚，因此氮化硅层302被少量去除不会对其整体性能造成影响，即硬掩膜能被保留。
S180，将多晶硅氧化成氧化硅作为底部厚场氧，并在第一沟槽的侧壁形成氧化硅薄层。
参见图7，在本实施例中，是采用湿氧氧化对多晶硅402进行氧化，形成厚度为5000埃～10000埃的场氧层，作为底部厚场氧206。氧化的过程中，第一沟槽的侧壁表面也会被氧化，形成氧化硅薄层204。此处命名的厚薄是指底部厚场氧206和氧化硅薄层204两者的相对厚薄。在一个实施例中，氧化硅薄层204的厚度小于500埃。
S190，以硬掩膜和底部厚场氧为掩膜进行刻蚀，环绕底部厚场氧的侧面形成第三沟槽。
参见图8，在本实施例中，是以氮化硅层302和底部厚场氧206为掩膜进行刻蚀，刻穿氧化硅薄层204后继续向下刻蚀晶圆，环绕底部厚场氧206的侧面形成第三沟槽301。底部厚场氧206可以作为掩膜是因为其厚度远大于氧化硅薄层204，因此即使是能将氧化硅薄层204刻穿的刻蚀也不会对底部厚场氧206造成太大的影响。可以理解的，步骤S190的刻蚀主要是刻蚀外延层102，因此选择的刻蚀剂要考虑氧化硅与硅的选择比，避免底部厚场氧206损失太多。刻蚀第三沟槽301的深度参照底部厚场氧206的深度，即刻蚀到与底部厚场氧206差不多深的位置。
S200，在第三沟槽内表面形成栅氧化层。
在本实施例中，是通过干法氧化形成栅氧化层202。
S210，向第三沟槽内填充多晶硅。
参见图9，在本实施例中填充的是原位(in-situ)多晶硅，填入的多晶硅堆积于栅氧化层202上。填入第三沟槽301内的多晶硅作为沟槽多晶硅栅404，填入底部厚场氧206上方的第一沟槽内的多晶硅作为平面多晶硅栅406。
步骤S210完成后形成的栅极结构，其每个元胞包括平面多晶硅栅406、沟槽多晶硅栅404、栅氧化层202及底部厚场氧206。沟槽多晶硅栅404从平面多晶硅栅406的边缘向下延伸形成环状结构。栅氧化层202设于沟槽多晶硅栅404的周围。底部厚场氧206设于平面多晶硅栅406下方，其侧面被环状的沟槽多晶硅栅404包围。
上述半导体器件的栅极结构，沟槽多晶硅栅为包围底部场氧的环状结构，提高了栅密度，并优化了栅极下方的电场。上述半导体器件的栅极结构的制造方法，底部氧化层厚度可调，进一步增大了降低反馈电容的空间。
在一个实施例中，步骤S210之前还包括去除氮化硅层302的步骤。可以采用湿法刻蚀，例如以浓磷酸为刻蚀剂进行刻蚀去除。由于步骤S190需要以氮化硅层302作为掩膜进行刻蚀，因此去除氮化硅层302要放在步骤S190之后。在一个实施例中，是在步骤S200和S210之间去除氮化硅层302。
在一个实施例中，步骤S210之后还包括通过化学机械研磨(CMP)对平面多晶硅栅406进行平坦化处理的步骤。
在一个实施例中，步骤S190的刻蚀气体为SF6和O2的混合气体，其中氧气可以起到优化侧壁形貌的作用。
上述半导体器件的栅极结构及其制造方法适用于VDMOSFET(垂直双扩散金属氧化物半导体场效应晶体管)等半导体元器件。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件的栅极结构的制造方法，包括：
在晶圆表面形成含氮化合物作为硬掩膜，并光刻和刻蚀所述硬掩膜露出沟槽窗口；
刻蚀沟槽窗口下方的晶圆，形成上宽下窄的第一沟槽；
向所述第一沟槽的内表面淀积含氮化合物；
干法刻蚀第一沟槽内表面的含氮化合物，将第一沟槽底部和靠近底部的含氮化合物去除，第一沟槽顶部形成向下方延伸的含氮化合物侧壁残留；
以所述含氮化合物侧壁残留为掩膜，继续向下刻蚀晶圆形成第二沟槽；
向所述第二沟槽内填充多晶硅；
通过各向异性腐蚀去除所述含氮化合物侧壁残留，且保留所述硬掩膜；
将所述多晶硅氧化成氧化硅作为底部厚场氧，并在第一沟槽的侧壁形成氧化硅薄层；
以所述硬掩膜和底部厚场氧为掩膜进行刻蚀，刻穿所述氧化硅薄层后继续向下刻蚀晶圆，从而环绕所述底部厚场氧的侧面形成第三沟槽；
在所述第三沟槽的内表面形成栅氧化层；
向所述第三沟槽内填充多晶硅。
2.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述硬掩膜为氮化硅，所述向所述第一沟槽的内表面淀积含氮化合物是淀积氮化硅。
3.根据权利要求2所述的半导体器件的栅极结构的制造方法，其特征在于，所述向所述第一沟槽的内表面淀积含氮化合物是化学气相淀积200埃～400埃厚的氮化硅。
4.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述干法刻蚀第一沟槽内表面的含氮化合物的步骤中，刻蚀剂包括CHCl3和/或CH2Cl2。
5.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述将所述多晶硅氧化成氧化硅作为底部厚场氧的步骤，是形成厚度为5000埃～10000埃的底部厚场氧。
6.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述以所述硬掩膜和底部厚场氧为掩膜进行刻蚀的步骤中，刻蚀剂包括SF6和O2。
7.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述刻蚀沟槽窗口下方的晶圆形成上宽下窄的第一沟槽的步骤中，刻蚀剂包括含氟气体，所述第一沟槽的倾斜度为60度～70度，所述第一沟槽的深度为1微米～2微米。
8.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述将所述多晶硅氧化成氧化硅作为底部厚场氧是采用湿氧氧化。
9.根据权利要求1所述的半导体器件的栅极结构的制造方法，其特征在于，所述在所述第三沟槽的内表面形成栅氧化层是采用干氧氧化。
10.一种半导体器件的栅极结构，其特征在于，包括：
平面多晶硅栅；
沟槽多晶硅栅，从所述平面多晶硅栅的边缘向下延伸形成环状结构；
栅氧化层，设于所述沟槽多晶硅栅的周围；
底部场氧，设于所述平面多晶硅栅下方，被环状的所述沟槽多晶硅栅包围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534152.3A CN109216173B (zh) | 2017-07-03 | 2017-07-03 | 半导体器件的栅极结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534152.3A CN109216173B (zh) | 2017-07-03 | 2017-07-03 | 半导体器件的栅极结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216173A true CN109216173A (zh) | 2019-01-15 |
| CN109216173B CN109216173B (zh) | 2021-01-08 |
Family
ID=64992532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710534152.3A Active CN109216173B (zh) | 2017-07-03 | 2017-07-03 | 半导体器件的栅极结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109216173B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436565A (zh) * | 2007-11-13 | 2009-05-20 | 上海华虹Nec电子有限公司 | 浅沟槽隔离的制备方法 |
| US20090291543A1 (en) * | 2008-05-23 | 2009-11-26 | Martin Poelzl | Method for Manufacturing a Field Plate in a Trench of a Power Transistor |
| CN103325682A (zh) * | 2012-03-20 | 2013-09-25 | 上海华虹Nec电子有限公司 | 双层多晶栅沟槽型mos晶体管的制备方法 |
| CN103782390A (zh) * | 2011-08-11 | 2014-05-07 | 沃特拉半导体公司 | 垂直栅极射频横向扩散金氧半场效晶体管(ldmos)装置 |
| CN104517824A (zh) * | 2014-08-01 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅的制造方法 |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
-
2017
- 2017-07-03 CN CN201710534152.3A patent/CN109216173B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436565A (zh) * | 2007-11-13 | 2009-05-20 | 上海华虹Nec电子有限公司 | 浅沟槽隔离的制备方法 |
| US20090291543A1 (en) * | 2008-05-23 | 2009-11-26 | Martin Poelzl | Method for Manufacturing a Field Plate in a Trench of a Power Transistor |
| CN103782390A (zh) * | 2011-08-11 | 2014-05-07 | 沃特拉半导体公司 | 垂直栅极射频横向扩散金氧半场效晶体管(ldmos)装置 |
| CN103325682A (zh) * | 2012-03-20 | 2013-09-25 | 上海华虹Nec电子有限公司 | 双层多晶栅沟槽型mos晶体管的制备方法 |
| CN104517824A (zh) * | 2014-08-01 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅的制造方法 |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113299767B (zh) * | 2021-05-21 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种沟槽型肖特基器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109216173B (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911810B2 (en) | Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device | |
| CN100524653C (zh) | 各向异性湿蚀刻的器件制造方法及对应器件 | |
| CN109216175A (zh) | 半导体器件的栅极结构及其制造方法 | |
| KR100799121B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN112103186B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| TW201133641A (en) | Method for forming a thick bottom oxide (TBO) in a trench MOSFET | |
| US7833861B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| US20140335663A1 (en) | Method of making a transitor | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| US20110193142A1 (en) | Structure and Method for Post Oxidation Silicon Trench Bottom Shaping | |
| CN108878361A (zh) | 半导体器件及其制造方法 | |
| CN109216173A (zh) | 半导体器件的栅极结构及其制造方法 | |
| CN106206724B (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
| CN109216256B (zh) | 沟槽隔离结构及其制造方法 | |
| CN112103187B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
| CN104520998A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN103377929B (zh) | 垂直双扩散金属氧化物半导体晶体管及其制造方法 | |
| CN109216174B (zh) | 半导体器件的分裂栅结构及其制造方法 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| JP2014508408A (ja) | 半導体装置及び関連する製造方法 | |
| CN106298533A (zh) | 半导体器件的制造方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |