CN106298533A - 半导体器件的制造方法和半导体器件 - Google Patents
半导体器件的制造方法和半导体器件 Download PDFInfo
- Publication number
- CN106298533A CN106298533A CN201510309719.8A CN201510309719A CN106298533A CN 106298533 A CN106298533 A CN 106298533A CN 201510309719 A CN201510309719 A CN 201510309719A CN 106298533 A CN106298533 A CN 106298533A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- layer
- semiconductor device
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- -1 phosphonium ion Chemical class 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000000903 blocking effect Effects 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Abstract
本发明提供了半导体器件的制造方法和半导体器件，方法包括：对依次生长有第一P型外延层、第二P型外延层和第一氧化层的衬底进行光刻、刻蚀处理，形成第一沟槽；通过第一沟槽的侧壁对第一P型外延层注入掺杂离子，使掺杂离子的注入区反型；在形成有第一沟槽的衬底表面淀积氧化物，将第一沟槽填满，形成第二氧化层，完成对第二氧化层的刻蚀处理；在完成对第二氧化层的刻蚀处理的衬底上制作栅极氧化层，完成对形成有栅极氧化物的衬底的填充、刻蚀处理，形成目标衬底结构，并在其上依次生长源区、介质层和金属层，完成半导体器件的制造。通过本发明的技术方案，有效地避免在N型区表面产生附加电荷，提高击穿电压，降低导通电阻以及器件的制作难度。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体器件的制造方法和一种半导体器件。
背景技术
目前，为了节约能量，减少例如在直流到直流转换器中所使用的半导体器件中的功率损耗尤为重要，在MOSFET(Metal-Oxide-SemiconductorField-Effect-Transistor，金属-氧化物半导体场效应管)器件中，可以通过减小器件的导通电阻来减小功率损耗。
然而，由于击穿电压与导通电阻成反比关系，所以当导通电阻减小时，会产生对击穿电压不利的影响。为了解决这一问题，引入了超结型功率MOSFET器件，其包括位于器件有源区的交替的P型区和N型区。超结功率MOSFET器件中交替的P型区和N型区理想的处于电荷平衡状态，从而这些区在反向电压条件下相互耗尽，能够更好的耐击穿。
虽然传统的超结功率MOSFET器件提供了上述的优点，但仍有改进的空间，例如，在传统的超结功率MOSFET器件中，阻断状态下，漏极电压的增加会在多晶硅栅极下的N型区表面产生附加的正电荷，破坏了N柱区和P柱区的电荷平衡，进而导致器件的击穿电压下降，因而不能很好的满足高频功率开关应用的需求。
因此，如何有效地避免在多晶硅栅极下的N型区表面产生附加的正电荷，提高击穿电压，降低导通电阻成为亟待解决的技术问题。
发明内容
本发明正是基于上述问题，提出了一种新的半导体器件的制造方案，通过栅极下采用氧化物填充的方式，杜绝阻断状态下传统N型区表面产生的附加正电荷，提高击穿电压，降低导通电阻，满足高频功率开关应用的需求，同时降低器件制作的难度。
有鉴于此，本发明提出了一种半导体器件的制造方法，包括：对依次生长有第一P型外延层、第二P型外延层和第一氧化层的衬底进行光刻、刻蚀处理，以形成通过所述第一P型外延层、所述第二P型外延层和所述第一氧化层的第一沟槽；通过所述第一沟槽的侧壁对所述第一P型外延层注入掺杂离子，以使所述掺杂离子的注入区反型；在形成有所述第一沟槽的所述衬底表面淀积氧化物，将所述第一沟槽填满，以形成第二氧化层，并完成对所述第二氧化层的刻蚀处理；在完成对所述第二氧化层的刻蚀处理的所述衬底上制作栅极氧化层，并完成对形成有所述栅极氧化物的所述衬底的填充、刻蚀处理，以形成目标衬底结构，并在所述目标衬底结构上依次生长源区、介质层和金属层，以完成所述半导体器件的制造。
在该技术方案中，通过在依次生长有第一P型外延层、第二P型外延层和第一氧化层的衬底上进行光刻、刻蚀处理得到第一沟槽，并通过该第一沟槽的侧壁对第一P型外延层注入掺杂离子以使第一P型外延层的掺杂离子注入区反型为N型，然后淀积氧化物将第一沟槽填满，并在经过刻蚀处理后制作栅极氧化层、填充和刻蚀，即通过栅极下采用氧化物填充的方式，可以有效地避免阻断状态下传统N型区表面产生的附加正电荷，提高击穿电压，降低导通电阻，满足高频功率开关应用的需求，同时降低器件制作的难度。
在上述技术方案中，优选地，形成所述第二氧化层，并完成对所述第二氧化层的刻蚀处理，具体包括：刻蚀掉形成有所述第一沟槽的所述衬底的所述第一氧化层；在刻蚀掉所述第一氧化层的所述衬底表面淀积所述氧化物，将所述第一沟槽填满，以形成所述第二氧化层；刻蚀掉所述第二P型外延层表面的所述第二氧化层和所述第一沟槽内的部分所述第二氧化层，以使所述第一P型外延层的部分所述注入区显现出来，并形成第二沟槽。
在上述技术方案中，优选地，在所述衬底上制作所述栅极氧化层，具体包括：在形成有所述第二沟槽的所述衬底上生长第三氧化层；刻蚀掉所述第二沟槽的底壁表面的所述第三氧化层，以形成所述栅极氧化层。
在上述技术方案中，优选地，完成对形成有所述栅极氧化层的所述衬底的填充、刻蚀处理，以形成目标衬底结构，具体包括：对形成有所述栅极氧化层的所述衬底进行填充处理，将所述第二沟槽填满，以形成覆盖所述栅极氧化层的填充层；依次刻蚀掉所述栅极氧化层的表面所在平面以上的所述填充层以及所述第二P型外延层的表面所在平面以上的所述栅极氧化层，以形成所述目标衬底结构。
在上述技术方案中，优选地，所述掺杂离子为磷离子。
在上述技术方案中，优选地，所述填充处理的填充物为多晶硅。
在上述技术方案中，优选地，所述第一氧化层、所述第二氧化层、所述第三氧化层和所述栅极氧化层均为氧化硅层。
在上述技术方案中，优选地，对依次生长有所述第一P型外延层、所述第二P型外延层和所述第一氧化层的所述衬底进行光刻处理，具体包括：对所述第一氧化层进行深槽光刻处理，以形成第三沟槽；去除所述第一氧化层的光刻胶。
在上述技术方案中，优选地，对依次生长有所述第一P型外延层、所述第二P型外延层和所述第一氧化层的所述衬底进行刻蚀处理，具体包括：对形成有所述第三沟槽的所述衬底行刻蚀处理，沿着所述第三沟槽的侧壁将所述第一P型外延层和所述第二P型外延层刻穿，以形成所述第一沟槽。
根据本发明的另一方面，还提出了一种半导体器件，所述半导体器件采用上述任一项技术方案中所述的半导体器件的制造方法制造而成。
在该技术方案中，通过栅极下采用氧化物填充的方式，可以有效地避免阻断状态下传统N型区表面产生的附加正电荷，提高击穿电压，降低导通电阻，满足高频功率开关应用的需求，同时降低器件制作的难度。
通过以上技术方案，可以有效地避免阻断状态下传统N型区表面产生的附加正电荷，提高击穿电压，降低导通电阻，满足高频功率开关应用的需求，同时降低器件制作的难度。
附图说明
图1示出了根据本发明的实施例的半导体器件的制造方法的示意流程图；
图2A至图2H示出了根据本发明的实施例的半导体器件的制造工艺。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的半导体器件的制造方法的示意流程图。
如图1所示，根据本发明的实施例的半导体器件的制造方法，包括：步骤102，对依次生长有第一P型外延层、第二P型外延层和第一氧化层的衬底进行光刻、刻蚀处理，以形成通过所述第一P型外延层、所述第二P型外延层和所述第一氧化层的第一沟槽；步骤104，通过所述第一沟槽的侧壁对所述第一P型外延层注入掺杂离子，以使所述掺杂离子的注入区反型；步骤106，在形成有所述第一沟槽的所述衬底表面淀积氧化物，将所述第一沟槽填满，以形成第二氧化层，并完成对所述第二氧化层的刻蚀处理；步骤108，在完成对所述第二氧化层的刻蚀处理的所述衬底上制作栅极氧化层，并完成对形成有所述栅极氧化物的所述衬底的填充、刻蚀处理，以形成目标衬底结构，并在所述目标衬底结构上依次生长源区、介质层和金属层，以完成所述半导体器件的制造。
在该技术方案中，通过在依次生长有第一P型外延层、第二P型外延层和第一氧化层的衬底上进行光刻、刻蚀处理得到第一沟槽，并通过该第一沟槽的侧壁对第一P型外延层注入掺杂离子以使第一P型外延层的掺杂离子注入区反型为N型，然后淀积氧化物将第一沟槽填满，并在经过刻蚀处理后制作栅极氧化层、填充和刻蚀，即通过栅极下采用氧化物填充的方式，可以有效地避免阻断状态下传统N型区表面产生的附加正电荷，提高击穿电压，降低导通电阻，满足高频功率开关应用的需求，同时降低器件制作的难度。
在上述技术方案中，优选地，所述步骤106具体包括：刻蚀掉形成有所述第一沟槽的所述衬底的所述第一氧化层；在刻蚀掉所述第一氧化层的所述衬底表面淀积所述氧化物，将所述第一沟槽填满，以形成所述第二氧化层；刻蚀掉所述第二P型外延层表面的所述第二氧化层和所述第一沟槽内的部分所述第二氧化层，以使所述第一P型外延层的部分所述注入区显现出来，并形成第二沟槽。
在上述技术方案中，优选地，所述步骤108具体包括：在形成有所述第二沟槽的所述衬底上生长第三氧化层；刻蚀掉所述第二沟槽的底壁表面的所述第三氧化层，以形成所述栅极氧化层。
在上述技术方案中，优选地，所述步骤108具体还包括：对形成有所述栅极氧化层的所述衬底进行填充处理，将所述第二沟槽填满，以形成覆盖所述栅极氧化层的填充层；依次刻蚀掉所述栅极氧化层的表面所在平面以上的所述填充层以及所述第二P型外延层的表面所在平面以上的所述栅极氧化层，以形成所述目标衬底结构。
在上述技术方案中，优选地，所述掺杂离子为磷离子。
在上述技术方案中，优选地，所述填充处理的填充物为多晶硅。
在上述技术方案中，优选地，所述第一氧化层、所述第二氧化层、所述第三氧化层和所述栅极氧化层均为氧化硅层。
在上述技术方案中，优选地，所述步骤102具体包括：对所述第一氧化层进行深槽光刻处理，以形成第三沟槽；去除所述第一氧化层的光刻胶。
在上述技术方案中，优选地，所述步骤102具体还包括：对形成有所述第三沟槽的所述衬底行刻蚀处理，沿着所述第三沟槽的侧壁将所述第一P型外延层和所述第二P型外延层刻穿，以形成所述第一沟槽。
下面结合图2A至图2H详细说明根据本发明的实施例的半导体器件的制造工艺。
如图2A所示，在生长有第一P型外延层202和第二P型外延层203的N型衬底201上生长第一氧化层204，可采用热氧化方式或淀积方式生长。
如图2B所示，对依次生长有第一P型外延层202、第二P型外延层203和第一氧化层204的N型衬底201做深槽光刻，并完成第一氧化层204刻蚀后去胶，形成第三沟槽205。
如图2C所示，在第一氧化层204的掩蔽下，做深槽刻蚀，将第一P型外延层202和第二P型外延层203均刻穿，形成第一沟槽206。
如图2D所示，通过第一沟槽206的侧壁对第一P型外延层202做侧壁倾斜注入，使第一P型外延层202的注入区207反型。
如图2E所示，在形成有第一沟槽206的N型衬底201上淀积氧化物，将第一沟槽206填满，形成第二氧化层208。
如图2F所示，氧化层刻蚀，将第二P型外延层表面203和第一沟槽206内的第二氧化层208去除一部分。将倾斜注入的N型层(即注入区207)暴露出来，形成第二沟槽209。
如图2G所示，在形成有第二沟槽209的N型衬底201上做栅极氧化层210，并填充多晶硅，将第二沟槽209填满，并形成填充层211。
如图2H所示，完成对填充层211的刻蚀，并按传统工艺形成源区212、介质层213和金属层214，完成半导体器件的制造。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术制造超结功率MOSFET器件的工艺中，阻断状态下，漏极电压的增加导致在多晶硅栅极下的N型区表面产生附加的正电荷，破坏了N柱区和P柱区的电荷平衡，进而导致器件的击穿电压下降。因此，本发明提出了一种新的半导体器件的制造方案，通过栅极下采用氧化物填充的方式，可以有效地避免阻断状态下传统N型区表面产生的附加正电荷，提高击穿电压，降低导通电阻，满足高频功率开关应用的需求，同时降低器件制作的难度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
对依次生长有第一P型外延层、第二P型外延层和第一氧化层的衬底进行光刻、刻蚀处理，以形成通过所述第一P型外延层、所述第二P型外延层和所述第一氧化层的第一沟槽；
通过所述第一沟槽的侧壁对所述第一P型外延层注入掺杂离子，以使所述掺杂离子的注入区反型；
在形成有所述第一沟槽的所述衬底表面淀积氧化物，将所述第一沟槽填满，以形成第二氧化层，并完成对所述第二氧化层的刻蚀处理；
在完成对所述第二氧化层的刻蚀处理的所述衬底上制作栅极氧化层，并完成对形成有所述栅极氧化物的所述衬底的填充、刻蚀处理，以形成目标衬底结构，并在所述目标衬底结构上依次生长源区、介质层和金属层，以完成所述半导体器件的制造。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第二氧化层，并完成对所述第二氧化层的刻蚀处理，具体包括：
刻蚀掉形成有所述第一沟槽的所述衬底的所述第一氧化层；
在刻蚀掉所述第一氧化层的所述衬底表面淀积所述氧化物，将所述第一沟槽填满，以形成所述第二氧化层；
刻蚀掉所述第二P型外延层表面的所述第二氧化层和所述第一沟槽内的部分所述第二氧化层，以使所述第一P型外延层的部分所述注入区显现出来，并形成第二沟槽。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，在所述衬底上制作所述栅极氧化层，具体包括：
在形成有所述第二沟槽的所述衬底上生长第三氧化层；
刻蚀掉所述第二沟槽的底壁表面的所述第三氧化层，以形成所述栅极氧化层。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，完成对形成有所述栅极氧化层的所述衬底的填充、刻蚀处理，以形成目标衬底结构，具体包括：
对形成有所述栅极氧化层的所述衬底进行填充处理，将所述第二沟槽填满，以形成覆盖所述栅极氧化层的填充层；
依次刻蚀掉所述栅极氧化层的表面所在平面以上的所述填充层以及所述第二P型外延层的表面所在平面以上的所述栅极氧化层，以形成所述目标衬底结构。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述掺杂离子为磷离子。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述填充处理的填充物为多晶硅。
7.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述第一氧化层、所述第二氧化层、所述第三氧化层和所述栅极氧化层均为氧化硅层。
8.根据权利要求1至7中任一项所述的半导体器件的制造方法，其特征在于，对依次生长有所述第一P型外延层、所述第二P型外延层和所述第一氧化层的所述衬底进行光刻处理，具体包括：
对所述第一氧化层进行深槽光刻处理，以形成第三沟槽；
去除所述第一氧化层的光刻胶。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，对依次生长有所述第一P型外延层、所述第二P型外延层和所述第一氧化层的所述衬底进行刻蚀处理，具体包括：
对形成有所述第三沟槽的所述衬底行刻蚀处理，沿着所述第三沟槽的侧壁将所述第一P型外延层和所述第二P型外延层刻穿，以形成所述第一沟槽。
10.一种半导体器件，其特征在于，所述半导体器件采用权利要求1至9中任一项所述的半导体器件的制造方法制造而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510309719.8A CN106298533A (zh) | 2015-06-08 | 2015-06-08 | 半导体器件的制造方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510309719.8A CN106298533A (zh) | 2015-06-08 | 2015-06-08 | 半导体器件的制造方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298533A true CN106298533A (zh) | 2017-01-04 |
Family
ID=57659977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510309719.8A Pending CN106298533A (zh) | 2015-06-08 | 2015-06-08 | 半导体器件的制造方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298533A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427884A (zh) * | 2017-08-23 | 2019-03-05 | 深圳市敦为技术有限公司 | 一种双重埋层沟槽功率器件的制造方法 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158726A1 (en) * | 2005-12-29 | 2007-07-12 | Dongbu Electronics., Ltd. | Semiconductor device and method of manufacturing the same |
| CN101267000A (zh) * | 2008-04-29 | 2008-09-17 | 西安理工大学 | 氧化物填充扩展沟槽栅超结mosfet及其制造方法 |
| CN102208414A (zh) * | 2010-03-31 | 2011-10-05 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
-
2015
- 2015-06-08 CN CN201510309719.8A patent/CN106298533A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158726A1 (en) * | 2005-12-29 | 2007-07-12 | Dongbu Electronics., Ltd. | Semiconductor device and method of manufacturing the same |
| CN101267000A (zh) * | 2008-04-29 | 2008-09-17 | 西安理工大学 | 氧化物填充扩展沟槽栅超结mosfet及其制造方法 |
| CN102208414A (zh) * | 2010-03-31 | 2011-10-05 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427884A (zh) * | 2017-08-23 | 2019-03-05 | 深圳市敦为技术有限公司 | 一种双重埋层沟槽功率器件的制造方法 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105103294B (zh) | 用于改进垂直场效应器件的封装的器件体系结构和方法 | |
| JP5243671B1 (ja) | 半導体装置及びその製造方法 | |
| US20120012929A1 (en) | Semiconductor device | |
| CN109216175A (zh) | 半导体器件的栅极结构及其制造方法 | |
| US20150108568A1 (en) | Semiconductor structure with high energy dopant implantation | |
| JP2015226060A (ja) | 半導体装置 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| JP2006344759A (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN106796955A (zh) | 半导体装置 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| JP2009200300A (ja) | 半導体装置およびその製造方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| CN105702710A (zh) | 深沟槽型超级结器件的制造方法 | |
| JP5800107B2 (ja) | 炭化珪素半導体装置 | |
| CN106298940A (zh) | Vdmos集成esd结构的制备方法 | |
| JP2009141307A (ja) | 半導体装置の製造方法 | |
| CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
| CN106783607A (zh) | 一种沟槽栅igbt器件及其制作方法 | |
| CN108831927A (zh) | 超结金属氧化物半导体场效应晶体管及其制造方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN106298533A (zh) | 半导体器件的制造方法和半导体器件 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN104835739A (zh) | 功率晶体管的制造方法和功率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |
|
| RJ01 | Rejection of invention patent application after publication |