CN106298940A - Vdmos集成esd结构的制备方法 - Google Patents
Vdmos集成esd结构的制备方法 Download PDFInfo
- Publication number
- CN106298940A CN106298940A CN201610768814.9A CN201610768814A CN106298940A CN 106298940 A CN106298940 A CN 106298940A CN 201610768814 A CN201610768814 A CN 201610768814A CN 106298940 A CN106298940 A CN 106298940A
- Authority
- CN
- China
- Prior art keywords
- esd
- epitaxial layer
- vdmos
- preparation
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 4
- 239000010937 tungsten Substances 0.000 claims abstract description 4
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种VDMOS集成ESD结构的制备方法，在衬底上形成外延层；在外延层表面淀积氮化硅层，之后通过光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，部分区域露出外延层，剩余区域仍然有氮化硅覆盖；通过过炉管工艺在露出外延层的区域生长场氧化层；湿法腐蚀去掉氮化硅层，留下场氧化层图形；在有源区形成沟槽；形成MOSFET器件栅氧；淀积多晶硅；完成器件栅极以及ESD PN结的多晶硅图形；形成P阱；形成器件源极的同时，在ESD多晶硅图形上面完成PN结的结注入，形成ESD；介质淀积；形成引线孔；完成孔钨填充和表面金属工艺形成器件正面结构；最后完成最终器件结构。本发明避免了有源区外延层在热氧化层生长中的损耗，提高了器件耐压。
Description
技术领域
本发明涉及半导体集成电路制造领域特别是涉及一种VDMOS集成ESD结构的制备方法。
背景技术
现有ESD制备工艺结构及工艺：
1.外延制备之后首先在外延上直接生长一层很厚的场氧化层。再利用光刻形成需要的图形，湿法腐蚀掉多余位置的场氧。这样就使得有源区位置的外延层在场氧生长中损耗了，降低了整个外延结构的耐压能力。
2.直接生长场氧的方式，在形成场氧图形之后，场氧全部位于外延层表面，这样导致有源区与外延表面的台阶高度差很大，在后面那段制程中多晶硅淀积上去之后台阶差进一步加大，影响了后面的硅片表面平整，给后续工艺带来难度，特别是采用介质CMP的工艺更加难以进行。
发明内容
有鉴于此，本发明的主要目的在于提供VDMOS集成的ESD结构的制备工艺。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种VDMOS集成ESD结构的制备方法，,该方法通过以下步骤实现：
步骤一：在 n 型或者P型的重掺杂的衬底上形成外延层；
步骤二：在外延层表面淀积氮化硅层，之后通过光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，部分区域露出外延层，剩余区域仍然有氮化硅覆盖；
步骤三：通过过炉管工艺在露出外延层的区域生长场氧化层；
步骤四：湿法腐蚀去掉氮化硅层，留下场氧化层图形；
步骤五：通过光刻版及干法腐蚀工艺在有源区形成沟槽；
步骤六：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧；
步骤七：淀积多晶硅；
步骤八：通过多晶硅的光刻以及干法腐蚀工艺完成器件栅极以及ESD PN结的多晶硅图形；
步骤九：P-BODY注入，形成P阱；
步骤十：source光刻以及source注入，形成器件源极的同时，在ESD多晶硅图形上面完成PN结的结注入，形成ESD；
步骤十一：介质淀积；
步骤十二：通过光刻和腐蚀工艺形成引线孔；
步骤十三：完成孔钨填充，和表面金属工艺形成器件正面结构；
步骤十四：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。
上述方案中，所述在露出外延层的区域内的场氧化层向外延层内延伸。
上述方案中，所述外延层采用N型或者P型。
上述方案中，所述ESD位于栅极PAD周围或者终端区域特定位置。
上述方案中，所述ESD由多对PN结结构组成。
上述方案中，所述场氧化层的厚度为8000A至16000A。
与现有技术相比，本发明的有益效果：
本发明将VDMOS制造技术与ESD结构制造工艺结合起来，利用氮化硅先形成栅极PAD、有源区以及终端图形，再在氮化硅开口的图形位置生长场氧化层，避免了有源区外延层在热氧化层生长中的损耗，提高了器件耐压，同时有效的降低了台阶高度差，为后面的工艺制程带来便利。
附图说明
图1为本发明步骤一的示意图；
图2为本发明步骤二的示意图；
图3为本发明步骤三的示意图；
图4为本发明步骤七的示意图；
图5为本发明步骤八的示意图；
图6为本发明步骤九的示意图；
图7为本发明步骤十的示意图；
图8为ESD结构的示意图；
图9为本发明步骤十二的示意图；
图10为本发明器件的截面图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例一种VDMOS集成ESD结构的制备方法，该方法为：通过氮化硅淀积及光刻腐蚀形成图形，在氮化硅刻掉后露出外延层的区域生长场氧化层，然后在再后续的与传统VDMOS工艺中完成ESD结构。
本发明实施例提供一种VDMOS集成ESD结构的制备方法,该方法通过以下步骤实现：
步骤一：提供 n 型或者P型的重掺杂的衬底，并在衬底上形成外延层，如图1所示；
步骤二：在外延表面淀积一层氮化硅，之后利用光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，露出外延层，其余地方仍然有氮化硅覆盖，如图2所示；
步骤三：过炉管工艺生长一层厚氧化层，通常在8000A至16000A，如图3所示；
步骤四：湿法腐蚀去掉表面的氮化硅，留下场氧化层图形；
步骤五：利用光刻版及干法腐蚀工艺在有源区形成沟槽；
步骤六：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧；
步骤七：淀积多晶硅，如图4所示；
步骤八：通过多晶硅的光刻以及干法腐蚀工艺完成器件栅极以及ESD PN结的多晶硅图形，如图5所示；
步骤九：P-BODY注入，形成P阱，如图6所示；
步骤十：，如图7所示，source光刻以及source注入，形成器件源极的同时，在ESD多晶硅图形上面完成PN结的结注入，形成ESD，如图8所示；
步骤十一：介质淀积；
步骤十二：通过光刻和腐蚀工艺形成引线孔，如图9所示；
步骤十三：完成孔钨填充，和表面金属工艺形成器件正面结构。
步骤十四：最后完成背面金属工艺，形成器件漏端，完成最终器件结构，，如图10所示。
上述制程将构成VDMOS工艺与ESD工艺结合起来，形成ESD结构。本发明工艺制造过程可以在P MOS和N MOS中实现，其工艺制程完全不影响VDMOS的工艺制程，且同时采用此工艺步骤，可以有效控制有源区外延层不在场氧化层的生长中损耗，提高了器件的耐压，最终形成的ESD结构如图8、9所示。
所述在露出外延层的区域内的场氧化层向外延层内延伸，这样在去除氮化硅层之后，外延层的表面和场氧化层的台阶高度差得到控制，乃至后来ESD结构做在场氧化层上之后与外延层表面的台阶差都小于常规做法中场氧直接生长的结构。
所述场氧化层的图形是由氮化硅层打开的位置决定的；场氧生长被限定在氮化硅打开的位置，其余区域在生长场氧的时候受氮化硅保护外延层不会损耗在氧化过程中。
所述外延层采用N型或者P型。
所述ESD位于栅极PAD周围或者终端区域特定位置。
所述ESD由多对PN结结构组成。
所述场氧化层的厚度为8000A至16000A。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (6)
1.一种VDMOS集成ESD结构的制备方法，其特征在于,该方法通过以下步骤实现：
步骤一：在 n 型或者P型的重掺杂的衬底上形成外延层；
步骤二：在外延层表面淀积氮化硅层，之后通过光刻工艺和干法刻蚀工艺将栅极区域或者终端预定做ESD的区域刻蚀掉，部分区域露出外延层，剩余区域仍然有氮化硅覆盖；
步骤三：通过过炉管工艺在露出外延层的区域生长场氧化层；
步骤四：湿法腐蚀去掉氮化硅层，留下场氧化层图形；
步骤五：通过光刻版及干法腐蚀工艺在有源区形成沟槽；
步骤六：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧；
步骤七：淀积多晶硅；
步骤八：通过多晶硅的光刻以及干法腐蚀工艺完成器件栅极以及ESD PN结的多晶硅图形；
步骤九：P-BODY注入，形成P阱；
步骤十：source光刻以及source注入，形成器件源极的同时，在ESD多晶硅图形上面完成PN结的结注入，形成ESD；
步骤十一：介质淀积；
步骤十二：通过光刻和腐蚀工艺形成引线孔；
步骤十三：完成孔钨填充，和表面金属工艺形成器件正面结构；
步骤十四：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。
2.根据权利要求1所述的VDMOS集成ESD结构的制备方法，其特征在于：所述在露出外延层的区域内的场氧化层向外延层内延伸。
3.根据权利要求1或2所述的VDMOS集成ESD结构的制备方法，其特征在于：所述外延层采用N型或者P型。
4.根据权利要求3所述的VDMOS集成ESD结构的制备方法，其特征在于：所述ESD位于栅极PAD周围或者终端区域特定位置。
5.根据权利要求4所述的VDMOS集成ESD结构的制备方法，其特征在于：所述ESD由多对PN结结构组成。
6.根据权利要求5所述的VDMOS集成ESD结构的制备方法，其特征在于：所述场氧化层的厚度为8000A至16000A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610768814.9A CN106298940A (zh) | 2016-08-30 | 2016-08-30 | Vdmos集成esd结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610768814.9A CN106298940A (zh) | 2016-08-30 | 2016-08-30 | Vdmos集成esd结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298940A true CN106298940A (zh) | 2017-01-04 |
Family
ID=57674836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610768814.9A Pending CN106298940A (zh) | 2016-08-30 | 2016-08-30 | Vdmos集成esd结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298940A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN108389859A (zh) * | 2018-03-30 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet中集成esd多晶硅层的结构和方法 |
| CN111490094A (zh) * | 2020-04-20 | 2020-08-04 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
| CN111863750A (zh) * | 2019-04-29 | 2020-10-30 | 无锡华润上华科技有限公司 | 半导体器件的制备方法 |
| US20220037211A1 (en) * | 2018-12-05 | 2022-02-03 | Csmc Technologies Fab2 Co., Ltd. | Preparation method for semiconductor device |
| CN115172457A (zh) * | 2022-09-06 | 2022-10-11 | 江苏应能微电子有限公司 | 碳化硅半导体场效晶体管的栅源极保护结构及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945905A (ja) * | 1995-07-28 | 1997-02-14 | Nec Kansai Ltd | 半導体装置およびその製造方法 |
| JP2006093505A (ja) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | Ｍｏｓ型素子の保護装置及び半導体装置 |
| US20120049187A1 (en) * | 2010-09-01 | 2012-03-01 | Renesas Electronics Corporation | Semiconductor device |
-
2016
- 2016-08-30 CN CN201610768814.9A patent/CN106298940A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945905A (ja) * | 1995-07-28 | 1997-02-14 | Nec Kansai Ltd | 半導体装置およびその製造方法 |
| JP2006093505A (ja) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | Ｍｏｓ型素子の保護装置及び半導体装置 |
| US20120049187A1 (en) * | 2010-09-01 | 2012-03-01 | Renesas Electronics Corporation | Semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| ALAN HASTINGS: "《模拟电路版图艺术》", 30 September 2007 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN108389859A (zh) * | 2018-03-30 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet中集成esd多晶硅层的结构和方法 |
| US20220037211A1 (en) * | 2018-12-05 | 2022-02-03 | Csmc Technologies Fab2 Co., Ltd. | Preparation method for semiconductor device |
| CN111863750A (zh) * | 2019-04-29 | 2020-10-30 | 无锡华润上华科技有限公司 | 半导体器件的制备方法 |
| CN111863750B (zh) * | 2019-04-29 | 2022-09-09 | 无锡华润上华科技有限公司 | 半导体器件的制备方法 |
| CN111490094A (zh) * | 2020-04-20 | 2020-08-04 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
| CN111490094B (zh) * | 2020-04-20 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
| CN115172457A (zh) * | 2022-09-06 | 2022-10-11 | 江苏应能微电子有限公司 | 碳化硅半导体场效晶体管的栅源极保护结构及制备方法 |
| CN115172457B (zh) * | 2022-09-06 | 2024-05-03 | 江苏应能微电子股份有限公司 | 碳化硅半导体场效晶体管的栅源极保护结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298940A (zh) | Vdmos集成esd结构的制备方法 | |
| JP5544918B2 (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
| CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| US7524726B2 (en) | Method for fabricating a semiconductor device | |
| TW201528386A (zh) | 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| CN101261992A (zh) | 一种功率沟槽式mos场效应管及其制造方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| JP2012009671A (ja) | 半導体装置およびその製造方法 | |
| CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
| KR20120127945A (ko) | Ｌｄｍｏｓ 소자 제조 방법 | |
| JP2016021547A (ja) | 半導体装置の製造方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
| CN106298544B (zh) | 沟槽dmos器件的制造方法和结构 | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN112103185B (zh) | 一种沟槽mosfet的制造方法及结构 | |
| CN105981144B (zh) | 终止结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |
|
| RJ01 | Rejection of invention patent application after publication |