CN109216174B - 半导体器件的分裂栅结构及其制造方法 - Google Patents
半导体器件的分裂栅结构及其制造方法 Download PDFInfo
- Publication number
- CN109216174B CN109216174B CN201710534696.XA CN201710534696A CN109216174B CN 109216174 B CN109216174 B CN 109216174B CN 201710534696 A CN201710534696 A CN 201710534696A CN 109216174 B CN109216174 B CN 109216174B
- Authority
- CN
- China
- Prior art keywords
- trench
- forming
- oxide layer
- polysilicon
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 79
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 36
- -1 nitrogen-containing compound Chemical class 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- YMWUJEATGCHHMB-UHFFFAOYSA-N methylene chloride Substances ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种半导体器件的分裂栅结构及其制造方法。所述方法包括：在晶圆表面形成第一沟槽；在第一沟槽内表面形成氧化硅；在第一沟槽内形成多晶硅；各向异性刻蚀所述多晶硅，在第一沟槽内的侧壁形成栅极多晶硅；在栅极多晶硅表面形成侧壁氧化层；向第一沟槽内淀积含氮化合物并刻蚀形成含氮化合物侧墙；以含氮化合物侧墙为掩膜向下刻蚀，形成第二沟槽；在第二沟槽的侧壁形成氧化层；向第一沟槽和第二沟槽内填充多晶硅，作为源极多晶硅。本发明可以稳定侧壁氧化层的厚度，确保实现低开启电压、并加厚栅极多晶硅和源极多晶硅之间的介质厚度，降低栅‑源多晶硅电极的漏电。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件的分裂栅结构，还涉及一种半导体器件的分裂栅结构的制造方法。
背景技术
如今的开关电源工作频率已提升至1MHz以上的高频。降低开关器件栅-漏之间的反馈电容(以下简称CGD)是一个主要的研究方向。近几年获得关注的方案是在buck-converter(降压转换器)中，将低压VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)器件的单一槽栅(trench-gate)优化为带有Shield-Plate(屏蔽板)的分裂栅(split-gate)结构，其可以从器件结构和电学角度，显著改善器件的可靠性和开关特性。
图1是一种传统的分裂栅结构，硅片10表面形成有沟槽，沟槽内填充有氧化硅20和分裂栅。传统的制造分裂栅结构的方法，多晶硅之间的绝缘氧化层因厚度、工艺偏差等原因，绝缘能力不够强，容易导致栅极和源极之间漏电，导致器件失效几率增加。
发明内容
基于此，针对传统的分裂栅容易导致栅极和源极之间漏电的问题，有必要提供一种半导体器件的分裂栅结构的制造方法。
一种半导体器件的分裂栅结构的制造方法，包括：在晶圆表面形成上宽下窄的第一沟槽；在所述第一沟槽内表面形成栅氧化层；在所述第一沟槽内形成多晶硅；各向异性刻蚀所述多晶硅，在所述第一沟槽内的侧壁形成栅极多晶硅；在所述栅极多晶硅表面形成侧壁氧化层；向所述第一沟槽内淀积含氮化合物，并刻蚀所述含氮化合物，在所述侧壁氧化层表面形成含氮化合物侧墙；以所述含氮化合物侧墙为掩膜向下刻蚀所述晶圆，在所述第一沟槽下方形成第二沟槽；在所述第二沟槽的侧壁形成氧化层；向所述第一沟槽和第二沟槽内填充多晶硅。
在一个实施例中，所述在所述第一沟槽内表面形成氧化硅的步骤，包括对所述第一沟槽进行湿氧氧化，形成牺牲氧化层，并通过湿法刻蚀将所述牺牲氧化层剥离，然后通过干氧氧化形成氧化硅。
在一个实施例中，所述含氮化合物是氮化硅。
在一个实施例中，所述在晶圆表面形成上宽下窄的第一沟槽的步骤之前还包括在晶圆表面形成氮化硅层的步骤，所述在晶圆表面形成上宽下窄的第一沟槽的步骤是将所述氮化硅层刻穿形成所述第一沟槽。
在一个实施例中，所述在所述第一沟槽内形成多晶硅的步骤，是生长自掺杂多晶硅；所述各向异性刻蚀所述多晶硅的步骤之前，还包括化学机械研磨抛光所述自掺杂多晶硅至所述氮化硅层上表面的步骤。
在一个实施例中，所述向所述第一沟槽和第二沟槽内填充多晶硅的步骤之后，还包括去除所述氮化硅层的步骤。
在一个实施例中，所述在所述第二沟槽的侧壁形成氧化层的步骤，包括通过热氧化形成向所述第二沟槽的两侧扩展的氧化层，以及向所述第二沟槽内淀积氧化层并回刻的步骤。
在一个实施例中，所述通过热氧化形成向所述第二沟槽的两侧扩展的氧化层的步骤中，氧化温度为800～950摄氏度，形成的氧化层厚度为1500埃～5000埃。
在一个实施例中，所述在晶圆表面形成上宽下窄的第一沟槽的步骤中，第一沟槽是通过刻蚀形成，且刻蚀气体包括含氟气体，形成的第一沟槽的斜面的倾角为60～70度且第一沟槽在横向上向所述氮化硅层的下方延伸，以为后续形成的栅极多晶硅留出空间。
本发明还提供一种半导体器件的分裂栅结构，包括：源极多晶硅，包括上部和下部，所述上部为上宽下窄的结构；氧化层，设于所述下部的侧面和底部；栅极多晶硅，设于所述上部的两侧；侧壁氧化层，设于所述栅极多晶硅和所述上部之间；含氮化合物侧墙，设于所述侧壁氧化层与所述上部之间；栅氧化层，设于所述栅极多晶硅与所述侧壁氧化层相对的一侧。
上述分裂栅结构的制造方法，优化了沟槽隔离工艺，改善了深沟槽形貌，通过分裂栅结构降低反馈电容的同时，采用含氮化合物侧墙+侧壁氧化层的结构作为保护栅极多晶硅的侧壁，含氮化合物侧墙可以稳定侧壁氧化层的厚度，确保实现低开启电压、并加厚栅极多晶硅和源极多晶硅之间的介质厚度，降低栅-源多晶硅电极的漏电。
附图说明
图1是一实施例中半导体器件的分裂栅结构的制造方法的流程图；
图2至图7是一实施例中采用半导体器件的分裂栅结构的制造方法制造的器件在制造过程中的剖视图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一实施例中半导体器件的分裂栅结构的制造方法的流程图，包括下列步骤：
S110，在晶圆表面形成上宽下窄的第一沟槽。
可以采用本领域习知的工艺在晶圆(本实施例中为硅片)表面刻蚀出上宽下窄的第一沟槽(浅槽)。在本实施例中，刻蚀形成第一沟槽之前可以先在晶圆表面形成一层氮化硅膜，再于氮化硅膜上通过光刻胶图案化出刻蚀窗口，再通过刻蚀窗口刻穿氮化硅膜形成第一沟槽。参见图2，刻蚀完成后第一沟槽101顶部的周围形成有氮化硅层302。在本实施例中，刻蚀氮化硅膜是采用CHCl3和/或CH2Cl2作为刻蚀剂进行干法刻蚀，在其他实施例中也可以采用其他本领域习知的沟槽刻蚀工艺进行刻蚀。刻蚀穿氮化硅膜后往刻蚀气体中添加含氟气体，例如SF6，以加大横向腐蚀，形成第一沟槽。在本实施例中，刻蚀出的第一沟槽在横向上向氮化硅层302的下方延伸，即第一沟槽的顶部的宽度要大于氮化硅层302露出的窗口的宽度，具体数值根据后续步骤(S140)需要形成的栅极多晶硅的宽度来确定需调整各项同性刻蚀菜单，以确保氮化硅下方的横向刻蚀量。在一个实施例中，刻蚀出的第一沟槽的斜面的倾角为60～70度。
在一个实施例中，通过外延工艺在高掺杂浓度的衬底上外延出低掺杂浓度的外延层102，步骤S110刻蚀得到的沟槽是形成于外延层中102。
S120，在第一沟槽内表面形成栅氧化层。
参见图2，在本实施例中，步骤S120是先对第一沟槽101进行侧壁liner氧化，形成氧化硅209以消除刻蚀产生的缺陷，具体可以是通过湿氧氧化(氧化的气氛为氢气和氧气的混合气氛)形成一层牺牲氧化层；然后通过湿法刻蚀将氧化硅209剥离，然后再次通过干氧氧化(氧化气氛为氧气气氛)形成厚度较薄的栅氧化层202，从而获得一个较低的开启电压。
S130，在第一沟槽内形成多晶硅。
参见图3，在本实施例中，是在栅氧化层202的表面生长自掺杂(in-situ)多晶硅。
S140，各向异性刻蚀多晶硅，在第一沟槽内的侧壁形成栅极多晶硅。
如前述，本实施例中第一沟槽101在横向上延伸至氮化硅层302的下方，故本步骤中刻蚀多晶硅时因氮化硅层302的阻挡，会在氮化硅层302下方形成沿第一沟槽101的侧壁斜面倾斜的多晶硅，作为栅极多晶硅402。
S150，在栅极多晶硅表面形成侧壁氧化层。
可以选择热氧化(即热氧化多晶硅)、生长高温氧化膜(HTO)、低压化学气相沉积正硅酸乙酯(LPCVD TEOS)等工艺形成薄层的侧壁氧化层(SiOx)204。
S160，向第一沟槽内淀积含氮化合物并刻蚀形成含氮化合物侧墙。
向第一沟槽101内淀积含氮化合物，并刻蚀该含氮化合物，在侧壁氧化层204表面形成含氮化合物侧墙304，完成后如图3所示。在本实施例中，是通过化学气相淀积形成一层含氮化合物，后续作为刻蚀的硬掩膜，同时该氧化层-氮化层(Oxide-Nitride)作为栅极多晶硅402和源极多晶硅之间的隔离层，提高栅极多晶硅402与源极多晶硅的介电常数，抑制栅源漏电通道。该含氮化合物可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考虑到普适性，可以采用本领域常用的氮化硅。
S170，以含氮化合物侧墙为掩膜向下刻蚀，形成第二沟槽。
参见图4，以含氮化合物侧墙304为掩膜向下刻蚀外延层102，在第一沟槽101下方形成第二沟槽201。在一个实施例中，是采用各向异性刻蚀工艺。
S180，在第二沟槽的侧壁形成氧化层。
在本实施例中，是先通过热氧化在第二沟槽201的侧壁形成氧化层206a，如图5所示。热氧化形成的氧化层206a会在横向上向栅极多晶硅402的下方延展，从而降低栅漏寄生电容。形成氧化层206a后，再向第二沟槽内淀积氧化层，并回刻至一定深度，形成氧化层206，从而加厚氧化层的厚度并调整其形貌。在本实施例中，是采用高密度等离子化学气相淀积(HDPCVD)工艺淀积氧化硅的形成氧化层206。
S190，向第一沟槽和第二沟槽内填充多晶硅。
步骤S190完成后的剖面如图6所示，填入的多晶硅包括形成于第二沟槽201内的下部404和形成于第一沟槽101内的上部406。
上述分裂栅结构的制造方法，优化了沟槽隔离工艺，改善了深沟槽形貌，通过分裂栅结构降低反馈电容的同时，采用含氮化合物侧墙304+侧壁氧化层204的结构作为保护栅极多晶硅402的侧壁，含氮化合物侧墙304可以稳定侧壁氧化层204的厚度，确保实现低开启电压、并加厚栅极多晶硅402和源极多晶硅之间的介质厚度，降低栅-源多晶硅电极的漏电。
在本实施例中，步骤S190还包括通过化学机械研磨(CMP)抛光多晶硅至氮化硅层302上表面的步骤。步骤S190完成后，还包括去除氮化硅层302的步骤，如图7所示。
在一个实施例中，步骤S180的热氧化是采用800～950摄氏度的低温氧化。采用低温氧化是因为发明人发现若采用较高的温度(例如1000摄氏度的牺牲氧化)，则晶圆的高浓度衬底中的掺杂离子容易反扩至低浓度的外延层102中，对器件性能产生负面影响。
在一个实施例中，步骤S180的热氧化形成的氧化层厚度为1500埃～5000埃，氧化气氛为氢气和氧气的混合气氛，以确保器件的耐压范围在40V～100V。
在一个实施例中，第二沟槽201的宽度小于第一沟槽101的上部的宽度，第二沟槽201的深度也大于第一沟槽101的深度，第二沟槽201的深度依赖于器件耐压需求，一般地，不大于5微米，并小于外延层厚度以实现较高耐压。
上述半导体器件的分裂栅结构的制造方法适用于可以采用分裂栅结构的半导体器件，例如MOSFET(金属氧化物半导体场效应晶体管)等。
本发明还相应提供一种半导体器件的分裂栅结构。参照图7，半导体器件的分裂栅结构包括源极多晶硅、氧化层206、栅极多晶硅402、侧壁氧化层204、含氮化合物侧墙304及栅氧化层202。
源极多晶硅包括连成一体的上部406和下部404，其中上部406为上宽下窄的结构。氧化层206设于下部404的侧面和底部。栅极多晶硅402设于上部406的两侧。侧壁氧化层204设于栅极多晶硅402和上部406之间。含氮化合物侧墙304设于侧壁氧化层204与上部406之间。栅氧化层202设于栅极多晶硅402外侧，即栅极多晶硅402与侧壁氧化层204相对的一侧。
在一个实施例中，含氮化合物侧墙304的材质可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考虑到普适性，可以采用本领域常用的氮化硅。氧化层206、侧壁氧化层204、栅氧化层202的材质均为氧化硅(SiOx)。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件的分裂栅结构的制造方法，包括：
在晶圆表面形成上宽下窄的第一沟槽；
在所述第一沟槽内表面形成栅氧化层；
在所述第一沟槽内形成多晶硅；
各向异性刻蚀所述多晶硅，在所述第一沟槽内的侧壁形成栅极多晶硅；
在所述栅极多晶硅表面形成侧壁氧化层；
向所述第一沟槽内淀积含氮化合物，并刻蚀所述含氮化合物，在所述侧壁氧化层表面形成含氮化合物侧墙；
以所述含氮化合物侧墙为掩膜向下刻蚀所述晶圆，在所述第一沟槽下方形成第二沟槽；
在所述第二沟槽的侧壁形成氧化层；
向所述第一沟槽和第二沟槽内填充多晶硅，填入的多晶硅形成源极多晶硅；
其中，所述含氮化合物侧墙和侧壁氧化层的结构作为所述栅极多晶硅和源极多晶硅之间的隔离层。
2.根据权利要求1所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述在所述第一沟槽内表面形成氧化硅的步骤，包括对所述第一沟槽进行湿氧氧化，形成牺牲氧化层，并通过湿法刻蚀将所述牺牲氧化层剥离，然后通过干氧氧化形成氧化硅。
3.根据权利要求1所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述含氮化合物是氮化硅。
4.根据权利要求1所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述在晶圆表面形成上宽下窄的第一沟槽的步骤之前还包括在晶圆表面形成氮化硅层的步骤，所述在晶圆表面形成上宽下窄的第一沟槽的步骤是将所述氮化硅层刻穿形成所述第一沟槽。
5.根据权利要求4所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述在所述第一沟槽内形成多晶硅的步骤，是生长自掺杂多晶硅；所述各向异性刻蚀所述多晶硅的步骤之前，还包括化学机械研磨抛光所述自掺杂多晶硅至所述氮化硅层上表面的步骤。
6.根据权利要求4所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述向所述第一沟槽和第二沟槽内填充多晶硅的步骤之后，还包括去除所述氮化硅层的步骤。
7.根据权利要求1所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述在所述第二沟槽的侧壁形成氧化层的步骤，包括通过热氧化形成向所述第二沟槽的两侧扩展的氧化层，以及向所述第二沟槽内淀积氧化层并回刻的步骤。
8.根据权利要求7所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述通过热氧化形成向所述第二沟槽的两侧扩展的氧化层的步骤中，氧化温度为800～950摄氏度，形成的氧化层厚度为1500埃～5000埃。
9.根据权利要求5所述的半导体器件的分裂栅结构的制造方法，其特征在于，所述在晶圆表面形成上宽下窄的第一沟槽的步骤中，第一沟槽是通过刻蚀形成，且刻蚀气体包括含氟气体，形成的第一沟槽的斜面的倾角为60～70度且第一沟槽在横向上向所述氮化硅层的下方延伸，以为后续形成的栅极多晶硅留出空间。
10.一种半导体器件的分裂栅结构，其特征在于，包括：
源极多晶硅，包括上部和下部，所述上部为上宽下窄的结构；
氧化层，设于所述下部的侧面和底部；
栅极多晶硅，设于所述上部的两侧；
侧壁氧化层，设于所述栅极多晶硅和所述上部之间；
含氮化合物侧墙，设于所述侧壁氧化层与所述上部之间；
栅氧化层，设于所述栅极多晶硅与所述侧壁氧化层相对的一侧；
其中，所述含氮化合物侧墙和侧壁氧化层的结构作为所述栅极多晶硅和源极多晶硅之间的隔离层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534696.XA CN109216174B (zh) | 2017-07-03 | 2017-07-03 | 半导体器件的分裂栅结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534696.XA CN109216174B (zh) | 2017-07-03 | 2017-07-03 | 半导体器件的分裂栅结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216174A CN109216174A (zh) | 2019-01-15 |
| CN109216174B true CN109216174B (zh) | 2021-04-13 |
Family
ID=64992388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710534696.XA Active CN109216174B (zh) | 2017-07-03 | 2017-07-03 | 半导体器件的分裂栅结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109216174B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115775830B (zh) * | 2022-11-29 | 2023-07-21 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100517618C (zh) * | 2006-12-05 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US8815744B2 (en) * | 2008-04-24 | 2014-08-26 | Fairchild Semiconductor Corporation | Technique for controlling trench profile in semiconductor structures |
| US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| CN104916544B (zh) * | 2015-04-17 | 2017-09-05 | 苏州东微半导体有限公司 | 一种沟槽式分栅功率器件的制造方法 |
-
2017
- 2017-07-03 CN CN201710534696.XA patent/CN109216174B/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| merging memories LU ChihYuan;LUE HangTing.State-of-the-art flash memory devices and post-flash emerging memories.《Science China(Information Sciences)》.2011, * |
| 功率Trench MOS器件工业化技术的新进展;曾军等;《电力电子技术》;20121220(第12期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109216174A (zh) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US8610205B2 (en) | Inter-poly dielectric in a shielded gate MOSFET device | |
| TWI450341B (zh) | 具有自校準的外延源極和汲極之多閘極半導體裝置 | |
| CN109216175B (zh) | 半导体器件的栅极结构及其制造方法 | |
| US8912068B2 (en) | Semiconductor device with strained channel and method of fabricating the same | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| US9614050B2 (en) | Method for manufacturing semiconductor devices | |
| US9806190B2 (en) | High voltage drain extension on thin buried oxide SOI | |
| KR20060103479A (ko) | 높은 생산을 촉진시키는 대체 게이트 흐름과 에칭 정지층및/또는 응력 필름의 결합을 위한 반도체 제조 방법과트랜지스터 | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| JP2010238725A (ja) | 半導体装置及びその製造方法 | |
| CN109216256B (zh) | 沟槽隔离结构及其制造方法 | |
| CN109216174B (zh) | 半导体器件的分裂栅结构及其制造方法 | |
| US20100255654A1 (en) | Method for fabricating an isolation structure | |
| KR100634260B1 (ko) | 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법 | |
| CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| WO2021196758A1 (zh) | 半导体器件及其制作方法 | |
| CN109216173B (zh) | 半导体器件的栅极结构及其制造方法 | |
| US20220052165A1 (en) | Semiconductor device including a lateral insulator | |
| CN109216172B (zh) | 半导体器件的分裂栅结构的制造方法 | |
| US20110084332A1 (en) | Trench termination structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |