CN100517618C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100517618C CN100517618C CNB2006101191410A CN200610119141A CN100517618C CN 100517618 C CN100517618 C CN 100517618C CN B2006101191410 A CNB2006101191410 A CN B2006101191410A CN 200610119141 A CN200610119141 A CN 200610119141A CN 100517618 C CN100517618 C CN 100517618C
- Authority
- CN
- China
- Prior art keywords
- oxide
- layer
- grid
- substrate
- hafnium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法，包括提供一半导体衬底，在所述衬底表面形成栅极；形成覆盖所述衬底和栅极表面的高介电常数氧化层；形成覆盖所述氧化层的氮化硅层；刻蚀所述氧化层和氮化硅层形成侧壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏极；形成自对准阻挡层覆盖所述衬底、侧壁间隔物和栅极表面；利用所述自对准阻挡层为掩膜在所述栅极、源极和漏极表面形成金属硅化物；移除所述自对准阻挡层。本发明能够在利用自对准工艺形成金属硅化物的过程中有效地避免侧壁间隔物下方凹陷的产生。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体(MOS)器件及其制造方法。
背景技术
金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用。自对准硅化物(Salicide)工艺已经成为近期在超高速CMOS逻辑大规模集成电路中形成金属硅化物的关键制造工艺之一。它给高性能逻辑器件的制造提供了诸多好处。该工艺同时减小了源/漏电极和栅电极的薄膜电阻，降低了接触电阻，并缩短了与栅相关的RC延迟。另外，它也允许通过增加电路封装密度来提高器件集成度。在自对准技术中，在由形成于半导体衬底上的杂质扩散层构成的MOSFET的源、漏区域和由多晶硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物即金属硅化物。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接触面，例如多晶硅栅极、硅衬底上的源极和漏极之间的连接。采用金属硅化物能够得到良好的低电阻接触，降低上层互连结构的接触孔与晶体管各极的接触电阻。
采用自对准工艺时需要在衬底表面、栅极外侧的侧壁间隔物(offsetspacer)的表面以及栅极顶部表面形成自对准阻挡层(Salicide Barrier，SAB)。侧壁间隔物为包括在栅极侧面形成的氧化硅和在该氧化硅表面形成的氮化硅的ON结构。申请号为200410076817.3的中国专利申请介绍了一种MOS器件的侧壁间隔物结构和形成金属硅化物的方法。图1至图6为MOS器件形成金属硅化物的剖面示意图。如图1所示，在衬底100具有栅极氧化层110和栅极150，在栅极侧面形成有一层很薄的氧化层140以修复刻蚀栅极造成的栅极表面损伤。在氧化层140外表面形成由氧化硅层130和氮化硅层120组成的侧壁间隔物，氧化硅层130的材料为低温氧化物(Low Temperature Oxide，LTO)。然后，如图2所示，形成自对准阻挡层160，其覆盖衬底100表面、侧壁间隔物表面以及栅极顶部表面，通过光刻、刻蚀工艺图案化所述自对准阻挡层160，形成对应栅极、源极和漏极金属硅化物位置的开口170、180、和190，如图3所示。
随后，如图4所示，在开口中沉积金属并经过热退火形成栅极、源极和漏极金属硅化物171、181和191。接下来如图5所示，形成金属硅化物后要去除自对准阻挡层160，通常采用氢氟酸HF进行湿法清洗。但是，由于自对准阻挡层160的材料为密度较高的富硅氧化物(silicon Rich Oxide，SRO)，而侧壁间隔物中的氧化硅层130的材料为LTO，质地比较疏松，利用氢氟酸腐蚀时，氢氟酸对上述两种材料LTO与SRO的腐蚀选择性较低，为1∶5左右。因此在利用氢氟酸去除自对准阻挡层160时极易对氧化硅层130造成侵蚀，导致在侧壁间隔物下方形成凹陷200和200’，影响器件的电学性能。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够在利用自对准工艺形成金属硅化物的过程中避免侧壁间隔物下方凹陷的产生。
为达到上述目的，本发明提供的一种半导体器件的制造方法：包括
提供一半导体衬底，在所述衬底表面形成栅极；
形成覆盖所述衬底和栅极表面的高介电常数氧化层；
形成覆盖所述氧化层的氮化硅层；
刻蚀所述氧化层和氮化硅层形成侧壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏极；
形成自对准阻挡层覆盖所述衬底、侧壁间隔物和栅极表面；
利用所述自对准阻挡层为掩膜在所述栅极、源极和漏极表面形成金属硅化物；
移除所述自对准阻挡层。
所述高介电常数氧化层的材料为二氧化铪或氧化铪硅。
所述二氧化铪采用原子层淀积工艺生长。
所述氧化铪硅采用金属氧化物化学气相淀积工艺生长。
所述原子层淀积工艺的反应物包括四氯化铪和氧化剂水。
反应物包括四甲基乙酯-金属铪胺盐(TEMAHf)和臭氧。
所述自对准阻挡层的材料为富硅氧化物，采用化学气相淀积或热氧化法形成。
采用氢氟酸移除所述自对准阻挡层。
本发明相应提供了一种金属氧化物半导体器件，包括：
半导体衬底；
在衬底表面形成的栅极以及在所述栅极两侧的衬底中形成的源极和漏极；
侧壁间隔物，所述侧壁间隔物包括覆盖所述栅极侧面的高介电常数氧化层和覆盖所述高介电常数氧化层的氮化硅层；和
在所述栅极、源极和漏极表面形成的金属硅化物。
所述高介电常数氧化层的材料为二氧化铪或氧化铪硅。
所述金属硅化物为镍硅化物、钴硅化物或其组合。
与现有技术相比，本发明具有以下优点：
在自对准工艺中形成金属硅化物后需要去除自对准阻挡层，然而由于清洗液氢氟酸对自对准阻挡层和侧壁间隔物中氧化层的腐蚀选择比不高，在去除自对准阻挡层的同时极易对侧壁间隔物中的氧化层产生侵蚀而在侧壁间隔物下方出现凹陷。本发明采用高介电常数材料，例如氧化铪HfO2，介电常数为25，作为侧壁间隔物中的氧化层，由于高介电常数材料质地较为致密，材料密度相对较高，能够提高氢氟酸对自对准阻挡层和侧壁间隔物中氧化层的腐蚀选择比，HfO2与SRO的腐蚀选择性达到1∶20。因此，用这种材料形成的氧化层不易被氢氟酸腐蚀，从而有效地避免了侧壁间隔物下方凹陷的产生。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图6为现有形成金属硅化物过程的器件剖面示意图；
图7至图11为根据本发明优选实施例的形成金属硅化物过程的器件剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明提供的半导体器件及其制造方法特别适用于特征尺寸在65nm及以下的半导体器件及其制造。所述半导体器件不仅是MOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。
图7至图11为根据本发明优选实施例的MOS器件形成金属硅化物过程的器件剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。首先如图7所示，本发明的半导体器件制造方法在提供的半导体衬底100表面形成的栅极结构，上述栅极结构包括在半导体衬底100表面形成的栅极氧化层110和栅极150。衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
上述栅极氧化层110可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和栅极氧化层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。
栅极的材料优选为多晶硅，可以利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在衬底表面沉积，在沉积的多晶硅层表面还需形成一硬掩膜层，例如氮化硅，通常采用PECVD工艺淀积形成上述氮化硅。然后涂布光刻胶并图案化光刻胶以定义栅极的位置，随后利用光刻胶和氮化硅作为掩膜刻蚀所述多晶硅层形成栅极150。此外还要去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。
为了修复刻蚀和去除氮化硅时对栅极150的侧壁造成的损伤，还需在栅极150两侧生长一层氧化层140。可以利用热氧化或ISSG(原位蒸气产生)形成上述氧化层140。然后，在所述栅极150的两侧形成具有ON结构的侧壁隔离物。本实施例中侧壁隔离物包括高介电常数材料形成的氧化层230和氮化硅层120。侧壁隔离物利用刻蚀工艺形成，首先形成覆盖所述衬底100和栅极150表面的高介电常数氧化层；随后采用等离子增强化学气相淀积工艺(PECVD)在所述氧化层表面沉积氮化硅层；然后采用等离子刻蚀工艺刻蚀所述氧化层和氮化硅层形成侧壁间隔物。在接下来的工艺步骤中，通过离子注入工艺，在位于所述侧壁隔离物两侧衬底中的分别注入杂质离子形成源极和漏极(为简便起见，图中未示出)。
本发明的半导体器件制造方法采用高介电常数氧化物，优选为氧化铪(HfO2)或氧化铪硅(HfSiO2)，其介电常数在25以上，作为侧壁间隔物中的氧化层230。高介电常数绝缘材料氧化层230可以采用三种不同的高介电常数绝缘材料淀积工艺形成，例如采用金属氧化物化学气相淀积技术淀积HfSiO2薄膜，反应物使用四甲基乙酯-金属铪胺盐(TEMAHf)和臭氧；使用四氯化铪(将载气通入固体源获得)和氧化剂水，采用原子层淀积技术经过40-55个成长循环得到二氧化铪薄膜；使用四甲基乙酯-金属铪胺盐(TEMAHf)和臭氧，采用原子层淀积技术经过38个成长循环得到二氧化铪薄膜。完成高介电常数绝缘材料的淀积，紧接着硅片在氨气环境中进行800～900℃的热退火。
接下来，在衬底100、栅极150和侧壁间隔物表面形成自对准阻挡层(SAB)160。该自对准阻挡层160覆盖衬底100、栅极150、氧化层140和包括高介电常数氧化层230和氮化硅层120的侧壁间隔物表面，如图8所示。自对准阻挡层160的材料优选为富硅氧化物，采用化学气相淀积或热氧化法形成，厚度为50～
随后，在自对准阻挡层160表面涂布光刻胶并通过显影、定影等光刻工艺构图所述自对准阻挡层160，借此界定金属硅化物形成的位置。接着，利用图案化的光刻胶为掩膜刻蚀所述自对准阻挡层160，在自对准阻挡层160上形成开口170、180和190，如图9所示。开口170、180和190分别对应栅极、源极和漏极的位置。
接着，在自对准阻挡层160和栅极150表面，利用物理溅射的方法沉积金属镍或钴，本领域技术人员可以按照常规工艺进行控制金属的淀积。由于自对准阻挡层160起到掩膜的作用，因此所述金属会沉积在开口170、180和190中并与栅极、源极和漏极相接触。其余的金属仅覆盖于自对准阻挡层160的表面。随后进行热退火，优选快速热退火工艺，以使与栅极、源极和漏极接触的金属与下方的硅发生硅化反应，形成镍或钴的硅化物171、181和191，如图10所示。典型退火温度在500～550℃之间。接下来去除未发生硅化反应的剩余金属并对衬底表面进行清洗。
在接下来的工艺步骤中，去除自对准阻挡层160。本实施例中采用氢氟酸对自对准阻挡层160进行湿法清洗。由于本发明采用高介电常数材料，优选为氧化铪(HfO2)或氧化铪硅(HfSiO2)作为侧壁间隔物中的氧化层230。以氧化铪(HfO2)为例，这种高介电常数材料的介电常数在25以上，材料质地较为致密，材料密度相对较高，因此提高了氢氟酸对自对准阻挡层和侧壁间隔物中氧化层的腐蚀选择比。利用氢氟酸去除自对准阻挡层160时，HfO2与SRO对氢氟酸的腐蚀选择性达到1∶20。因此，高介电常数材料形成的氧化层不易被氢氟酸腐蚀，从而有效地避免了侧壁间隔物下方凹陷的产生。
本发明的金属氧化物半导体器件如图11所示，包括：半导体衬底100；在衬底100表面形成的栅极150，以及在所述栅极两侧的衬底中形成的源极和漏极(为简便起见，图中未示出)；侧壁间隔物，其包括覆盖所述栅极侧面的氧化层140、高介电常数氧化层230和覆盖所述高介电常数氧化层的氮化硅层120；以及在所述栅极150、源极和漏极表面形成金属硅化物171、181和191。所述高介电常数氧化层230的材料为二氧化铪或氧化铪硅。所述金属硅化物171、181和191为镍硅化物、钴硅化物或其组合。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1、一种半导体器件的制造方法：包括
提供一半导体衬底，在所述衬底表面形成栅极；
形成覆盖所述衬底和栅极表面的高介电常数氧化层；
形成覆盖所述氧化层的氮化硅层；
刻蚀所述氧化层和所述氮化硅层形成侧壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏极；
形成自对准阻挡层覆盖所述衬底、侧壁间隔物和栅极表面；
在所述栅极、源极和漏极表面形成金属硅化物；
移除所述自对准阻挡层。
2、如权利要求1所述的方法，其特征在于：所述高介电常数氧化层的材料为二氧化铪或氧化铪硅。
3、如权利要求2所述的方法，其特征在于：所述二氧化铪采用原子层淀积工艺生长。
4、如权利要求2所述的方法，其特征在于：所述氧化铪硅采用金属氧化物化学气相淀积工艺生长。
5、如权利要求3所述的方法，其特征在于：所述原子层淀积工艺的反应物包括四氯化铪和氧化剂水。
6、如权利要求3或4所述的方法，其特征在于：所述的金属氧化物化学气相淀积工艺的反应物包括四甲基乙酯-金属铪胺盐(TEMAHf)和臭氧。
7、如权利要求1所述的方法，其特征在于：所述自对准阻挡层的材料为富硅氧化物，采用化学气相淀积或热氧化法形成。
8、如权利要求1所述的方法，其特征在于：采用氢氟酸移除所述自对准阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101191410A CN100517618C (zh) | 2006-12-05 | 2006-12-05 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101191410A CN100517618C (zh) | 2006-12-05 | 2006-12-05 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101197285A CN101197285A (zh) | 2008-06-11 |
| CN100517618C true CN100517618C (zh) | 2009-07-22 |
Family
ID=39547583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101191410A Active CN100517618C (zh) | 2006-12-05 | 2006-12-05 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517618C (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446970B (zh) * | 2011-08-29 | 2014-05-28 | 上海华力微电子有限公司 | 一种防止酸槽清洗空洞形成的半导体器件及其制备方法 |
| CN102427031A (zh) * | 2011-11-29 | 2012-04-25 | 上海华力微电子有限公司 | 一种制作多晶硅侧墙的方法 |
| CN109216174B (zh) * | 2017-07-03 | 2021-04-13 | 无锡华润上华科技有限公司 | 半导体器件的分裂栅结构及其制造方法 |
| US11355339B2 (en) * | 2018-06-29 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming nitrogen-containing layers as oxidation blocking layers |
| CN109037054B (zh) * | 2018-07-13 | 2020-11-24 | 上海华力集成电路制造有限公司 | 栅极侧墙的制造方法 |
| CN111223916B (zh) * | 2020-01-13 | 2023-06-16 | 长江存储科技有限责任公司 | 半导体器件及其制备方法和三维存储器 |
| CN111244029A (zh) * | 2020-01-17 | 2020-06-05 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| CN115084024B (zh) * | 2022-07-19 | 2022-11-18 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制备方法 |
-
2006
- 2006-12-05 CN CNB2006101191410A patent/CN100517618C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101197285A (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517618C (zh) | 半导体器件及其制造方法 | |
| CN101197290A (zh) | 半导体器件的制造方法 | |
| CN102117745B (zh) | 半导体结构及其制造方法 | |
| CN102738221B (zh) | 制造栅极介电层的方法 | |
| CN100449784C (zh) | 半导体器件及其制造方法 | |
| CN100590815C (zh) | 半导体器件的制造方法 | |
| CN102222687B (zh) | 一种锗基nmos器件及其制备方法 | |
| US20060145275A1 (en) | Method and structure to use an etch resistant liner on transistor gate structure to achieve high device performance | |
| CN103094325B (zh) | 半导体器件及其制造方法 | |
| US20210280721A1 (en) | FeFET TRANSISTOR | |
| JP2008504693A (ja) | 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路 | |
| US7323419B2 (en) | Method of fabricating semiconductor device | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| US10504799B2 (en) | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap | |
| CN100468635C (zh) | 金属氧化物半导体器件的制造方法 | |
| CN100561712C (zh) | 半导体器件及其制造方法 | |
| US20070013070A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN110310926A (zh) | 解决sram单元器件金属硅化物缺陷形成的方法 | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| CN103794502A (zh) | 半导体器件及其制造方法 | |
| CN103262223A (zh) | 集成电路的氢钝化 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN106328529B (zh) | Mos晶体管及其形成方法 | |
| CN100561673C (zh) | 金属氧化物半导体器件的制造方法 | |
| CN100483633C (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111114 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |