CN109037054B - 栅极侧墙的制造方法 - Google Patents

栅极侧墙的制造方法 Download PDF

Info

Publication number
CN109037054B
CN109037054B CN201810768718.3A CN201810768718A CN109037054B CN 109037054 B CN109037054 B CN 109037054B CN 201810768718 A CN201810768718 A CN 201810768718A CN 109037054 B CN109037054 B CN 109037054B
Authority
CN
China
Prior art keywords
side wall
dielectric layer
layer
gate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810768718.3A
Other languages
English (en)
Other versions
CN109037054A (zh
Inventor
庄望超
李镇全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810768718.3A priority Critical patent/CN109037054B/zh
Publication of CN109037054A publication Critical patent/CN109037054A/zh
Application granted granted Critical
Publication of CN109037054B publication Critical patent/CN109037054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种栅极侧墙的制造方法，包括步骤：步骤一、在半导体衬底表面形成由栅介质层、多晶硅栅和硬质掩膜层叠加而成的栅极结构；步骤二、形成侧墙介质层；步骤三、在侧墙介质层的表面形成侧墙保护介质层；步骤四、对侧墙保护介质层进行第一次全面刻蚀并使侧墙保护介质层仅位于栅极结构侧面；步骤五、对侧墙介质层进行第二次全面刻蚀形成侧墙，所保留的侧墙保护介质层对侧墙的侧面进行保护，侧墙保护介质层和硬质掩膜层自对准暴露出侧墙的顶部表面从而能调节侧墙的高度；步骤六、去除所保留的侧墙保护介质层。本发明能防止侧墙的厚度减薄，使侧墙的厚度得到保持；能调节侧墙的高度，防止形成过大的牛角，从而有利于栅极结构的平坦化。

Description

栅极侧墙的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅极侧墙的制造方法。
背景技术
如图1A至图1C所示，是现有方法各步骤中的器件结构图；如图2所示，是现有 方法形成的侧墙105在后续中出现牛角现象时的结构图，现有栅极侧墙105的制造方 法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底101，在所述半导体衬底101表面形成 由栅介质层、多晶硅栅102和硬质掩膜层叠加而成的栅极结构。
所述半导体衬底101为硅衬底。
所述硬质掩膜层由第一氮化层103和第二氧化层104叠加而成。
图1A中未显示所述栅介质层；所述栅介质层包括高介电常数层(HK)，在所述高 介电常数层和所述半导体衬底101之间还具有界面层；所述多晶硅栅102在后续步骤 中会被去除，之后会在所述多晶硅栅102被去除的区域形成金属栅(MG)，由包括了 所述高介电常数层的所述栅介质层和所述金属栅叠加形成HKMG。HKMG通知在28nm以 下的制程中采用。
步骤二、如图1B所示，形成侧墙介质层105，所述侧墙介质层105覆盖在所述栅 极结构的侧面和顶部表面以及所述栅极结构外的所述半导体衬底101表面。
所述侧墙介质层105的材料为氮化物。
步骤三、如图1C所示，对所述侧墙介质层105进行全面刻蚀，全面刻蚀将所述 栅极结构的顶部表面以及所述栅极结构外的所述半导体衬底101表面的所述侧墙介质 层105都去除，在所述栅极结构的侧面形成由保留的所述侧墙介质层105组成的侧墙 105。在所述侧墙介质层105的全面刻蚀工艺中，所述侧墙105的侧墙也会暴露在刻 蚀环境中，从而所述侧墙105的侧面也会被刻蚀到，所述侧墙105的侧面被刻蚀后所 述侧墙105的厚度会变小，不利用后续离子注入工艺如源区和漏区对应的源漏注入。
同时，在所述侧墙105的侧面会被刻蚀的情形下，为了防止所述侧墙105的减薄，在所述栅极结构的顶部表面以及所述栅极结构外的所述半导体衬底101表面的所述侧 墙介质层105都去除之后通常会停止对所述侧墙105的刻蚀，这会使得所述侧墙105 的高度不能单独调节而具有较大的值，即所述侧墙105的顶部表面和所述多晶硅栅 102的顶部表面之间会具有较大的高度差。这会在后续工艺中形成较大的牛角结构， 牛角结构如图2中的虚线圈110所示。
如图2所示，形成侧墙105之后，还包括在所述栅极结构两侧的所述半导体衬底101的表面形成对应的组件的源区和漏区的步骤。所述源区和所述漏区都形成于对应 的有源区中，所述有源区通过形成于所述半导体衬底101中的场氧109隔离，场氧109 能为浅沟槽场氧或局部场氧。
所述组件包括N型场效应晶体管和P型场效应晶体管。
在形成所述源区和所述漏区之前，还包括在所述源区或所述漏区的形成区域进行组件增强工艺的步骤。所述组件增强工艺为锗硅工艺。
所述组件增强工艺在所述P型场效应晶体管的源区或漏区形成锗硅层108。
在对应的所述组件的所述源区和所述漏区形成之后还包括步骤：
如图2所示，去除所述多晶硅栅102顶部的硬质掩膜层，这时会形成虚线圈110 所示的牛角。
形成由氮化层组成的接触孔刻蚀停止层106。
形成由氧化层组成的层间膜107的步骤。
进行平坦化工艺，所述平坦化工艺使所述多晶硅栅102的顶部表面露出，所述多晶硅栅102之间的所述接触孔刻蚀停止层106、所述层间膜107和所述侧墙105都和 所述多晶硅栅102的顶部表面相平。
去除所述多晶硅栅102。
在所述多晶硅栅102被去除的区域形成金属栅。所述金属栅的材料为钨或铝。
由图1C所示可知，现有方法形成的所述侧墙105的厚度不能得到保持，也即在 初始形成的图1B所示的侧墙介质层105的基础上，所述侧墙105的厚度会被横向刻 蚀消耗而减少，这会对后续的源区和漏区的源漏注入有一定的影响。同时，所述侧墙 105的高度也无法调节而具有较大值，这会形成图2的虚线圈110所示的较大的牛角， 不利于后续的平坦化。
发明内容
本发明所要解决的技术问题是提供一种栅极侧墙的制造方法，能防止侧墙的厚度减薄，使侧墙的厚度得到保持；能调节侧墙的高度，使侧墙的高度和多晶硅栅的高度 趋近，防止形成过大的由突出于多晶硅栅顶部的侧墙组成的牛角，从而有利于栅极结 构的平坦化。
为解决上述技术问题，本发明提供的栅极侧墙的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成由栅介质层、多晶硅栅和硬质掩膜层叠加而成的栅极结构。
步骤二、形成侧墙介质层，所述侧墙介质层覆盖在所述栅极结构的侧面和顶部表面以及所述栅极结构外的所述半导体衬底表面。
步骤三、在所述侧墙介质层的表面形成侧墙保护介质层，所述侧墙保护介质层和所述侧墙介质层的材料不同，所述侧墙介质层的材料和所述硬质掩膜层的材料不同。
步骤四、以所述侧墙介质层为停止层对所述侧墙保护介质层进行第一次全面刻蚀，所述第一次全面刻蚀将所述栅极结构的顶部以及所述栅极结构外的所述侧墙介质 层表面的所述侧墙保护介质层都去除，所述栅极结构侧面的所述侧墙介质层的侧面保 留有所述侧墙保护介质层。
步骤五、对所述侧墙介质层进行第二次全面刻蚀，所述第二次全面刻蚀将所述栅极结构的顶部表面以及所述栅极结构外的所述半导体衬底表面的所述侧墙介质层都 去除，在所述栅极结构的侧面形成由保留的所述侧墙介质层组成的侧墙，在所述第二 次全面刻蚀中所保留的所述侧墙保护介质层对所述侧墙的侧面进行保护从而使所述 侧墙的厚度得到保持；所述侧墙的顶部表面在横向上位于所保留的所述侧墙保护介质 层和所述硬质掩膜层中间，所述第二次全面刻蚀实现对所述侧墙的顶部的自对准刻蚀 并从而调节所述侧墙的高度。
步骤六、去除所保留的所述侧墙保护介质层。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成。
进一步的改进是，所述侧墙介质层的材料为氮化物。
进一步的改进是，所述侧墙保护介质层的材料为氧化物、氮化物、钛化物或铊化物。
进一步的改进是，所述栅介质层包括高介电常数层，在所述高介电常数层和所述半导体衬底之间还具有界面层；所述多晶硅栅在后续步骤中会被去除，之后会在所述 多晶硅栅被去除的区域形成金属栅，由包括了所述高介电常数层的所述栅介质层和所 述金属栅叠加形成HKMG。
进一步的改进是，所述侧墙的高度大于等于所述多晶硅栅的高度且趋近于所述多晶硅栅的高度，在去除所述多晶硅栅之前，所述多晶硅栅顶部的所述硬质掩膜层会被 去除，所述侧墙的高度和所述多晶硅栅的高度趋近时，在所述硬质掩膜层被去除之后 能减少由所述侧墙突出于所述多晶硅栅顶部形成的牛角的高度。
进一步的改进是，步骤六之后，还包括在所述栅极结构两侧的所述半导体衬底的表面形成对应的组件的源区和漏区的步骤。
进一步的改进是，所述组件包括N型场效应晶体管和P型场效应晶体管。
进一步的改进是，在形成所述源区和所述漏区之前，还包括在所述源区或所述漏区的形成区域进行组件增强工艺的步骤。
进一步的改进是，所述组件增强工艺为锗硅工艺。
进一步的改进是，所述组件增强工艺在所述P型场效应晶体管的源区或漏区形成锗硅层。
进一步的改进是，在对应的所述组件的所述源区和所述漏区形成之后还包括步骤：
去除所述多晶硅栅顶部的硬质掩膜层。
形成由氮化层组成的接触孔刻蚀停止层。
形成由氧化层组成的层间膜的步骤。
进行平坦化工艺，所述平坦化工艺使所述多晶硅栅的顶部表面露出，所述多晶硅栅之间的所述接触孔刻蚀停止层、所述层间膜和所述侧墙都和所述多晶硅栅的顶部表 面相平。
进一步的改进是，还包括步骤：
去除所述多晶硅栅。
在所述多晶硅栅被去除的区域形成金属栅。
进一步的改进是，所述金属栅的材料为钨或铝。
本发明通过在侧墙介质层形成之后以及侧墙刻蚀之前，在侧墙介质层的表面形成一层侧墙保护介质层，侧墙保护介质层的材料和侧墙介质层的材料不同，主要是使侧 墙保护介质层和侧墙介质层之间的刻蚀速率不同从而具有较大的刻蚀选择比；这样， 通过增加一次对侧墙保护介质层的全面刻蚀即第一次全面刻蚀，由于侧墙保护介质层 和侧墙介质层之间具有较大的刻蚀选择比，故第一次全面刻蚀主要是实现对侧墙保护 介质层，而对侧墙介质层的刻蚀速率较小，最后第一次全面刻蚀会停止在侧墙介质层 上并会在栅极结构侧面的侧墙介质层的侧面保留有侧墙保护介质层，其它区域的侧墙 保护介质层都被去除。
之后进行对侧墙介质层的全面刻蚀即第二次全面刻蚀形成侧墙，由于侧墙保护介质层和侧墙介质层之间具有较大的刻蚀选择比，故第二次全面刻蚀主要是实现对侧墙 介质层，而对侧墙保护介质层的刻蚀速率较小，这样，保留由侧墙保护介质层的侧墙 的侧面将不会受到刻蚀，所以侧墙的厚度即横向尺寸将会得到保持，第二次全面刻蚀 后形成的侧墙的厚度相对于侧墙介质层的初始厚度的减少量小于5％，较厚的侧墙能有 利于后续的离子注入如形成源区和漏区的源漏注入。
同样，在第二次全面刻蚀中，侧墙的顶部表面在横向上位于所保留的侧墙保护介质层和硬质掩膜层中间，第二次全面刻蚀能实现对侧墙的顶部的自对准刻蚀并从而调 节侧墙的高度，也即在栅极结构的顶部表面以及栅极结构外的半导体衬底表面的侧墙 介质层都去除的条件下，能自对准从侧墙的顶部开始对侧墙进行纵向刻蚀，从而能减 少侧墙的高度使得对侧墙的高度的调节，侧墙的高度的减小能使侧墙的顶部表面向多 晶硅栅的顶部表面趋近，从而能减少侧墙的顶部表面和多晶硅栅的顶部表面的高度 差，从而防止形成过大的由突出于多晶硅栅顶部的侧墙组成的牛角，从而有利于栅极 结构的平坦化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有栅极侧墙的制造方法各步骤中的结构图；
图2是现有方法形成的侧墙在后续中出现牛角现象时的结构图；
图3是本发明实施例方法的流程图；
图4A-图4D是本发明实施例方法各步骤中的器件结构图；
图5是本发明实施例方法形成的侧墙在后续中出现牛角现象时的结构图。
具体实施方式
如图3所示，是本发明实施例方法的流程图；如图4A至图4C所示，是本发明实 施例方法各步骤中的器件结构图；如图5所示，是本发明实施例方法形成的侧墙5在 后续中出现牛角现象时的结构图，本发明实施例栅极侧墙5的制造方法包括如下步骤：
步骤一、如图4A所示，提供一半导体衬底1，在所述半导体衬底1表面形成由栅 介质层、多晶硅栅2和硬质掩膜层叠加而成的栅极结构。
所述半导体衬底1为硅衬底。
所述硬质掩膜层由第一氮化层3和第二氧化层4叠加而成。
图4A中未显示所述栅介质层；所述栅介质层包括高介电常数层，在所述高介电 常数层和所述半导体衬底1之间还具有界面层；所述多晶硅栅2在后续步骤中会被去 除，之后会在所述多晶硅栅2被去除的区域形成金属栅，由包括了所述高介电常数层 的所述栅介质层和所述金属栅叠加形成HKMG。
步骤二、如图4B所示，形成侧墙介质层5，所述侧墙介质层5覆盖在所述栅极结 构的侧面和顶部表面以及所述栅极结构外的所述半导体衬底1表面。
所述侧墙介质层5的材料为氮化物。
步骤三、如图4C所示，在所述侧墙介质层5的表面形成侧墙保护介质层201，所 述侧墙保护介质层201和所述侧墙介质层5的材料不同，所述侧墙介质层5的材料和 所述硬质掩膜层的材料不同。
所述侧墙保护介质层201的材料为氧化物、氮化物、钛化物或铊化物。由于本发 明实施例中，由于所述侧墙保护介质层201和所述侧墙介质层5的材料不同，所述侧 墙介质层5的材料为氮化物，故所述侧墙保护介质层201的材料不要单独采用氮化物； 所述侧墙保护介质层201的材料单独采用氮化物，则如果所述侧墙介质层5的材料需 采用不同于氮化物的材料。只要保证所述侧墙介质层5和所述侧墙保护介质层201在 各自的材料刻蚀中具有较大的刻蚀选择比即可。
步骤四、如图4D所示，以所述侧墙介质层5为停止层对所述侧墙保护介质层201 进行第一次全面刻蚀，所述第一次全面刻蚀将所述栅极结构的顶部以及所述栅极结构 外的所述侧墙介质层5表面的所述侧墙保护介质层201都去除，所述栅极结构侧面的 所述侧墙介质层5的侧面保留有所述侧墙保护介质层201。
步骤五、如图4D所示，对所述侧墙介质层5进行第二次全面刻蚀，所述第二次 全面刻蚀将所述栅极结构的顶部表面以及所述栅极结构外的所述半导体衬底1表面的 所述侧墙介质层5都去除，在所述栅极结构的侧面形成由保留的所述侧墙介质层5组 成的侧墙5，在所述第二次全面刻蚀中所保留的所述侧墙保护介质层201对所述侧墙5的侧面进行保护从而使所述侧墙5的厚度得到保持；所述侧墙5的顶部表面在横向 上位于所保留的所述侧墙保护介质层201和所述硬质掩膜层中间，所述第二次全面刻 蚀实现对所述侧墙5的顶部的自对准刻蚀并从而调节所述侧墙5的高度。
本发明实施例中，所述侧墙5的高度大于等于所述多晶硅栅2的高度且趋近于所述多晶硅栅2的高度；另外，由于在多晶硅栅2的顶部的所述硬质掩膜层是由第一氮 化层3和第二氧化层4叠加而成，侧墙5的顶部表面需要设置在所述第一氮化层3的 厚度范围内，以使侧墙5和所述第一氮化层4能将所述多晶硅栅2包围住。
在去除所述多晶硅栅2之前，所述多晶硅栅2顶部的所述硬质掩膜层会被去除， 所述侧墙5的高度和所述多晶硅栅2的高度趋近时，在所述硬质掩膜层被去除之后能 减少由所述侧墙5突出于所述多晶硅栅2顶部形成的牛角的高度。
步骤六、如图4D所示，去除所保留的所述侧墙保护介质层201。
如图5所示，步骤六之后，还包括在所述栅极结构两侧的所述半导体衬底1的表 面形成对应的组件的源区和漏区的步骤。所述源区和所述漏区都形成于对应的有源区 中，所述有源区通过形成于所述半导体衬底1中的场氧8隔离，场氧8能为浅沟槽场 氧或局部场氧。
所述组件包括N型场效应晶体管和P型场效应晶体管。
在形成所述源区和所述漏区之前，还包括在所述源区或所述漏区的形成区域进行组件增强工艺的步骤。所述组件增强工艺为锗硅工艺。
所述组件增强工艺在所述P型场效应晶体管的源区或漏区形成锗硅层7。
在对应的所述组件的所述源区和所述漏区形成之后还包括步骤：
如图5所示，去除所述多晶硅栅2顶部的硬质掩膜层，这时会形成虚线圈202所 示的牛角。
形成由氮化层组成的接触孔刻蚀停止层6。
形成由氧化层组成的层间膜9的步骤。
进行平坦化工艺，所述平坦化工艺使所述多晶硅栅2的顶部表面露出，所述多晶硅栅2之间的所述接触孔刻蚀停止层6、所述层间膜9和所述侧墙5都和所述多晶硅 栅2的顶部表面相平。
去除所述多晶硅栅2。
在所述多晶硅栅2被去除的区域形成金属栅。所述金属栅的材料为钨或铝。
本发明实施例通过在侧墙介质层5形成之后以及侧墙5刻蚀之前，在侧墙介质层 5的表面形成一层侧墙保护介质层201，侧墙保护介质层201的材料和侧墙介质层5 的材料不同，主要是使侧墙保护介质层201和侧墙介质层5之间的刻蚀速率不同从而 具有较大的刻蚀选择比；这样，通过增加一次对侧墙保护介质层201的全面刻蚀即第 一次全面刻蚀，由于侧墙保护介质层201和侧墙介质层5之间具有较大的刻蚀选择比， 故第一次全面刻蚀主要是实现对侧墙保护介质层201，而对侧墙介质层5的刻蚀速率 较小，最后第一次全面刻蚀会停止在侧墙介质层5上并会在栅极结构侧面的侧墙介质 层5的侧面保留有侧墙保护介质层201，其它区域的侧墙保护介质层201都被去除。
之后进行对侧墙介质层5的全面刻蚀即第二次全面刻蚀形成侧墙5，由于侧墙保护介质层201和侧墙介质层5之间具有较大的刻蚀选择比，故第二次全面刻蚀主要是 实现对侧墙介质层5，而对侧墙保护介质层201的刻蚀速率较小，这样，保留由侧墙 保护介质层201的侧墙5的侧面将不会受到刻蚀，所以侧墙5的厚度即横向尺寸将会 得到保持，第二次全面刻蚀后形成的侧墙5的厚度相对于侧墙介质层5的初始厚度的 减少量小于5％，较厚的侧墙5能有利于后续的离子注入如形成源区和漏区的源漏注 入。
同样，在第二次全面刻蚀中，侧墙5的顶部表面在横向上位于所保留的侧墙保护介质层201和硬质掩膜层中间，第二次全面刻蚀能实现对侧墙5的顶部的自对准刻蚀 并从而调节侧墙5的高度，也即在栅极结构的顶部表面以及栅极结构外的半导体衬底 1表面的侧墙介质层5都去除的条件下，能自对准从侧墙5的顶部开始对侧墙5进行 纵向刻蚀，从而能减少侧墙5的高度使得对侧墙5的高度的调节，侧墙5的高度的减 小能使侧墙5的顶部表面向多晶硅栅2的顶部表面趋近，从而能减少侧墙5的顶部表 面和多晶硅栅2的顶部表面的高度差，从而防止形成过大的由突出于多晶硅栅2顶部 的侧墙5组成的牛角，从而有利于栅极结构的平坦化。如图2所示，现有方法形成的 侧墙在后续工艺中会形成如虚线圈110所示的较大的牛角；如图5所示，本发明实施 例中由于对侧墙5的高度进行了控制，形成的如虚线圈202所示的牛角的高度较小， 对后续的平坦化工艺影响不大。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这 些也应视为本发明的保护范围。

Claims (14)

1.一种栅极侧墙的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成由栅介质层、多晶硅栅和硬质掩膜层叠加而成的栅极结构；
步骤二、形成侧墙介质层，所述侧墙介质层覆盖在所述栅极结构的侧面和顶部表面以及所述栅极结构外的所述半导体衬底表面；
步骤三、在所述侧墙介质层的表面形成侧墙保护介质层，所述侧墙保护介质层和所述侧墙介质层的材料不同，所述侧墙介质层的材料和所述硬质掩膜层的材料不同；
步骤四、以所述侧墙介质层为停止层对所述侧墙保护介质层进行第一次全面刻蚀，所述第一次全面刻蚀将所述栅极结构的顶部以及所述栅极结构外的所述侧墙介质层表面的所述侧墙保护介质层都去除，所述栅极结构侧面的所述侧墙介质层的侧面保留有所述侧墙保护介质层；
步骤五、对所述侧墙介质层进行第二次全面刻蚀，所述第二次全面刻蚀将所述栅极结构的顶部表面以及所述栅极结构外的所述半导体衬底表面的所述侧墙介质层都去除，在所述栅极结构的侧面形成由保留的所述侧墙介质层组成的侧墙，在所述第二次全面刻蚀中所保留的所述侧墙保护介质层对所述侧墙的侧面进行保护从而使所述侧墙的厚度得到保持；所述侧墙的顶部表面在横向上位于所保留的所述侧墙保护介质层和所述硬质掩膜层中间，所述第二次全面刻蚀实现对所述侧墙的顶部的自对准刻蚀并从而调节所述侧墙的高度；
所述多晶硅栅在后续步骤中会被去除，之后会在所述多晶硅栅被去除的区域形成金属栅，所述侧墙的高度大于等于所述多晶硅栅的高度且趋近于所述多晶硅栅的高度，在去除所述多晶硅栅之前，所述多晶硅栅顶部的所述硬质掩膜层会被去除，所述侧墙的高度和所述多晶硅栅的高度趋近时，在所述硬质掩膜层被去除之后能减少由所述侧墙突出于所述多晶硅栅顶部形成的牛角的高度；
步骤六、去除所保留的所述侧墙保护介质层。
2.如权利要求1所述的栅极侧墙的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的栅极侧墙的制造方法，其特征在于：所述硬质掩膜层由第一氮化层和第二氧化层叠加而成。
4.如权利要求2所述的栅极侧墙的制造方法，其特征在于：所述侧墙介质层的材料为氮化物。
5.如权利要求2所述的栅极侧墙的制造方法，其特征在于：所述侧墙保护介质层的材料为氧化物、氮化物、钛化物或铊化物。
6.如权利要求1所述的栅极侧墙的制造方法，其特征在于：所述栅介质层包括高介电常数层，在所述高介电常数层和所述半导体衬底之间还具有界面层；由包括了所述高介电常数层的所述栅介质层和所述金属栅叠加形成HKMG。
7.如权利要求6所述的栅极侧墙的制造方法，其特征在于：步骤六之后，还包括在所述栅极结构两侧的所述半导体衬底的表面形成对应的组件的源区和漏区的步骤。
8.如权利要求7所述的栅极侧墙的制造方法，其特征在于：所述组件包括N型场效应晶体管和P型场效应晶体管。
9.如权利要求8所述的栅极侧墙的制造方法，其特征在于：在形成所述源区和所述漏区之前，还包括在所述源区或所述漏区的形成区域进行组件增强工艺的步骤。
10.如权利要求9所述的栅极侧墙的制造方法，其特征在于：所述组件增强工艺为锗硅工艺。
11.如权利要求10所述的栅极侧墙的制造方法，其特征在于：所述组件增强工艺在所述P型场效应晶体管的源区或漏区形成锗硅层。
12.如权利要求7所述的栅极侧墙的制造方法，其特征在于：在对应的所述组件的所述源区和所述漏区形成之后还包括步骤：
去除所述多晶硅栅顶部的硬质掩膜层；
形成由氮化层组成的接触孔刻蚀停止层；
形成由氧化层组成的层间膜的步骤；
进行平坦化工艺，所述平坦化工艺使所述多晶硅栅的顶部表面露出，所述多晶硅栅之间的所述接触孔刻蚀停止层、所述层间膜和所述侧墙都和所述多晶硅栅的顶部表面相平。
13.如权利要求12所述的栅极侧墙的制造方法，其特征在于：还包括步骤：
去除所述多晶硅栅；
在所述多晶硅栅被去除的区域形成金属栅。
14.如权利要求12所述的栅极侧墙的制造方法，其特征在于：所述金属栅的材料为钨或铝。
CN201810768718.3A 2018-07-13 2018-07-13 栅极侧墙的制造方法 Active CN109037054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810768718.3A CN109037054B (zh) 2018-07-13 2018-07-13 栅极侧墙的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810768718.3A CN109037054B (zh) 2018-07-13 2018-07-13 栅极侧墙的制造方法

Publications (2)

Publication Number Publication Date
CN109037054A CN109037054A (zh) 2018-12-18
CN109037054B true CN109037054B (zh) 2020-11-24

Family

ID=64641051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810768718.3A Active CN109037054B (zh) 2018-07-13 2018-07-13 栅极侧墙的制造方法

Country Status (1)

Country Link
CN (1) CN109037054B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620084B (zh) * 2019-08-29 2022-04-08 上海华力微电子有限公司 半导体器件的形成方法
CN110854073B (zh) * 2019-11-26 2022-05-27 上海华力集成电路制造有限公司 栅极的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767156A (zh) * 2004-10-29 2006-05-03 海力士半导体有限公司 制造具有栅间隔物的半导体装置的方法
CN101197285A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101826465A (zh) * 2009-03-04 2010-09-08 中芯国际集成电路制造(上海)有限公司 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法
US8445964B2 (en) * 2009-09-17 2013-05-21 Globalfoundries Inc. Fabrication of semiconductors with high-K/metal gate electrodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498067B1 (en) * 2002-05-02 2002-12-24 Taiwan Semiconductor Manufacturing Company Integrated approach for controlling top dielectric loss during spacer etching
DE10335100B4 (de) * 2003-07-31 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
US20060157750A1 (en) * 2005-01-20 2006-07-20 Samsung Electronics Co., Ltd. Semiconductor device having etch-resistant L-shaped spacer and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767156A (zh) * 2004-10-29 2006-05-03 海力士半导体有限公司 制造具有栅间隔物的半导体装置的方法
CN101197285A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101826465A (zh) * 2009-03-04 2010-09-08 中芯国际集成电路制造(上海)有限公司 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法
US8445964B2 (en) * 2009-09-17 2013-05-21 Globalfoundries Inc. Fabrication of semiconductors with high-K/metal gate electrodes

Also Published As

Publication number Publication date
CN109037054A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US11908862B2 (en) FinFET and fabrication method thereof
KR100442089B1 (ko) 노치된 게이트 전극을 갖는 모스 트랜지스터의 제조방법
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
US8679926B2 (en) Local charge and work function engineering on MOSFET
US9985132B2 (en) Semiconductor device and fabricating method of a gate with an epitaxial layer
CN106373924B (zh) 半导体结构的形成方法
US10665699B2 (en) Semiconductor structure and fabrication method thereof
US20180323277A1 (en) Fin-fet devices and fabrication methods thereof
US10211108B2 (en) Gate structures and fabrication methods thereof
US9583622B2 (en) Semiconductor structure and method for manufacturing the same
CN106952816B (zh) 鳍式晶体管的形成方法
CN109037054B (zh) 栅极侧墙的制造方法
US20190013204A1 (en) Method of fabricating buried word line and gate on finfet
US7820555B2 (en) Method of patterning multilayer metal gate structures for CMOS devices
CN110164767B (zh) 半导体器件及其形成方法
KR20060128472A (ko) 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
US10748814B2 (en) Fabrication method of semiconductor device by removing sacrificial layer on gate structures
CN107045981A (zh) 半导体结构的形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
TW202329253A (zh) 半導體裝置的形成方法
CN211929495U (zh) 栅极结构
CN212085009U (zh) 栅极结构
CN106571341B (zh) 半导体结构及其形成方法
CN106409765B (zh) 半导体结构及其形成方法
TWI697101B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant