CN111244029A - 半导体器件及其制造方法 - Google Patents

Abstract

本申请实施例公开一种半导体器件及其制造方法，所述方法包括：提供半导体结构；所述半导体结构包括：半导体衬底，形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层；采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域；所述硅区域为所述半导体衬底和/或所述栅极结构上的区域；以所述刻蚀工艺后的阻挡层作为自对准阻挡层，在所述预设区域内形成金属硅化合物。

Description

半导体器件及其制造方法

技术领域

本申请实施例涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体器件的发展，与半导体器件相关的临界尺寸不断减小，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。而栅极、源极、漏极的接触电阻是影响电阻率的重要要素。因此，需要提供一种方法来降低栅极、源极、漏极的接触电阻。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体器件及其制造方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种半导体器件的制造方法，所述方法包括：

提供半导体结构；所述半导体结构包括：半导体衬底，形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层；

采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域；所述硅区域为所述半导体衬底和/或所述栅极结构上的区域；

以所述刻蚀工艺后的阻挡层作为自对准阻挡层，在所述预设区域内形成金属硅化合物。

在一种可选的实施方式中，所述采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域，包括：

在所述阻挡层上形成图案化的光刻胶层，所述图案化的光刻胶层暴露预设区域的阻挡层；

以所述图案化的光刻胶层为掩膜，采用刻蚀工艺去除所述预设区域内的所述阻挡层，以暴露出至少一硅区域。

在一种可选的实施方式中，所述阻挡层为氧化物阻挡层。

在一种可选的实施方式中，所述刻蚀工艺为湿法刻蚀工艺。

在一种可选的实施方式中，所述预设区域为所述栅极结构上的部分区域。

在一种可选的实施方式中，在提供的所述半导体结构中，所述阻挡层包括覆盖在所述栅极结构的侧壁上的侧壁覆盖部；

所述预设区域不包括或者仅包括部分所述侧壁覆盖部所在的区域；

采用湿法刻蚀工艺去除所述预设区域内的所述阻挡层时，所述阻挡层的所述侧壁覆盖部被所述图案化的光刻胶层覆盖。

在一种可选的实施方式中，所述半导体衬底上具有源极区和漏极区；

所述硅区域包括所述源极区和所述漏极区。

在一种可选的实施方式中，所述栅极结构包括：形成在所述半导体衬底上的栅介质层，形成在所述栅介质层上的多晶硅栅极，以及形成在所述多晶硅栅极侧壁上的栅极侧墙；

所述硅区域包括所述多晶硅栅极的部分区域；

在所述采用刻蚀工艺去除预设区域内的所述阻挡层后，所述多晶硅栅极还包括被阻挡层覆盖的区域。

在一种可选的实施方式中，所述栅极侧墙包括靠近所述多晶硅栅极的氧化硅层和远离所述多晶硅栅极的氮化硅层。

在一种可选的实施方式中，所述在所述预设区域内形成金属硅化合物，包括：

在所述半导体结构上沉积金属材料，并进行退火处理，以在所述预设区域内形成金属硅化合物。

在一种可选的实施方式中，所述金属材料包括：镍或镍铂化合物；

所述金属硅化合物包括：镍硅化合物。

在一种可选的实施方式中，所述形成所述金属硅化合物之后，所述方法还包括：

形成保护层，所述保护层至少覆盖所述金属硅化合物以及所述阻挡层。

在一种可选的实施方式中，所述保护层的材料包括：氮化硅或氮氧化硅。

第二方面，本申请实施例提供一种半导体器件，包括：

半导体衬底，形成在所述半导体衬底上的栅极结构；

位于所述半导体衬底以及所述栅极结构上预设区域的金属硅化合物；

所述预设区域为所述半导体衬底和/或所述栅极结构上的部分区域。

本申请实施例提供了一种半导体器件的制造方法，所述方法包括：提供半导体结构，所述半导体结构包括：半导体衬底；形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层；采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域；所述硅区域为所述半导体衬底和/或所述栅极结构上的区域；以刻蚀工艺后的阻挡层作为自对准阻挡层，在所述预设区域内形成金属硅化合物。本申请实施例在半导体衬底和/或栅极上形成金属硅化合物，以降低接触电阻且该形成金属硅化合物的方法能够节省工艺时间和工艺成本。

附图说明

图1为本申请实施例提供的一种半导体器件的制造方法的实现流程示意图；

图2a-2f为本申请一具体示例提供的一种半导体器件的制造方法中的结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

本申请实施例提供一种半导体器件的制造方法，图1为本申请实施例提供的一种半导体器件的制造方法的实现流程示意图，该方法主要包括以下步骤：

步骤101、提供半导体结构；所述半导体结构包括：半导体衬底，形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层。

在本申请实施例中，提供半导体结构，所述半导体结构包括：半导体衬底，形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层。其中，所述半导体衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。所述阻挡层为氧化物阻挡层。本申请实施例中仅沉积一层氧化物阻挡层，从而在一定程度上节省了工艺时间和工艺成本。

在本申请实施例中，所述栅极结构包括：形成在所述半导体衬底上的栅介质层，形成在所述栅介质层上的多晶硅栅极，以及形成在所述多晶硅栅极侧壁上的栅极侧墙；所述硅区域包括所述多晶硅栅极的部分区域；在所述采用湿法刻蚀工艺去除所述预设区域内的所述氧化物阻挡层后，所述多晶硅栅极还包括被氧化物阻挡层覆盖的区域。

在本申请实施例中，形成所述栅极结构的过程为：在所述半导体衬底上形成介质层；在所述介质层的部分区域上形成多晶硅栅极，所述硅区域包括所述多晶硅栅极上的部分区域；在所述多晶硅栅极的侧壁上形成栅极侧墙；采用湿法刻蚀工艺去除未被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层；被所述多晶硅栅极和所述栅极侧墙覆盖的部分所述介质层作为栅介质层。所述栅介质层、所述多晶硅栅极和所述栅极侧墙构成所述栅极结构。所述栅介质层的材料包括以下至少一种：氧化硅、氮氧化硅、高介电常数材料。其中，所述高介电常数材料可以为二氧化铪。

在本申请实施例中，所述栅极侧墙包括靠近所述多晶硅栅极的氧化硅层和远离所述多晶硅栅极的氮化硅层。在实际应用时，所述栅极侧墙可以为氧化硅层-氮化硅层的ON结构或第一氧化硅层-第一氮化硅层-第二氧化硅层-第二氮化硅层的ONON结构。在所述栅极侧墙为ON结构的情形下，靠近所述多晶硅栅极的氧化硅层的厚度小于远离所述多晶硅栅极的氮化硅层的厚度；在所述栅极侧墙为ONON结构的情形下，靠近所述多晶硅栅极的第一氧化硅层和第一氮化硅层的整体厚度小于远离所述多晶硅栅极的第二氧化硅层和第二氮化硅层的整体厚度，且第一氧化硅层的厚度小于第一氮化硅层的厚度，第二氧化硅层的厚度小于第二氮化硅层的厚度。需要说明的是，在所述栅极侧墙为ON结构的情形下，靠近所述多晶硅栅极的氧化硅层的厚度与远离所述多晶硅栅极的氮化硅层的厚度比可以为1:5；在所述栅极侧墙为ONON结构的情形下，第一氧化硅层的厚度和第一氮化硅层的厚度比可以为1:5，第二氧化硅层的厚度和第二氮化硅层的厚度比可以为1:7。

在本申请实施例中，形成所述栅极侧墙的过程为：采用化学气相沉积工艺形成覆盖所述半导体衬底、所述介质层、所述多晶硅栅极表面和所述多晶硅栅极侧壁的氧化硅层，刻蚀所述氧化硅层，保留覆盖所述多晶硅栅极侧壁的氧化硅层作为第一栅极侧墙；继续采用化学气相沉积工艺形成覆盖所述半导体衬底、所述介质层、所述多晶硅栅极表面和第一栅极侧墙的氮化硅层，刻蚀所述氮化硅层，保留覆盖所述第一栅极侧墙的侧壁的氮化硅层作为第二栅极侧墙，由此形成了ON结构的所述栅极侧墙。需要说明的是，形成ONON结构的所述栅极侧墙的过程和ON结构的所述栅极侧墙的过程相类似，因此在此不作赘述。

步骤102、去除预设区域内的所述阻挡层，以暴露出至少一硅区域；所述硅区域为所述半导体衬底和/或所述栅极结构上的区域。

在本申请实施例中，所述半导体衬底上形成有栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的氧化物阻挡层。所述氧化物阻挡层包括覆盖在所述栅极结构的侧壁上的侧壁覆盖部；所述预设区域不包括或者仅包括部分所述侧壁覆盖部所在的区域；采用湿法刻蚀工艺去除所述预设区域内的所述氧化物阻挡层时，所述氧化物阻挡层的所述侧壁覆盖部被所述图案化的光刻胶层覆盖。如此，在采用湿法刻蚀工艺去除所述预设区域内的所述氧化物阻挡层时，所述氧化物阻挡层的所述侧壁覆盖部在所述光刻胶层的保护下，可以不被所述湿法刻蚀工艺腐蚀。

在本申请实施例中，采用刻蚀工艺去除所述预设区域内的所述阻挡层的过程为：在所述半导体衬底以及所述栅极结构上沉积氧化物阻挡层；在所述氧化物阻挡层上形成光刻胶层；通过光罩对所述光刻胶层进行曝光处理，对经曝光处理后的光刻胶层进行显影，以将未被光照的光刻胶层去除，形成图案化的光刻胶层，所述图案化的光刻胶层暴露预设区域的氧化物阻挡层；以所述图案化的光刻胶层为掩膜，采用刻蚀工艺去除所述预设区域内的所述氧化物阻挡层，以暴露出至少一硅区域，所述硅区域为所述半导体衬底和/或所述栅极结构上的区域。其中，所述氧化物阻挡层的材料为二氧化硅。需要说明的是，由于所述半导体衬底为硅衬底，且所述多晶硅栅极为多晶硅材料，因此，所述硅区域为所述半导体衬底和/或所述栅极结构上的区域。其中，所述刻蚀工艺为湿法刻蚀工艺。

在本申请实施例中，所述半导体衬底上形成有源极区和漏极区，则所述硅区域还可以包括所述源极区和所述漏极区。在一些实施例中，所述源极区和所述漏极区上还可以形成有外延生长的半导体材料层，则所述硅区域还可以包括所述源极区和所述漏极区上外延生长的半导体材料层的区域。在实际应用时，可以在形成所述栅极结构后，通过离子注入工艺在所述半导体衬底上形成源极区和漏极区。

步骤103、以刻蚀工艺后的阻挡层作为自对准阻挡层，在所述预设区域内形成金属硅化合物。

在本申请实施例中，以刻蚀工艺后的氧化物阻挡层作为自对准阻挡层(SalicideBlock，SAB)，所述自对准阻挡层用以覆盖不需要生成自对准金属硅化合物的区域，而裸露出需要生成自对准金属硅化合物的区域；在所述半导体结构上沉积金属材料，并进行退火处理，以在所述预设区域内形成金属硅化合物。其中，所述刻蚀工艺为湿法刻蚀工艺。本申请实施例中仅采用湿法刻蚀工艺即可形成曝露预设区域的自对准阻挡层，在极大程度上节省了工艺时间和工艺成本。

在本申请实施例中，在形成所述金属硅化合物之后，去除未与硅发生反应的金属材料，在所述半导体结构上沉积形成保护层，所述保护层至少覆盖所述金属硅化合物以及所述氧化物阻挡层。其中，所述保护层的材料包括：氮化硅或氮氧化硅。由于本申请实施例中仅采用氧化物阻挡层作为SAB层，且所述光刻胶层可以保护覆盖栅极侧墙的氧化硅层不被湿法刻蚀工艺腐蚀，从而不会出现SAB层被腐蚀成内陷形状的情况，进而在沉积保护层时，不会出现在内陷位置沉积的很薄甚至出现裂缝而导致器件失效的情况。

在本申请实施例中，形成金属硅化合物的过程为：在所述半导体结构上沉积或蒸镀一层金属材料(如镍)，并进行快速热处理(Rapid Thermal Process，RTP)，如快速热退火处理，以使所述金属材料与所述预设区域内的硅进行反应生成金属硅化物；形成金属硅化合物的过程还可以为：在所述半导体结构上沉积镍铂化合物(如镍铂化合物)以形成一镍铂化合物层，并在镍铂化合物层上覆盖一TiN层作为镍铂化合物的保护层，进而通过退火工艺使镍与所述预设区域内的硅发生反应生成镍硅化合物。所述TiN保护层可用来防止镍铂化合物被氧化。需要说明的是，由于所述镍硅化合物具有较低的电阻率且与其他材料具有很好的粘合性，因此可以通过所述镍硅化合物形成金属接触区来降低栅极和源极/漏极的接触电阻。在实际应用时，所述金属接触区可以为源极、漏极和栅极上的接触区。

需要说明的是，当所述预设区域包括所述栅极结构上的区域(所述硅区域为所述半导体衬底和所述栅极结构上的区域，或所述硅区域为所述栅极结构上的区域)时，所述栅极结构上的区域为所述栅极结构上的部分区域。从而使得所述栅极结构上只有部分区域形成所述镍硅化合物，也就是说，所述栅极结构上只有部分区域为金属接触区。由于镍硅化合物不受线宽效应的制约，镍硅化合物即使在30nm以下也不会出现线宽效应，从而即使减小所述金属接触区的面积，也不会出现接触电阻变大的情况。因此本实施例中，通过改变所述栅极结构上的金属接触区的面积来调整所述接触电阻的大小。

在形成SAB层的过程中，通常采用双层结构，例如先沉积一层氧化硅层、再沉积一层氮化硅层；在对SAB层进行刻蚀以定义出自对准区域时，需要先在氮化硅层上形成图案化的光刻胶层，以图案化的光刻胶层为掩膜刻蚀氮化硅层，再将光刻胶层去除，以刻蚀后的氮化硅层为掩膜刻蚀氧化硅层，并且氮化硅层通过干法刻蚀工艺刻蚀，而氧化硅层通过湿法刻蚀工艺刻蚀。针对所述半导体衬底和所述栅极结构上都具有自对准区域的结构，所述栅极结构的栅极侧墙至少部分被SAB层覆盖，而由于在进行氧化硅层的湿法刻蚀时刻蚀工艺对氧化硅和氮化硅的刻蚀选择比不高，因此在对自对准区域内SAB层中的氧化硅层进行湿法刻蚀时，会将覆盖栅极侧墙的SAB层中的氮化硅层损伤，进而将氮化硅层下的氧化硅层腐蚀掉，如此，将覆盖栅极侧墙的SAB层腐蚀成内陷的形状，导致在后续沉积保护层时，内陷的位置沉积的保护层很薄，甚至在内陷的位置出现裂缝，进而导致器件失效。此外，针对氧化硅层和氮化硅层的双层结构的SAB层，需要执行两步沉积工艺以及两步刻蚀工艺，工艺复杂、繁琐；刻蚀时既要控制特征尺寸，又要考虑材料之间的刻蚀选择比，工艺难度较大；需要应用到干法刻蚀，工艺成本较高。对此，本申请实施例采用简化的SAB层，即仅采用一层氧化硅层作为SAB层，在对SAB层进行湿法刻蚀时，以光刻胶层为掩膜对氧化硅层进行湿法刻蚀，由于光刻胶层和氧化硅的选择比较高，所述光刻胶层可以保护覆盖栅极侧墙的氧化硅层不被湿法刻蚀工艺腐蚀，从而防止器件失效。且本申请实施例中仅采用湿法刻蚀工艺即可形成曝露预设区域的自对准阻挡层，在极大程度上节省了工艺时间和工艺成本。

以下结合图2a-2f对本申请实施例提供一种半导体器件的制造方法进行详细阐述，图2a-2f为本申请一具体示例提供的一种半导体器件的制造方法中的结构示意图，需要说明的是，图2a-2f以所述栅极侧墙为ONON结构为例进行说明，如图2a所示，提供半导体结构200，所述半导体结构200包括：半导体衬底210，形成在所述半导体衬底上的栅极结构220，以及覆盖所述半导体衬底210以及所述栅极结构220的氧化物阻挡层230。具体地，所述半导体衬底210上形成有一介质层221，所述介质层221上形成有多晶硅栅极222，所述多晶硅栅极222的侧壁上形成有栅极侧墙223。所述栅极侧墙223包括第一氧化硅层2231、第一氮化硅层2232、第二氧化硅层2233和第二氮化硅层2234，其中，所述第一氧化硅层2231的厚度小于所述第一氮化硅层2232的厚度，所述第二氧化硅层2233的厚度小于所述第二氮化硅层2234的厚度。

如图2b所示，在所述氧化物阻挡层230上形成图案化的光刻胶层240，所述图案化的光刻胶层240暴露预设区域的氧化物阻挡层230。所述预设区域为需要生成金属硅化合物的区域；所述预设区域不包括或者仅包括部分所述侧壁覆盖部所在的区域。

如图2c所示，以所述图案化的光刻胶层240为掩膜，采用湿法刻蚀工艺去除所述预设区域内的所述氧化物阻挡层230，以暴露出至少一硅区域；所述硅区域为所述半导体衬底和/或所述栅极结构上的区域。可以理解的是，采用湿法刻蚀工艺去除所述预设区域内的所述氧化物阻挡层230时，所述氧化物阻挡层230的所述侧壁覆盖部被所述图案化的光刻胶层240覆盖。如此，在采用湿法刻蚀工艺去除所述预设区域内的所述氧化物阻挡层230时，所述氧化物阻挡层230的所述侧壁覆盖部在所述光刻胶层240的保护下，可以不被所述湿法刻蚀工艺腐蚀。所述氧化物阻挡层230包括覆盖在所述栅极结构220的侧壁上的侧壁覆盖部。需要说明的是，图2c中被光刻胶层240和所述氧化物阻挡层230覆盖的区域为不需要生成所述金属硅化合物的区域，而光刻胶层240和所述氧化物阻挡层230曝露的区域(硅区域)为需要生成所述金属硅化合物的区域。需要说明的是，图2a-2f中并未示意出源极/漏极结构，在实际应用时，所述源极区和漏极区也可以为硅区域(即需要生成所述金属硅化合物的区域)。

如图2d-2f所示，去除所述图案化的光刻胶层240，以所述湿法刻蚀工艺后的氧化物阻挡层230作为自对准阻挡层，所述自对准阻挡层用以覆盖不需要生成自对准金属硅化合物的区域，而裸露出需要生成自对准金属硅化合物的区域。如图2d所示，在所述半导体结构200上沉积或蒸镀一层金属材料250(如镍)；如图2e所示，所述金属材料250与所述半导体衬底210和所述栅极结构220中的多晶硅栅极222上裸露的硅进行反应生成金属硅化合物260，从而在所述预设区域内形成金属硅化合物260；去除所述半导体结构200上未与硅发生反应的金属材料250，得到如图2f所示的最终结构。需要说明的是，由于所述半导体衬底210为硅衬底，且所述多晶硅栅极222为多晶硅材料，从而所述金属材料可以和所述半导体衬底210、所述多晶硅栅极222表面的硅发生反应生成金属硅化合物。其中，所述氧化物阻挡层的材料为二氧化硅。本申请实施例中以氧化硅层作为SAB层，在对覆盖栅极侧墙的SAB层进行湿法刻蚀时，覆盖栅极侧墙的SAB层上覆盖有光刻胶层，所述光刻胶层可以保护覆盖栅极侧墙的SAB层不被湿法刻蚀工艺腐蚀，从而防止器件失效。且本申请实施例中减少了沉积氮化硅层和刻蚀氮化硅层的工艺步骤，在极大程度上节省了工艺时间和工艺成本。

本申请实施例提供了一种半导体器件的制造方法，所述方法包括：提供半导体结构，所述半导体结构包括：半导体衬底；形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层；采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域；所述硅区域为所述半导体衬底和/或所述栅极结构上的区域；以所述刻蚀工艺后的阻挡层作为自对准阻挡层，在所述预设区域内形成金属硅化合物。本申请实施例在半导体衬底和/或栅极上形成金属硅化合物，以降低接触电阻且该形成金属硅化合物的方法能够节省工艺时间和工艺成本。

本申请实施例中还提供一种采用上述实施例中任意一项所述方法制备得到的半导体器件。制备得到的半导体器件结构如图2f，如图所示，所述半导体器件200包括：半导体衬底210，形成在所述半导体衬底上的栅极结构220；

位于所述半导体衬底210以及所述栅极结构220上预设区域的金属硅化合物260；

所述预设区域为所述半导体衬底210和/或所述栅极结构220上的部分区域。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体结构；

所述半导体结构包括：半导体衬底，形成在所述半导体衬底上的栅极结构，以及覆盖所述半导体衬底以及所述栅极结构的阻挡层；

采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域；

所述硅区域为所述半导体衬底和/或所述栅极结构上的区域；

以所述刻蚀工艺后的阻挡层作为自对准阻挡层，在所述预设区域内形成金属硅化合物。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述采用刻蚀工艺去除预设区域内的所述阻挡层，以暴露出至少一硅区域，包括：

在所述阻挡层上形成图案化的光刻胶层，所述图案化的光刻胶层暴露预设区域的阻挡层；

以所述图案化的光刻胶层为掩膜，采用刻蚀工艺去除所述预设区域内的所述阻挡层，以暴露出至少一硅区域。

3.根据权利要求1所述的半导体器件的制造方法，其特征在于，

所述阻挡层为氧化物阻挡层。

4.根据权利要求1或2所述的半导体器件的制造方法，其特征在于，

所述刻蚀工艺为湿法刻蚀工艺。

5.根据权利要求1所述的半导体器件的制造方法，其特征在于，

所述预设区域为所述栅极结构上的部分区域。

6.根据权利要求2所述的半导体器件的制造方法，其特征在于，

在提供的所述半导体结构中，所述阻挡层包括覆盖在所述栅极结构的侧壁上的侧壁覆盖部；

所述预设区域不包括或者仅包括部分所述侧壁覆盖部所在的区域；

采用湿法刻蚀工艺去除所述预设区域内的所述阻挡层时，所述阻挡层的所述侧壁覆盖部被所述图案化的光刻胶层覆盖。

7.根据权利要求1所述的半导体器件的制造方法，其特征在于，

所述半导体衬底上具有源极区和漏极区；

所述硅区域包括所述源极区和所述漏极区。

8.根据权利要求1所述的半导体器件的制造方法，其特征在于，

所述栅极结构包括：形成在所述半导体衬底上的栅介质层，形成在所述栅介质层上的多晶硅栅极，以及形成在所述多晶硅栅极侧壁上的栅极侧墙；

所述硅区域包括所述多晶硅栅极的部分区域；

在所述采用刻蚀工艺去除预设区域内的所述阻挡层后，所述多晶硅栅极还包括被阻挡层覆盖的区域。

9.根据权利要求8所述的半导体器件的制造方法，其特征在于，

所述栅极侧墙包括靠近所述多晶硅栅极的氧化硅层和远离所述多晶硅栅极的氮化硅层。

10.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述预设区域内形成金属硅化合物，包括：

在所述半导体结构上沉积金属材料，并进行退火处理，以在所述预设区域内形成金属硅化合物。

11.根据权利要求10所述的半导体器件的制造方法，其特征在于，

所述金属材料包括：镍或镍铂化合物；

所述金属硅化合物包括：镍硅化合物。

12.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述形成所述金属硅化合物之后，所述方法还包括：

形成保护层，所述保护层至少覆盖所述金属硅化合物以及所述阻挡层。

13.根据权利要求12所述的半导体器件的制造方法，其特征在于，

所述保护层的材料包括：氮化硅或氮氧化硅。

14.一种半导体器件，其特征在于，包括：

半导体衬底，形成在所述半导体衬底上的栅极结构；

位于所述半导体衬底以及所述栅极结构上预设区域的金属硅化合物；

所述预设区域为所述半导体衬底和/或所述栅极结构上的部分区域。

Images